JPH05304655A - テレビジョン方式変換システムのデータ処理回路 - Google Patents

Abstract

(57)【要約】 【目的】 テレビジョン方式の変換に際して、表示モー
ドに関係なく共通の基準クロックによってデータ処理を
する。 【構成】 第１基準クロックに同期してＭＵＳＥ信号を
Ａ／Ｄ変換回路２にてディジタル化すると共に、第１基
準クロックの２逓倍のクロックに同期してＭＵＳＥデー
タを第１映像処理回路３にて補間処理して表示モードに
応じて選択した補間データをＦＩＦＯメモリに記憶し、
記憶したデータを第２基準クロックで読み出し、第１表
示モードでは読み出しデータを直接第２映像処理回路８
に供給し、第２表示モードではデータ周波数変化回路６
に於て読み出しデータを１．５倍に補間処理た補間デー
タを第２映像処理回路８に供給し、共通の第２基準クロ
ックで第２映像処理を実行すると共にＤ／Ａ変換回路１
０にてアナログ化する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、読み出し以降のデータ
処理クロックを共通にしたテレビジョン方式変換システ
ムのデータ処理回路に関する。

【０００２】

【従来の技術】ＭＵＳＥ信号を標準テレビジョン信号に
変換して標準テレビ画面に表示する場合、ハイビジョン
画面と標準テレビジョン画面のアスペクト比が異なるた
めに、２種類の表示モードが採用されている。第１の表
示モードは、標準テレビジョン画面の横幅に対応してハ
イビジョン画面を表示するワイド表示モードであり、通
常ＭＵＳＥ信号３ラインに１ラインの割合で映像データ
を選択し、標準テレビジョン画面の上下にブランキング
エリアを形成するものである。また、第２の表示モード
は、標準テレビジョン画面の縦幅に対応してハイビジョ
ン画面を表示するズーム表示モードであり、通常ＭＵＳ
Ｅ信号２ラインに１ラインの割合で映像データを選択す
ると共に、各ラインの中央部分のみを選択してハイビジ
ョン画面に映出される映像をカットして表示するもので
ある。

【０００３】この様な２種類の表示モードを切り換える
データ処理回路は、特開平３−１７１８８７号公報（Ｈ
０４Ｎ ７／０１）に開示されている。この従来技術
は、第２表示モードで読み出した記憶データを２逓倍に
データ周波数変換し、周波数変換した状態で折り返しノ
イズを帯域制限した後、データ周波数でアナログ化する
ものである。

【０００４】

【発明が解決しようとする課題】しかし、上述する構成
は、データ周波数変換以降のクロックを表示モードに応
じて２倍に切り換えねばならず処理速度が高くなること
によって発熱量が多くなるばかりか、周波数変換以降の
処理クロックが２種類必要となるためスーパインポーズ
等の映像処理をする場合も回路が複雑になる。

【０００５】そこで、データ読み出し以降のデータ処理
クロックを共通にする必要がある。

【０００６】

【課題を解決するための手段】本発明は、ＭＵＳＥ信号
をＭＵＳＥ信号用の第１基準クロックに同期してサンプ
リングするサンプリング手段と、選択した表示モードに
対応する表示範囲のＭＵＳＥデータを前記第１基準クロ
ックに同期して順次メモリに記憶させる記憶制御回路
と、第１表示モードでは標準テレビジョン信号用の第２
基準クロックに同期してメモリより記憶データを順次読
み出し、第２表示モードでは前記第２基準クロックに同
期し且つ一定間隔で読み出しを禁止しつつ記憶データを
順次読み出す読出制御回路と、第２表示モードで読み出
した記憶データを前記第２基準クロック周波数にデータ
周波数変換するデータ周波数変換回路と、第１表示モー
ドでは記憶データを選択し、第２表示モードでは周波数
変換データを選択するデータ選択回路と、選択したデー
タを前記第２基準クロックでデータ処理する映像処理回
路と、該映像処理出力を前記第２基準クロックでアナロ
グ化するＤＡ変換回路とを設けることを特徴とする。

【０００７】

【作用】よって、本発明によれば、表示モードに関係な
く記憶前のＭＵＳＥデータは第１基準クロックで処理さ
れ、読み出し後の記憶データも表示モードに関係なく第
２基準クロックで処理される。

【０００８】

【実施例】以下、本発明を図示する実施例に従い説明す
る。図１は、本発明の１実施例を示す回路ブロック図を
表す。まず、ＭＵＳＥ信号は、入力ローパスフィルタ１
を介してＡＤ変換回路２に入力される。ＡＤ変換回路２
は、第１基準クロックに同期してディジタル化される。
ＡＤ変換されたＭＵＳＥデータは第１映像処理回路３と
第１同期タイミング回路４に供給される。前記第１同期
タイミング回路４は、ＭＵＳＥデータ中の同期成分を分
離して、同期成分に位相同期する１６．２ＭＨｚの第１
基準クロックを形成すると共に、表示モード選択信号に
応じて各種のタイミング信号を発生している。また、前
記第１映像処理回路３は、入力されるタイミング信号と
第１基準クロックを利用して走査線数の変換に伴う垂直
方向の周波数帯域制限やフィールド内内挿処理を施しデ
ータ周波数を２逓倍する等の処理を実行する。

【０００９】第１映像処理出力を入力するＦＩＦＯメモ
リ５は、第１基準クロックの２逓倍のクロックと表示モ
ードに応じたタイミング信号に従って、表示に必要な範
囲の映像データを適当なライン間隔で記憶する。従っ
て、第１表示モードでは３ライン毎に有効映像範囲の映
像データが記憶され、第２表示モードでは２ライン毎に
各ラインの中央部分の映像データが記憶される。

【００１０】更に、前記ＦＩＦＯメモリ５は、標準テレ
ビジョン信号の同期周波数に対応する第２基準クロック
に同期して表示モードに応じたタイミング信号で記憶デ
ータを順次読み出す。第２基準クロックの周波数は、１
４．７４２ＭＨｚに設定され両クロックの周波数比は、
１００：９１となる。本実施例に於て、第２表示モード
のタイミング信号は、第２基準クロック３周期に１周期
の割合で読み出しを休止しており、その読み出しデータ
をデータ補間の為にデータ周波数変換回路６に入力して
いる。

【００１１】このデータ周波数変換回路６は図３に詳し
く図示する様に、第２基準クロックで入力データを１周
期づつ遅延する第１遅延回路６１と第２遅延回路６２に
順次入力される。尚、入力データは、３周期に１回の割
合でデータ読み出し禁止により不定データを含んでい
る。非遅延データＤ２と第１遅延データＤ１とを入力す
る第１選択回路６３は、第１選択信号Ｓ１によって、第
１遅延データＤ１の不定タイミングで非遅延データを選
択する様に作動して図２に示す第１選択データＭ１を形
成している。また、第２遅延データＤ０と第１遅延デー
タＤ１とを入力する第２選択回路６４は、第２選択信号
Ｓ１によって、第１遅延データＤ１の不定タイミングで
第２遅延データを選択する様に作動して図２に示す第２
選択データＭ２を形成している。

【００１２】第１選択データＭ１と第２遅延データＤ０
とを入力する第１加算回路６５は、図２に図示する第１
加算データＡ１を導出する。この第１加算データＡ１
は、第２遅延データＤ２の不定タイミングで不定データ
を発生する。更に、第１加算データＡ１と第２選択デー
タＭ２とを入力する第２加算回路６６は、図２に図示す
る第２加算データＡ２を導出する。この第２加算データ
Ａ２は、第１加算データＤ２の不定タイミングで不定デ
ータを発生する。

【００１３】この周期的な不定データを含む第２加算デ
ータＡ２は、第１遅延データＤ１と共に第３選択回路６
７に入力され、第１選択信号Ｓ１より第２基準クロック
１周期分だけ遅延する第２選択信号Ｄ２にて第２加算デ
ータＡ２の不定データと第１遅延データＤ１を置換てい
る。その結果、出力データＭ３は、図２に示す様に比例
配分による所望の補間が為される。

【００１４】この周波数変換データは、読み出しデータ
と共にデータ選択回路７に入力されて、表示モード選択
信号に応じて対応する表示モードのデータが選択導出さ
れる。選択されたデータは第２映像処理回路８に入力さ
れ、第２基準クロックと各種タイミング信号に同期して
ブランキング処理やＴＣＩデコード処理やエンハンサ処
理等を施される。

【００１５】処理データはＤＡ変換回路１０に於て第２
基準クロックに同期してアナログ化されて表示モードに
関係なく共通の出力ローパスフィルタ１１を介して導出
される。尚、第２基準クロックとタイミング信号は第２
同期タイミング回路９にて形成される。前記第２同期タ
イミング回路９は、各種のタイミング信号の位相基準と
なるフレーム同期信号と、第２基準クロック形成用のＰ
ＬＬ回路の周波数と位相基準となる第１基準クロックと
を、前記第１同期タイミング回路４より入力しており、
表示モード選択信号に応じてタイミング信号を切り換え
ている。

【００１６】従って本実施例によれば、表示モードに関
係なく、ＦＩＦＯメモリ５の前段では第１基準クロック
に同期した処理が為され、ＦＩＦＯメモリ５の後段では
第２基準クロックに同期した処理が為される。

【００１７】

【発明の効果】よって、本発明によれば、メモリの後段
で共通の基準クロックによってデータ処理が為される
為、コンパクト化や発熱量の抑圧が可能となり、その効
果は大である。

【図面の簡単な説明】

【図１】本発明の１実施例を示す回路ブロック図である

【図２】本実施例のデータ周波数変換回路の各部の信号
配列説明図である。

【図３】本実施例のデータ周波数変換回路の詳細な回路
ブロック図である。

【符号の説明】

２ ＡＤ変換回路 ５ ＦＩＦＯメモリ ６ データ周波数変換回路 ７ データ選択回路 １０ ＤＡ変換回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ＭＵＳＥ信号を標準テレビジョン信号に
   変換し、その変換映像を標準テレビ画面の横幅方向に合
   わせて表示する第１表示モードと，変換映像を標準テレ
   ビ画面の縦幅方向に合わせて表示する第２表示モードと
   を、選択的に切り換えて表示するテレビジョン方式変換
   システムに於て、 ＭＵＳＥ信号をＭＵＳＥ信号用の第１基準クロックに同
   期してサンプリングし、ＭＵＳＥデータを形成するサン
   プリング手段と、 選択した表示モードに対応する表示範囲のＭＵＳＥデー
   タを、前記第１基準クロックに同期して順次メモリに記
   憶させる記憶制御回路と、 第１表示モードでは標準テレビジョン信号用の第２基準
   クロックに同期してメモリより記憶データを順次読み出
   し、第２表示モードでは前記第２基準クロックに同期し
   且つ一定間隔で読み出しを禁止しつつ記憶データを順次
   読み出す読出制御回路と、 第２表示モードで読み出した記憶データを前記第２基準
   クロック周波数にデータ周波数変換するデータ周波数変
   換回路と、 第１表示モードでは記憶データを選択し、第２表示モー
   ドでは周波数変換データを選択するデータ選択回路と、 選択したデータを前記第２基準クロックでデータ処理す
   る映像処理回路と、 該映像処理出力を前記第２基準クロックでアナログ化す
   るＤＡ変換回路とを、 それぞれ配して成るテレビジョン方式変換システムのデ
   ータ処理回路。