JPH0530426A - Character display device - Google Patents

Character display device

Info

Publication number
JPH0530426A
JPH0530426A JP3207125A JP20712591A JPH0530426A JP H0530426 A JPH0530426 A JP H0530426A JP 3207125 A JP3207125 A JP 3207125A JP 20712591 A JP20712591 A JP 20712591A JP H0530426 A JPH0530426 A JP H0530426A
Authority
JP
Japan
Prior art keywords
level
area
signal
character
edging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3207125A
Other languages
Japanese (ja)
Inventor
Masao Genda
政男 源田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3207125A priority Critical patent/JPH0530426A/en
Publication of JPH0530426A publication Critical patent/JPH0530426A/en
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To implement character display with stability and high accuracy by excluding a blur of a character displayed on a digital video image pickup picture. CONSTITUTION:The display device is provided with a device multiplexing a character signal (A), a frame signal (B) and a luminance signal (E) with each other through mixing or insertion, and when a 6-th bit of an output signal C of a decode latch circuit 30 represents the mix mode, after an area level 35B and a frame level 36B are mixed to the luminance signal (E) at an adder 38, a lower limit is limited by a limiter circuit 39, and in the insert mode, the luminance signal (E) is inserted switchingly with a frame level 41B and in the area level, a level 42B is inserted by using an insert switch 41 and an area insert switch 42 respectively.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ビデオカメラ等におい
て利用して好適な文字表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a character display device suitable for use in a video camera or the like.

【0002】[0002]

【従来の技術】従来のこの種の文字表示装置は図3に示
すように構成され、その要部波形を示した図4を参照し
て以下、その動作を説明する。
2. Description of the Related Art A conventional character display device of this type is constructed as shown in FIG. 3, and its operation will be described below with reference to FIG.

【0003】すなわち図3において、カメラナンバーや
タイトルを表示する時は、マイクロコンピュータ(以下
マイクロコンという)11により制御されたキャラクタジ
ェネレータ12から出力する縁どりパルス(B)とエリアパ
ルス(C)とにより、切換スイッチ14Aと14Bを駆動して
輝度信号(A)と縁どりレベルα,エリアレベルβを切換
える。
That is, in FIG. 3, when displaying a camera number or a title, a framing pulse (B) and an area pulse (C) output from a character generator 12 controlled by a microcomputer (hereinafter referred to as a microcomputer) 11 are used. , The changeover switches 14A and 14B are driven to switch between the luminance signal (A), the framing level α and the area level β.

【0004】つまり、縁どりパルス(B)がアクティブな
期間には、切換スイッチ14Aは縁どりレベルα側に接に
なり、エリアパルス(C)がアクティブな期間には、切換
スイッチ14(B)はエリアレベルβ側に接になる。
That is, while the edging pulse (B) is active, the changeover switch 14A is in contact with the edging level α side, and while the area pulse (C) is active, the changeover switch 14 (B) is in the area. It contacts the level β side.

【0005】また、例えばレンズアイリスコントロール
などにおいて、制御領域を表示指定したい時は、エリア
発生器16から出力するエリアパルス17Bと、その縁どり
パルス17Aにより切換スイッチ14Bと14Aを夫々制御
し、アクティブな期間はエリアレベルβ及びその縁どり
レベルαを輝度信号(A)と切換える。この時の切換出力
波形を図4の(D),(E)に示す。
Further, for example, in the lens iris control, when it is desired to designate the display of the control area, the area pulse 17B output from the area generator 16 and the framing pulse 17A are used to control the changeover switches 14B and 14A, respectively. During the period, the area level β and its framing level α are switched to the luminance signal (A). Switching output waveforms at this time are shown in (D) and (E) of FIG.

【0006】また、例えば電子ズームなどにおいて、領
域を表示指定したい時は、エリア発生器16から出力する
エリアパルス(F)を、定められた割合で輝度信号(E)と
抵抗ミックス回路18において、ミックスするとその時の
出力波形は(G)のようになる。
In addition, for example, when it is desired to designate an area to be displayed in the electronic zoom or the like, the area pulse (F) output from the area generator 16 is supplied to the luminance signal (E) and the resistance mix circuit 18 at a predetermined ratio. When mixed, the output waveform at that time becomes like (G).

【0007】なお、上記、縁どりレベルα,エリアレベ
ルβは図3では抵抗ヴォリューウムVR1,VR2で示
しているが、マイコン11からの制御により任意に設定す
る手段もある。
Although the edging level α and the area level β are shown as the resistance volumes VR1 and VR2 in FIG. 3, there is also a means for arbitrarily setting them under the control of the microcomputer 11.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上記の
ような従来の文字表示装置では、メイン信号である輝度
信号(A)に多重するキャラクタ信号のコントロールライ
ンが3本あり、特にこれらに入る信号は、映像の有効エ
リアのパルスなので、実装基板上での引き廻しは誘導等
を考慮する注意が必要である。
However, in the conventional character display device as described above, there are three control lines for the character signal to be multiplexed with the luminance signal (A) which is the main signal. , Since it is a pulse in the effective area of the image, it is necessary to be careful when guiding it around the mounting board.

【0009】また、例えばレンズアイリスの制御領域
を、輝度信号にミックスさせて表示しようとすると、ハ
ード上の変更が必要で自由度に欠ける。
Further, for example, if the control area of the lens iris is to be mixed with the luminance signal and displayed, it is necessary to change the hardware and the degree of freedom is insufficient.

【0010】さらに上記従来の抵抗ミックス回路では、
アナログ回路の性能上、エッジ部分がぼける(なまる)傾
向にあり、エリア表示の品位を損うことになる。これを
補正するために縁どりを付けようとしても、やはり、ア
ナログ回路のため位相ずれや片効き、エッジぼけ等を生
じて精度は良くない。
Further, in the above conventional resistance mix circuit,
Due to the performance of the analog circuit, the edge portion tends to be blurred (blunted), degrading the quality of the area display. Even if an attempt is made to add edging to correct this, the accuracy is not good because the phase shift, one-sided effect, and edge blurring occur due to the analog circuit.

【0011】本発明はこのような従来の問題を解決する
ものであり、キャラクタ信号のコントロールラインの削
減と、キャラクタ信号を輝度信号に挿入するかミックス
するかの切換えを、ハードを変更することなく容易に行
なわせ、また、ミックスするエリアのエッジぼけ等をな
くし、品位良く表示させ、ミックスするエリアにも精度
良く縁どりを行なうことができる文字表示装置の提供を
目的とする。
The present invention solves such a conventional problem by reducing the control lines of the character signal and switching between inserting or mixing the character signal into the luminance signal without changing the hardware. It is an object of the present invention to provide a character display device that can be easily performed, can eliminate edge blurring in a mixed area, can be displayed with high quality, and can be accurately framed in a mixed area.

【0012】[0012]

【課題を解決するための手段】本発明は、ディジタル処
理によりタイトルやレンズアイリスコントロールエリア
や電子ズームエリアなどのエリア領域の制御ライン同
士、及び縁どり領域の制御ライン同士の共用化を図り、
マイコン制御により、輝度信号に多重するキャラクタの
種類(制御ラインにのせるキャラクタの種類)と、キャラ
クタの挿入またはミックスのモード選択を可能にし、さ
らに、キャラクタを挿入したりミックスするレベルも、
マイコンで別個に設定できるようにしたものである。
SUMMARY OF THE INVENTION According to the present invention, control lines of area regions such as a title, a lens iris control area and an electronic zoom area, and control lines of an edging region are shared by digital processing.
By the microcomputer control, it is possible to select the type of character to be multiplexed on the luminance signal (type of character to be placed on the control line) and the mode of inserting or mixing the character, and the level at which the character is inserted or mixed,
It can be set separately by a microcomputer.

【0013】さらに、ミックスしたエリアに縁どりも付
けられ、且つレベルの小さい輝度信号に黒の縁どりをミ
ックスした時、同期信号にかかって同期乱れを起こさな
いように、リミッタを設けて構成したものである。
Further, a limiter is provided so as not to cause synchronization disturbance when a black edge is mixed with a luminance signal of a small level, which is also provided with an edge in the mixed area. is there.

【0014】[0014]

【作用】したがって本発明によれば、キャラクタのエリ
ア同士、及び縁どり同士の制御ラインを共用化するので
回路の削減が図れ、また、マイコンからのモード設定に
より挿入またはミックスに自由な対応が可能となる。さ
らに、ディジタル信号処理するから、キャラクタの入力
レベルが精度良く自由に設定でき、キャラクタ位置の変
動などが排除され安定性も向上する。
Therefore, according to the present invention, since the control lines for the character areas and the framing are shared, the circuit can be reduced, and the insertion or mixing can be freely performed by the mode setting from the microcomputer. Become. Further, since the digital signal processing is performed, the input level of the character can be set accurately and freely, and the fluctuation of the character position is eliminated and the stability is improved.

【0015】また、ミックス時のキャラクタ信号はエッ
ジがぼけず、ミックス時においてもエリアに縁どりする
ことができ、リミッタを設ければ黒の縁どりをミックス
する時に起こりやすい同期乱れも防止できより高品位な
表示を可能とする。
Further, the edge of the character signal at the time of mixing is not blurred, and the area can be framed even at the time of mixing. By providing a limiter, it is possible to prevent the synchronization disturbance that tends to occur when mixing the black frame, and it is possible to achieve higher quality. It enables various displays.

【0016】[0016]

【実施例】以下本発明を実施例により図面を用いて説明
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the accompanying drawings.

【0017】図1は本発明の一実施例の文字表示装置の
構成図、図2はその要部の信号波形図である。
FIG. 1 is a block diagram of a character display device according to an embodiment of the present invention, and FIG. 2 is a signal waveform diagram of its essential part.

【0018】まず、図1において図3と同じ機能の部位
は同じ符号を用いており、表示するキャラクタに対応す
るエリアパルス(A)、縁どりパルス(B)は、それぞれマ
イコン11で制御されるキャラクタジェネレータ12,また
はエリア発生器16から出力される。
First, in FIG. 1, the parts having the same functions as those in FIG. 3 are denoted by the same reference numerals, and the area pulse (A) and the edging pulse (B) corresponding to the displayed character are characters controlled by the microcomputer 11, respectively. Output from the generator 12 or area generator 16.

【0019】これらはCCD駆動周波数(fCK)のディジ
タル輝度信号と同期させるために、ラッチ回路(L)31
A,31BにおいてCCD駆動周波数fCKでラッチされ
る。なお、ラッチによりエリア幅及び縁どり幅がバラン
スを失しないように、また、エッジのジラジラ現象等が
生じない安定性を得るために、キャラクタジェネレータ
12,及びエリア発生器16はCCDを駆動するfCK系の発
振クロックを用いて動作させる必要がある。
These are latch circuits (L) 31 for synchronizing with the digital luminance signal of CCD driving frequency (f CK ).
It is latched at CCD drive frequency f CK in A and 31B. In addition, in order to prevent the area width and border width from being unbalanced by the latch, and to obtain stability that does not cause edge jersey phenomenon, etc.
The area generator 16 and the area generator 16 need to be operated using the f CK oscillation clock that drives the CCD.

【0020】上記ラッチされたキャラクタのエリアパル
ス(A)と縁どりパルス(B)は、論理回路32に供給され、
縁どりパルスはエリア部分を抜いた縁どりパルス(C)に
形成される。そして、エリアパルス(A)と縁どりパルス
(C)はそれぞれ挿入またはミックス切換器(SW)33A,
33Bに供給される。なお、上記挿入またはミックスの制
御は、本実施例ではマイコン11からのデータをデコード
・ラッチ回路30でデコード・ラッチした出力cの第6ビ
ット目(C6で表示)を用いている。
The area pulse (A) and the framing pulse (B) of the latched character are supplied to the logic circuit 32,
The edging pulse is formed into an edging pulse (C) without the area. And area pulse (A) and edging pulse
(C) is an insert or mix switch (SW) 33A,
It is supplied to 33B. In the present embodiment, the sixth bit (indicated by C6) of the output c obtained by decoding and latching the data from the microcomputer 11 by the decode / latch circuit 30 is used for the control of the above insertion or mix.

【0021】ミックスモードの時は(図2の(1))、エ
リアスイッチ34Aでキャラクタパルス(A)がアクティブ
な期間は35Bのエリアレベルを選択し、他の期間は35A
の0を選択し、OR回路37に入力される。一方、縁どり
スイッチ34Bでは、縁どりパルス(C)がアクティブな期
間は36Bの縁どりレベルを選択し、他の期間は36Aの0
を選択し、OR回路37に入力される。
In the mixed mode ((1) in FIG. 2), the area level of 35B is selected by the area switch 34A while the character pulse (A) is active, and 35A is selected in other periods.
0 is input to the OR circuit 37. On the other hand, in the edging switch 34B, the edging level of 36B is selected while the edging pulse (C) is active, and in the other period, 0 of 36A is selected.
Is input to the OR circuit 37.

【0022】35Bのエリアレベルは、本実施例では、デ
コード・ラッチ回路30の信号Cの第0ないし第5ビット
目を用いハードで4倍している。一方、36Bの縁どりレ
ベルは、前記35Bのエリアレベルを×±0.5倍と×±0.2
5倍したもの4通りのデータから、デコード・ラッチ回
路30の出力aの第6,第7ビット目を用いて選択(Se
l)している。これらは回路削減のために行ったもので
ある。
In this embodiment, the area level of 35B is quadrupled by hardware using the 0th to 5th bits of the signal C of the decode / latch circuit 30. On the other hand, the framing level of 36B is × ± 0.5 times the area level of 35B and × ± 0.2.
Selected from 4 types of data multiplied by 5 using the 6th and 7th bits of the output a of the decode / latch circuit 30 (Se
l) Yes. These are done to reduce the circuit.

【0023】OR回路37で生成した輝度信号にミックス
するエリアレベル35Bと縁どりレベル36Bを合わせた信
号(D)は、加算器38でラッチ回路(L)31Cを通ったディ
ジタル輝度信号(E)とミックスされ信号(F)を得る。こ
の実施例では信号(E),(F)は8ビットデータなので、
上限はFFhで下限は00hで制限される。しかし、輝度
信号(E)はペデスタルの他オフセットを含んでいるの
で、下限00hでは、コンポジットビデオ信号にした
時、ダークレベルを下回り周期乱れの発生のおそれがあ
る。
The signal (D) obtained by combining the area level 35B and the edging level 36B mixed with the luminance signal generated by the OR circuit 37 is combined with the digital luminance signal (E) which has passed through the latch circuit (L) 31C by the adder 38. A mixed signal (F) is obtained. In this embodiment, since the signals (E) and (F) are 8-bit data,
The upper limit is FFh and the lower limit is 00h. However, since the luminance signal (E) includes an offset in addition to the pedestal, when the lower limit is 00h, when the composite video signal is used, it may fall below the dark level and periodic disturbance may occur.

【0024】そのため、この実施例では、リミッタ回路
39を設け下限を制限している。下限レベルは、後に述べ
る挿入時のエリアレベル(ネガ時)42Bか、縁どりレベル
(ポジ時)41Bとなる。リミッタレベルは判別回路40にお
いて信号41Bと42Bの小さい方を選択しリミッタレベル
としている。
Therefore, in this embodiment, the limiter circuit is used.
39 is set to limit the lower limit. The lower limit level is the area level (when negative) 42B at the time of insertion, which will be described later, or the framing level.
(Positive) 41B. As the limiter level, the decision circuit 40 selects the smaller one of the signals 41B and 42B as the limiter level.

【0025】リミッタ回路39の出力(G)は縁どり挿入ス
イッチ41に供給されるが、ミックスモード時において
は、デコード・ラッチ回路30が出力する信号Cの第6ビ
ット目の制御信号は、スイッチ回路(SW)43Aの出力41
Aで縁どりパルス(C)をマスクするため、縁どり挿入ス
イッチ41は常に出力(G)を選択することになる。つま
り、出力(G)は縁どり挿入スイッチ41をそのまま通過す
る。同様に、スイッチ回路(SW)43Bの出力42Aでエリ
アパルス(A)をマスクするため、エリア挿入スイッチ42
もそのまま通過する。
The output (G) of the limiter circuit 39 is supplied to the frame insertion switch 41. In the mixed mode, the control signal of the sixth bit of the signal C output from the decode / latch circuit 30 is the switch circuit. (SW) 43A output 41
Since the edging pulse (C) is masked by A, the edging insertion switch 41 always selects the output (G). That is, the output (G) passes through the edging insertion switch 41 as it is. Similarly, since the area pulse (A) is masked by the output 42A of the switch circuit (SW) 43B, the area insertion switch 42
Also passes through.

【0026】次にキャラクタ挿入モードの時は(図2の
(2))、前記スイッチ34A,34Bは常に35A,36SAの
0を選択するため、加算器38では輝度信号(E)にキャラ
クタはミックスされない。
Next, in the character insertion mode (see FIG.
(2)) Since the switches 34A and 34B always select 0 of 35A and 36SA, the adder 38 does not mix the character with the luminance signal (E).

【0027】一方、縁どり挿入スイッチ41では縁どりパ
ルス(C)がアクティブな期間は縁どりレベル41Bを選択
し、他の期間はリミッタ回路39の出力(G)を選択し、縁
どりを本線に挿入した信号(H)を得る。エリア挿入スイ
ッチ42ではキャラクタ(A)がアクティブな期間はエリア
レベル42Bを選択し、他の期間は本線の信号(H)を選択
し、エリアを本線に挿入した信号(I)を得る。なお、縁
どりレベル41Bは、マイコン11からのデータをデコード
・ラッチ回路30でデコード・ラッチして得た信号aの第
0ないし第5ビット目を4倍した値である。同様にエリ
アレベル42Bは、デコード・ラッチ回路30でデコード・
ラッチした信号bの第0ないし第5ビット目を4倍した
値である。
On the other hand, the edging switch 41 selects the edging level 41B while the edging pulse (C) is active, selects the output (G) of the limiter circuit 39 during the other period, and inserts the edging into the main line. (H) is obtained. With the area insertion switch 42, the area level 42B is selected while the character (A) is active, the main line signal (H) is selected during the other period, and the signal (I) obtained by inserting the area into the main line is obtained. The edging level 41B is a value obtained by multiplying the 0th to 5th bits of the signal a obtained by decoding and latching the data from the microcomputer 11 by the decoding / latch circuit 30. Similarly, the area level 42B is decoded by the decode / latch circuit 30.
It is a value obtained by multiplying the 0th to 5th bits of the latched signal b by four.

【0028】このようにして得た信号(I)をラッチ回路
43でラッチし、キャラクタ多重のディジタル輝度信号出
力を得る。なお、縁どりを付けない時は縁どりパルス
(B)を常にネガティブにすることになる。
The signal (I) thus obtained is used for the latch circuit.
Latch at 43 to obtain digital luminance signal output for character multiplexing. If you do not add framing, you can use the edging pulse
(B) will always be negative.

【0029】[0029]

【発明の効果】以上説明したように本発明は、CCDビ
デオカメラ等において、例えばタイトルやレンズアイリ
スコントロールエリアや電子ズームエリアを表示するた
めの制御信号を利用し、マイコンの制御で、輝度信号に
多重するキャラクタの種類とその信号レベル、及び輝度
信号に挿入するかミックスするかが自由に設定でき、し
かも、回路規模及び配線の縮小化を図れる。さらに本発
明はディジタル信号処理によるからキャラクタ挿入回路
が精度よく実現できるほか、キャラクタミックスする場
合にも、エッジがぼけず、縁どりが精度良く形成できる
等、高品位の文字表示が可能となる。
As described above, according to the present invention, in a CCD video camera or the like, a control signal for displaying, for example, a title, a lens iris control area, or an electronic zoom area is utilized, and a brightness signal is converted into a brightness signal by controlling a microcomputer. The types of characters to be multiplexed, their signal levels, and whether to insert or mix in the luminance signal can be freely set, and further, the circuit scale and wiring can be reduced. Further, according to the present invention, the character insertion circuit can be realized with high accuracy because of the digital signal processing, and even when the characters are mixed, the edges are not blurred and the edging can be formed with high accuracy, which enables high-quality character display.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例における文字表示装置の構成
図である。
FIG. 1 is a configuration diagram of a character display device according to an embodiment of the present invention.

【図2】図2の要部の信号波形図である。FIG. 2 is a signal waveform diagram of a main part of FIG.

【図3】従来のキャラクタ挿入及びミックス回路の構成
図である。
FIG. 3 is a configuration diagram of a conventional character insertion and mix circuit.

【図4】図3の各部信号波形を示す図である。FIG. 4 is a diagram showing signal waveforms of respective parts of FIG.

【符号の説明】 11…マイクロコンピュータ(マイコンと略す)、 30…デ
コード・ラッチ回路、31A,31A,31C,43…ラッチ回
路(L)、 32…論理回路、 33A,33B…挿入またはミ
ックス切換器(SW)、 43A,43B…スイッチ回路(S
W)、 34A…エリアスイッチ、 34B…縁どりスイッ
チ、 38…加算器、 39…リミッタ回路、40…判別回
路、 41…縁どり挿入スイッチ、 42…エリア挿入スイ
ッチ。
[Description of symbols] 11 ... Microcomputer (abbreviated as microcomputer), 30 ... Decode / latch circuit, 31A, 31A, 31C, 43 ... Latch circuit (L), 32 ... Logic circuit, 33A, 33B ... Insertion or mix switch (SW), 43A, 43B ... Switch circuit (S
W), 34A ... area switch, 34B ... edging switch, 38 ... adder, 39 ... limiter circuit, 40 ... determination circuit, 41 ... edging insertion switch, 42 ... area insertion switch.

Claims (1)

【特許請求の範囲】 【請求項1】 マイクロコンピュータ制御によりディジ
タル処理するビデオカメラにおいて、撮像信号にキャラ
クタ信号を挿入するかミックスするかを切換える手段
と、上記ミックスするキャラクタ信号に縁どりを付ける
手段と、上記挿入及びミックスするエリア及び縁どりの
レベルを、上記マイクロコンピュータの制御により任意
に設定する手段と、上記、ミックス時に縁どりを付ける
場合の撮像信号レベルから上記、縁どりレベルを減ずる
ことによって生ずる画面の黒沈み化を防止するため、上
記ミックス挿入するエリアレベルか、またはその縁どり
レベルで、該縁どりレベルにリミッタをかける手段を備
えていることを特徴とする文字表示装置。
Claim: What is claimed is: 1. In a video camera for digital processing under microcomputer control, means for switching between inserting or mixing a character signal in an image pickup signal, and means for framing the mixed character signal. , A means for arbitrarily setting the area to be inserted and mixed and the level of framing under the control of the microcomputer, and a screen generated by subtracting the framing level from the image pickup signal level when edging at the time of mixing A character display device, comprising means for applying a limiter to the edging level at the area level for inserting the mix or at the edging level thereof in order to prevent blackening.
JP3207125A 1991-07-25 1991-07-25 Character display device Pending JPH0530426A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3207125A JPH0530426A (en) 1991-07-25 1991-07-25 Character display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3207125A JPH0530426A (en) 1991-07-25 1991-07-25 Character display device

Publications (1)

Publication Number Publication Date
JPH0530426A true JPH0530426A (en) 1993-02-05

Family

ID=16534611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3207125A Pending JPH0530426A (en) 1991-07-25 1991-07-25 Character display device

Country Status (1)

Country Link
JP (1) JPH0530426A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172058A (en) * 1994-12-20 1996-07-02 Nec Corp Manufacture of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172058A (en) * 1994-12-20 1996-07-02 Nec Corp Manufacture of semiconductor device

Similar Documents

Publication Publication Date Title
KR0144504B1 (en) Liquid crystal driving device
US6664970B1 (en) Display apparatus capable of on-screen display
US20040150659A1 (en) Image processing apparatus and method
EP0614321A2 (en) Color display unit with plasma display panel
US8274574B2 (en) Imaging apparatus for outputting an image signal according to a set shooting mode
US6184934B1 (en) Video signal processing apparatus and composite image adjustment method
JPH06189231A (en) Liquid crystal display device
JPH05316446A (en) Multigradation correction device
US5177612A (en) Signal switching output device
JPH0530426A (en) Character display device
JPH06205326A (en) Television receiver
JP3837306B2 (en) LCD projector
JPH09101764A (en) Driving method for matrix type video display device
US20040135759A1 (en) Horizontal shift clock pulse selecting circuit for driving a color LCD panel
KR920003651B1 (en) Background screen processing circuit of multi-screen display
JP3081346B2 (en) Digital fade circuit
JP2723856B2 (en) Saw wave signal data generation circuit
JP2000298466A (en) Image adjusting circuit
JPH0544872B2 (en)
JPH08190083A (en) Liquid crystal display device and its driving method
KR900006780B1 (en) Double scanning circuit
JP3113464B2 (en) Television receiver
JP2597294Y2 (en) Video circuit with dual screen function
KR0157481B1 (en) Vertical magnification improvement circuit of wide tv
JPH10308895A (en) Video effect circuit