JPH0530278A - Picture reader, line image sensor and shift register - Google Patents

Picture reader, line image sensor and shift register

Info

Publication number
JPH0530278A
JPH0530278A JP3180754A JP18075491A JPH0530278A JP H0530278 A JPH0530278 A JP H0530278A JP 3180754 A JP3180754 A JP 3180754A JP 18075491 A JP18075491 A JP 18075491A JP H0530278 A JPH0530278 A JP H0530278A
Authority
JP
Japan
Prior art keywords
transistor
voltage
inverter
circuit
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3180754A
Other languages
Japanese (ja)
Inventor
Tatsuya Nagata
達也 永田
Hiroya Shimizu
浩也 清水
Hirosuke Kurihara
啓輔 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3180754A priority Critical patent/JPH0530278A/en
Publication of JPH0530278A publication Critical patent/JPH0530278A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Shift Register Type Memory (AREA)
  • Facsimile Heads (AREA)
  • Facsimile Scanning Arrangements (AREA)

Abstract

PURPOSE:To provide the circuit with high reliability whose fluctuation of a threshold voltage is suppressed, the line image sensor, the picture reader and their operating method. CONSTITUTION:The line image sensor and the picture reader are formed, which consist of the circuit that an inverter comprises a load resistor R1 and a drive transistor(TR) D1 and a path TR P1 and a control resistor RC1 having a larger resistance are connected to the input of the inverter. The threshold voltage of the TRs is recovered at the pause of the circuit by setting a prescribed voltage to the control resistor, power, input, clock and ground lines and applying a negative voltage to the gates of the drive TR D1 and the path TR P1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は非晶質シリコン(以下a
−Siと略す)やレーザアニール法によって形成した多
結晶シリコン(以下p−Siと略す)よりなる薄膜トラ
ンジスタの閾値電圧の変動を修正し特性回復を図る機能
を付加した回路からなるダイナミックシフトレジスタ,
スタティックシフトレジスタ及びこれらのシフトレジス
タを用いたラインイメージセンサ及び画像読み取り装置
に関する。
The present invention relates to amorphous silicon (hereinafter a)
-Si) and a thin film transistor made of polycrystalline silicon (hereinafter abbreviated as p-Si) formed by a laser annealing method, a dynamic shift register including a circuit added with a function of correcting fluctuations in threshold voltage of a thin film transistor and recovering characteristics.
The present invention relates to a static shift register, a line image sensor and an image reading device using these shift registers.

【0002】[0002]

【従来の技術】画像読み取り装置用ラインイメージセン
サに用いられている論理回路を含むダイナミック回路及
びスタティック回路には、閾値電圧変動のある薄膜トラ
ンジスタが用いられている。
2. Description of the Related Art Thin film transistors having threshold voltage fluctuations are used in dynamic circuits and static circuits including logic circuits used in line image sensors for image reading devices.

【0003】a−Si薄膜トランジスタを用いた論理回
路には例えば特開昭61−15363 号公報に記載のシフトレ
ジスタ回路がある。この従来技術にあるように、論理回
路ではインバータが基本要素と成っており、このインバ
ータを多段に組み合わせてシフトレジスタを構成する。
各インバータの出力は次段のインバータの入力になる。
インバータの出力電圧は電源電圧の範囲にあるためイン
バータの入力電圧は常に0V以上となる。
As a logic circuit using an a-Si thin film transistor, for example, there is a shift register circuit described in JP-A-61-15363. As in this prior art, an inverter is a basic element in a logic circuit, and the inverter is combined in multiple stages to form a shift register.
The output of each inverter becomes the input of the next-stage inverter.
Since the output voltage of the inverter is in the range of the power supply voltage, the input voltage of the inverter is always 0V or higher.

【0004】また、a−Si薄膜トランジスタを用いた
イメージセンサについては日経エレクトロニクスのn
o.434(1987年11月16日)の第207頁か
ら第221頁において論じられている。この従来技術で
はa−Si薄膜トランジスタはスイッチとして使用され
ており論理回路を含んでいない。
An image sensor using an a-Si thin film transistor is manufactured by Nikkei Electronics
o. 434 (November 16, 1987), pages 207-221. In this prior art, the a-Si thin film transistor is used as a switch and does not include a logic circuit.

【0005】また、a−Si薄膜トランジスタを用いた
液晶ディスプレイではa−Si薄膜トランジスタはスイ
ッチとして用いられている他に駆動回路として用いられ
ている。この従来技術については第6回ディスプレイ
リサーチ カンファレンス,ジャパン ディスプレイ '
86 プロシーディング(1986年)の第212頁か
ら第215頁に論じられている。
In a liquid crystal display using an a-Si thin film transistor, the a-Si thin film transistor is used as a switch in addition to being used as a switch. The 6th display about this conventional technology
Research Conference, Japan Display ''
86 Proceedings (1986), pages 212-215.

【0006】[0006]

【発明が解決しようとする課題】a−Si薄膜トランジ
スタやp−Si薄膜トランジスタはエンハンスメント型
の電界効果トランジスタを構成できるが、材料や製造プ
ロセスに依存する材料の物性に起因する閾値電圧ドリフ
トと呼ばれる閾値電圧の変化現象をもっている。
Although an a-Si thin film transistor and a p-Si thin film transistor can form an enhancement-type field effect transistor, a threshold voltage drift called a threshold voltage drift caused by a physical property of a material which depends on a material and a manufacturing process. Has a change phenomenon.

【0007】即ち、ゲート・ソース電圧を加えると閾値
電圧が、正のゲート・ソース電圧では正に、負の場合に
は負に変動する。従って、常に0V以上のゲート・ソー
ス電圧の加わる論理回路では、a−Si薄膜トランジス
タの閾値電圧は正にドリフトし、長時間の回路動作を行
うとドリフトが大きくなりついには動作しなくなる場合
がある。
That is, when the gate-source voltage is applied, the threshold voltage fluctuates to be positive at a positive gate-source voltage and to be negative at a negative voltage. Therefore, in a logic circuit to which a gate-source voltage of 0 V or more is constantly applied, the threshold voltage of the a-Si thin film transistor may drift positively, and if the circuit operation is performed for a long time, the drift may become large and may eventually stop operating.

【0008】材料の改善により、この閾値電圧のドリフ
トはある程度低減できるが、回路を形成する非晶質シリ
コンの物性の不安定さ及びチャンネルのできるゲート絶
縁膜とa−Siとの界面の不安定さがあり、根本的に無
くすることは難しい。そのため、回路上で閾値電圧ドリ
フトを低減する工夫が必要である。
By improving the material, the drift of the threshold voltage can be reduced to some extent, but the instability of the physical properties of the amorphous silicon forming the circuit and the instability of the interface between the gate insulating film capable of forming a channel and a-Si. However, it is difficult to eliminate it fundamentally. Therefore, it is necessary to devise to reduce the threshold voltage drift on the circuit.

【0009】上記従来技術は、a−Si薄膜トランジス
タをスイッチとして用いる場合を除き、論理回路に用い
るときにこの閾値電圧ドリフトを回路上防止する点には
配慮されておらず、長時間の回路動作では閾値電圧が変
動して回路が動かなくなる問題があり、結果として前記
トランジスタを用いてラインイメージセンサ、及びこの
ラインイメージセンサを搭載した画像読み取り装置が不
具合となる場合があった。
The prior art described above does not consider the point of preventing the threshold voltage drift in the circuit when it is used in a logic circuit except when the a-Si thin film transistor is used as a switch. There is a problem in that the threshold voltage fluctuates and the circuit does not work. As a result, the line image sensor using the transistor and the image reading device equipped with the line image sensor may be defective.

【0010】本発明はa−Si薄膜トランジスタやp−
Si薄膜トランジスタを用いた回路の閾値電圧ドリフト
を低減して長時間の回路動作の信頼性を向上するシフト
レジスタ、及びこのシフトレジスタを用いた信頼性の高
く、小型化が可能なラインイメージセンサ、及びこのラ
インイメージセンサを用いた画像読み取り装置と、これ
らのシフトレジスタ,ラインイメージセンサ,画像読み
取り装置の動作方法を提供することを目的とする。
The present invention relates to an a-Si thin film transistor and a p-type thin film transistor.
A shift register for reducing the threshold voltage drift of a circuit using a Si thin film transistor to improve the reliability of long-term circuit operation, and a highly reliable and miniaturizable line image sensor using the shift register, and An object of the present invention is to provide an image reading device using this line image sensor and a method of operating these shift register, line image sensor, and image reading device.

【0011】[0011]

【課題を解決するための手段】上記課題を解決するため
に、発明者は薄膜トランジスタの閾値電圧のドリフト補
正を、薄膜トランジスタを備える回路の動作休止期間に
行うことにより、閾値電圧を安定化させて回路の長時間
動作の信頼性を向上させ得ることに気付き、本発明の薄
膜トランジスタの閾値電圧のドリフト補正手段を付加し
たシフトレジスタ、このシフトレジスタを用いたライン
イメージセンサ、このラインイメージセンサを用いた画
像読み取り装置及びこれらの動作方法を発明した。
In order to solve the above-mentioned problems, the inventor performs drift correction of the threshold voltage of the thin film transistor in an operation idle period of a circuit including the thin film transistor, thereby stabilizing the threshold voltage and making the circuit stable. Of the present invention, it is possible to improve the reliability of long-term operation, and a shift register to which a threshold voltage drift correction means of the thin film transistor of the present invention is added, a line image sensor using this shift register, and an image using this line image sensor. The reader and the method of operating them have been invented.

【0012】画像読み取り装置に対しては、以下の手段
を備える。
The image reading apparatus has the following means.

【0013】画像読み取り装置が光電変換素子,シフト
レジスタ,バッファ,転送スイッチ等を備え、光電変換
素子の光電変換出力を外部回路に転送するラインイメー
ジセンサを制御系と共に筐体に納め、シフトレジスタが
閾値電圧変動のあるトランジスタを備えるもので構成さ
れているものに対しては、ラインイメージセンサの動作
時と、動作休止時に電源電圧を変化させる電源駆動回路
と、ラインイメージセンサの動作時間を検出及び記憶す
る手段と、原稿の読み取り休止時にラインイメージセン
サの動作時間に対応したトランジスタの閾値電圧回復信
号を発生する手段を備える。
The image reading device includes a photoelectric conversion element, a shift register, a buffer, a transfer switch, etc., and a line image sensor for transferring the photoelectric conversion output of the photoelectric conversion element to an external circuit is housed in a casing together with a control system. For those configured with a transistor having a threshold voltage fluctuation, a power supply drive circuit that changes the power supply voltage when the line image sensor is operating and when the line image sensor is inactive, and the operating time of the line image sensor is detected and detected. Means for storing and means for generating a threshold voltage recovery signal of the transistor corresponding to the operating time of the line image sensor when the reading of the original is suspended.

【0014】画像読み取り装置が負荷抵抗と、この負荷
抵抗と接続した閾値電圧変動のあるトランジスタで構成
した駆動トランジスタとから成るインバータと、このイ
ンバータの入力に接続したパストランジスタとを備えた
回路を複数個連続して具備したラインイメージセンサを
制御系と共に筐体に納めたもので構成されているものに
対しては、インバータの入力に負荷抵抗よりも大きな抵
抗値を持つ制御抵抗を介して制御線を接続し、複数個連
続した回路の奇数位置の回路のインバータと偶数位置の
回路のインバータに異なる電源線を接続し、インバータ
にグランド線を接続し、奇数位置の回路のパストランジ
スタと偶数位置の回路のパストランジスタのゲートに異
なるクロック線を接続する手段を備える。
The image reading device includes a plurality of circuits each including an inverter including a load resistance, a drive transistor formed of a transistor having a threshold voltage fluctuation connected to the load resistance, and a pass transistor connected to an input of the inverter. For a line image sensor that is equipped in series with a control system and is housed in a housing, the control line is connected to the input of the inverter via a control resistor with a resistance value larger than the load resistance. Connect different power supply lines to the inverters of the odd-numbered circuit and the inverters of the even-numbered circuit of the continuous circuit, connect the ground line to the inverter, and connect the pass transistor of the odd-numbered circuit and the even-positioned circuit. Means are provided for connecting different clock lines to the gates of the pass transistors of the circuit.

【0015】画像読み取り装置が閾値電圧変動のあるト
ランジスタから成る負荷トランジスタ及び駆動トランジ
スタで構成したインバータと、このインバータの入力に
接続したパストランジスタとを備えた回路を複数個連続
して具備したラインイメージセンサを制御系と共に筐体
に納めたもので構成されているものに対しては、インバ
ータの入力及び出力に負荷トランジスタのオン抵抗より
も大きな抵抗値を持つ制御抵抗を介して制御線を接続
し、インバータの負荷トランジスタのゲート及びドレイ
ンに異なる電源線を接続し、駆動トランジスタのソース
にグランド線を接続し、複数個連続した回路の奇数位置
の回路のパストランジスタと偶数位置の回路のパストラ
ンジスタのゲートに異なるクロック線を接続する手段を
備える。
A line image in which the image reading apparatus is provided with a plurality of circuits, each of which has an inverter formed of a load transistor and a drive transistor, which are transistors having threshold voltage fluctuations, and a pass transistor connected to the input of the inverter. For the sensor that is configured by housing the sensor together with the control system in the case, connect the control line to the input and output of the inverter through the control resistor that has a resistance value larger than the on resistance of the load transistor. , Connect different power lines to the gate and drain of the load transistor of the inverter, connect the ground line to the source of the drive transistor, and connect the pass transistor of the odd-numbered circuit and the pass transistor of the even-numbered circuit in the continuous circuit. Means are provided for connecting different clock lines to the gates.

【0016】画像読み取り装置の動作方法としては、画
像読み取り装置に用いるラインイメージセンサを構成す
るシフトレジスタの動作時には、電源線に電源電圧を加
え、グランド線にはグランド電圧を加え、シフトレジス
タの動作休止時にはシフトレジスタを構成する閾値電圧
変動のあるトランジスタのゲート・ソースに負の電圧を
加えるように電源線,グランド線,制御線に電圧を加え
るものである。
As an operation method of the image reading apparatus, when the shift register constituting the line image sensor used in the image reading apparatus is in operation, a power supply voltage is applied to the power supply line and a ground voltage is applied to the ground line to operate the shift register. The voltage is applied to the power supply line, the ground line, and the control line so that a negative voltage is applied to the gate and the source of the transistor having a threshold voltage fluctuation that constitutes the shift register during the rest period.

【0017】また、負荷抵抗と、この負荷抵抗と接続し
た閾値電圧変動のあるトランジスタで構成した駆動トラ
ンジスタとから成るインバータと、このインバータの入
力に接続したパストランジスタとから成る回路を複数個
連続して具備したラインイメージセンサを備えた画像読
み取り装置の動作方法として、複数個連続した回路の奇
数位置の回路と偶数位置の回路の負荷抵抗に異なる電源
線を接続し、駆動トランジスタのソースにグランド線を
接続するラインイメージセンサの回路動作時には複数の
電源線に電源電圧を加え、グランド線にはグランド電圧
を加え、回路動作休止時には複数の電源線及びグランド
線に、回路を構成するトランジスタのゲート・ソース及
びゲート・ドレインに負の電圧を加えるようなシーケン
スで電圧を加えるものである。
Further, a plurality of circuits each including a load resistance, an inverter composed of a drive transistor composed of a transistor having a threshold voltage fluctuation connected to the load resistance, and a pass transistor connected to an input of the inverter are connected in series. As an operation method of an image reading apparatus equipped with a line image sensor, the power resistance lines are connected to the load resistances of the odd-numbered circuits and the even-numbered circuits of a plurality of continuous circuits, and the ground line is connected to the source of the drive transistor. The power supply voltage is applied to multiple power supply lines and the ground voltage is applied to the ground line when the circuit of the line image sensor that connects the circuit is connected, and the gates of the transistors that form the circuit are connected to the multiple power supply lines and ground lines when the circuit operation is suspended. Apply a voltage in a sequence that applies a negative voltage to the source and gate / drain Than it is.

【0018】また、閾値電圧変動のあるトランジスタか
ら成る負荷トランジスタ及び駆動トランジスタで構成し
たインバータと、該インバータの入力に接続したパスト
ランジスタよりなる回路を複数個連続して形成したライ
ンイメージセンサを制御系と共に筐体に納めた画像読み
取り装置の動作方法として、複数個連続した回路の負荷
トランジスタのゲート及びドレインに異なる電源線を接
続し駆動トランジスタのソースにグランド線を接続し、
回路の動作時には異なる電源線に電源電圧を加え、グラ
ンド線にはグランド電圧を加え、回路の休止時には複数
の電源線,グランド線に、回路を構成するトランジスタ
のゲート・ソース及びゲート・ドレインに負の電圧を加
えるようなシーケンスで電圧を加えるものである。
A control system for a line image sensor in which a plurality of circuits each including an inverter composed of a load transistor and a driving transistor composed of transistors having threshold voltage fluctuations and a pass transistor connected to the input of the inverter are continuously formed As an operation method of the image reading device housed in the housing, different power supply lines are connected to the gates and drains of load transistors of a plurality of continuous circuits, and a ground line is connected to the source of the drive transistor.
When the circuit is operating, the power supply voltage is applied to different power supply lines, the ground voltage is applied to the ground line, and when the circuit is at rest, multiple power supply lines and ground lines are negatively connected to the gate / source and gate / drain of the transistors that make up the circuit. The voltage is applied in a sequence in which the voltage is applied.

【0019】ラインイメージセンサに対しては、ライン
イメージセンサが負荷抵抗と、この負荷抵抗と接続した
閾値電圧変動のあるトランジスタで構成した駆動トラン
ジスタとから成るインバータと、このインバータの入力
に接続したパストランジスタとを備えて成る回路を複数
個連続して具備したシフトレジスタで構成されているも
のの場合、インバータの入力に負荷抵抗よりも大きな抵
抗値を持つ制御抵抗を介して制御線を接続し、前記複数
個連続した回路の奇数位置の回路のインバータと偶数位
置の回路のインバータに異なる電源線を接続し、前記各
インバータにグランド線を接続し、前記奇数位置の回路
のパストランジスタと偶数位置の回路のパストランジス
タのゲートに異なるクロック線を接続する手段を備え
る。
For the line image sensor, the line image sensor is composed of a load resistance, an inverter composed of a driving transistor composed of a transistor having a threshold voltage fluctuation connected to the load resistance, and a path connected to the input of the inverter. In the case of a shift register including a plurality of circuits each including a transistor, the control line is connected to the input of the inverter via a control resistor having a resistance value larger than that of the load resistor, Different power supply lines are connected to the inverters of the odd-numbered circuit and the inverters of the even-numbered circuit of a plurality of continuous circuits, the ground line is connected to each of the inverters, and the pass transistor of the odd-numbered circuit and the even-numbered circuit are connected. Means for connecting different clock lines to the gates of the pass transistors.

【0020】また、ラインイメージセンサが閾値電圧変
動のあるトランジスタから成る負荷トランジスタ及び駆
動トランジスタで構成したインバータと、このインバー
タの入力に接続したパストランジスタとを備えて成る回
路を複数個連続して具備したシフトレジスタで構成され
ているもの対しては、インバータの入力及び出力に負荷
トランジスタのオン抵抗よりも大きな抵抗値を持つ制御
抵抗を介して制御線を接続し、インバータの負荷トラン
ジスタのゲート及びドレインに異なる電源線を接続し、
駆動トランジスタのソースにグランド線を接続し、複数
個連続した回路の奇数位置の回路のパストランジスタと
偶数位置の回路のパストランジスタのゲートに異なるク
ロック線を接続する手段を備える。
In addition, the line image sensor is provided with a plurality of circuits, each of which includes an inverter including a load transistor and a driving transistor, which are transistors having threshold voltage fluctuations, and a pass transistor connected to the input of the inverter. In the case of a shift register consisting of a shift register, a control line is connected to the input and output of the inverter through a control resistor having a resistance value larger than the on resistance of the load transistor, and the gate and drain of the load transistor of the inverter are connected. Connect different power lines to
A means for connecting the ground line to the source of the drive transistor and connecting different clock lines to the gates of the pass transistors of the odd-numbered circuits and the pass transistors of the even-numbered circuits of the plurality of continuous circuits are provided.

【0021】また、ラインイメージセンサが閾値電圧変
動のあるトランジスタから成るシフトレジスタで構成さ
れているものに対しては、ラインイメージセンサの動作
時と休止時に電源電圧を変化させる電源駆動回路を備え
る。
Further, for the line image sensor which is composed of a shift register composed of a transistor having a threshold voltage fluctuation, a power supply drive circuit for changing the power supply voltage when the line image sensor is in operation and at rest is provided.

【0022】ラインイメージセンサの動作方法として
は、閾値電圧変動のあるトランジスタを用いたインバー
タを備えた回路を複数個連続したシフトレジスタを具備
したラインイメージセンサに対しては、シフトレジスタ
の動作期間に変動したトランジスタの閾値電圧を、この
閾値電圧が変動した極性と逆極性の電圧をゲート・ソー
ス及びゲート・ドレインにシフトレジスタの動作休止期
間に加えるか、又はシフトレジスタの動作期間に変動し
たトランジスタのゲート・ソース電圧に正の電圧が加わ
った時間に応じてトランジスタの閾値電圧が変動した極
性と逆極性の電圧をゲート・ソース及びゲート・ドレイ
ンにシフトレジスタの動作休止期間に加えるようにす
る。
As a method of operating the line image sensor, for a line image sensor having a shift register in which a plurality of circuits each having an inverter using a transistor having a threshold voltage fluctuation are connected, The changed threshold voltage of the transistor is applied to the gate-source and gate-drain with a voltage of the opposite polarity to the changed polarity of the threshold voltage during the idle period of the shift register, or the changed threshold voltage of the transistor is changed. A voltage having a polarity opposite to the polarity in which the threshold voltage of the transistor fluctuates according to the time when the positive voltage is applied to the gate-source voltage is applied to the gate-source and the gate-drain during the idle period of the shift register.

【0023】シフトレジスタに対してはシフトレジスタ
が負荷抵抗と、この負荷抵抗と接続した閾値電圧変動の
あるトランジスタで構成した駆動トランジスタとから成
るインバータと、このインバータの入力に接続したパス
トランジスタとを備えた回路を複数個連続して具備して
構成されているものについては、インバータの入力に負
荷抵抗よりも大きな抵抗値を持つ制御抵抗を介して制御
線を接続し、複数個連続した回路の奇数位置の回路のイ
ンバータと偶数位置の回路のインバータに異なる電源線
を接続し、インバータにグランド線を接続し、奇数位置
の回路のパストランジスタと偶数位置の回路のパストラ
ンジスタのゲートに異なるクロック線を接続する手段を
備える。
With respect to the shift register, the shift register includes an inverter composed of a load resistance, a drive transistor composed of a transistor having a threshold voltage fluctuation connected to the load resistance, and a pass transistor connected to the input of the inverter. For those that are configured by including a plurality of circuits provided in series, connect the control line to the input of the inverter through a control resistor having a resistance value larger than the load resistance, and Connect different power supply lines to the odd-position circuit inverter and even-position circuit inverter, connect the ground line to the inverter, and use different clock lines for the gates of the odd-position circuit pass transistor and the even-position circuit pass transistor. And means for connecting.

【0024】また、回路が閾値電圧変動のあるトランジ
スタから成る負荷トランジスタ及び駆動トランジスタで
構成したインバータと、このインバータの入力に接続し
たパストランジスタとを備えた回路を複数個連続して具
備して構成されているものについては、インバータの入
力及び出力に負荷トランジスタのオン抵抗よりも大きな
抵抗値を持つ制御抵抗を介して制御線を接続し、インバ
ータの負荷トランジスタのゲート及びドレインに異なる
電源線を接続し、駆動トランジスタのソースにグランド
線を接続し、複数個連続した回路の奇数位置の回路のパ
ストランジスタと偶数位置の回路のパストランジスタの
ゲートに異なるクロック線を接続する手段を備える。
Further, the circuit is continuously provided with a plurality of circuits each having an inverter composed of a load transistor and a driving transistor which are composed of a transistor having a threshold voltage fluctuation, and a pass transistor connected to the input of the inverter. For those that are connected, connect a control line to the input and output of the inverter through a control resistor having a resistance value larger than the on resistance of the load transistor, and connect different power supply lines to the gate and drain of the load transistor of the inverter. And a means for connecting a ground line to the source of the drive transistor and connecting different clock lines to the gates of the pass transistors of the odd-numbered circuits and the pass transistors of the even-numbered circuits of the plurality of continuous circuits.

【0025】シフトレジスタの動作方法としては、動作
時には電源線に電源電圧を加え、グランド線にはグラン
ド電圧を加え、動作休止時にはシフトレジスタを構成す
る閾値電圧変動のあるトランジスタのゲート・ソースに
負の電圧を加えるように電源線,グランド線,制御線に
電圧を加えるものである。
As a method of operating the shift register, a power supply voltage is applied to the power supply line during operation, a ground voltage is applied to the ground line, and a negative voltage is applied to the gate / source of the transistor having threshold voltage fluctuations which constitutes the shift register during operation suspension. The voltage is applied to the power supply line, the ground line, and the control line in the same manner as the above voltage.

【0026】また、負荷抵抗と、この負荷抵抗と接続し
た閾値電圧変動のあるトランジスタで構成した駆動トラ
ンジスタとから成るインバータと、このインバータの入
力に接続したパストランジスタとから成る回路を複数個
連続して具備したシフトレジスタに対しては、インバー
タの入力に負荷抵抗よりも大きな抵抗値を持つ制御抵抗
を介して制御線を接続し複数個連続した回路の奇数位置
の回路と偶数位置の回路の負荷抵抗に異なる電源線を接
続し、インバータにグランド線を接続し、シフトレジス
タの動作時には複数の電源線に電源電圧を加え、グラン
ド線にはグランド電圧を加え、シフトレジスタ休止時に
は複数の電源線及びグランド線に、シフトレジスタを構
成するトランジスタのゲート・ソース及びゲート・ドレ
インに負の電圧を加えるようなシーケンスで電圧を加え
るものである。
Further, a plurality of circuits, each of which is composed of a load resistance, an inverter composed of a drive transistor composed of a transistor having a threshold voltage fluctuation connected to the load resistance, and a pass transistor connected to the input of the inverter, are connected in series. For a shift register equipped with a control line, connect the control line to the input of the inverter through a control resistor that has a resistance value greater than the load resistance, and load the odd-numbered circuit and the even-numbered circuit in the continuous circuit. Connect different power supply lines to the resistance, connect the ground line to the inverter, apply power supply voltage to multiple power supply lines when the shift register is operating, add ground voltage to the ground line, and use multiple power supply lines when the shift register is idle. Apply a negative voltage to the ground line on the gate / source and gate / drain of the transistors that make up the shift register. It is intended to apply a voltage in sequence as obtain.

【0027】また、閾値電圧変動のあるトランジスタか
ら成る負荷トランジスタ及び駆動トランジスタで構成し
たインバータと、このインバータの入力に接続したパス
トランジスタよりなる回路を複数個連続して具備したシ
フトレジスタに対しては、複数個連続した回路の負荷ト
ランジスタのゲート及びドレインに異なる電源線を接続
し駆動トランジスタのソースにグランド線を接続し、シ
フトレジスタの動作時には異なる電源線に電源電圧を加
え、グランド線にはグランド電圧を加え、シフトレジス
タの休止時には複数の電源線,グランド線に、回路を構
成するトランジスタのゲート・ソース及びゲート・ドレ
インに負の電圧を加えるようなシーケンスで電圧を加え
るものである。
Further, for a shift register having a plurality of circuits, each of which is composed of a load transistor and a drive transistor, which are transistors having threshold voltage fluctuations, and a pass transistor, which is connected to the input of the inverter, in series, , Connect different power supply lines to the gates and drains of the load transistors of a series of circuits, connect the ground line to the source of the drive transistor, apply the power supply voltage to the different power lines when the shift register operates, and connect the ground line to the ground. A voltage is applied to the plurality of power supply lines and ground lines when the shift register is at rest, and a negative voltage is applied to the gate / source and gate / drain of the transistors forming the circuit.

【0028】また、シフトレジスタの動作期間に変動し
たトランジスタの閾値電圧を、この閾値電圧が変動した
極性と逆極性の電圧をゲート・ソース及びゲート・ドレ
インにシフトレジスタの動作休止期間に加えるか、又は
シフトレジスタの動作期間に変動したトランジスタのゲ
ート・ソース電圧に正の電圧が加わった時間に応じてト
ランジスタの閾値電圧が変動した極性と逆極性の電圧を
ゲート・ソース及びゲート・ドレインにシフトレジスタ
の動作休止期間に加えるようにする。
In addition, the threshold voltage of the transistor which fluctuates during the operation period of the shift register is applied to the gate / source and the gate / drain with a voltage having the opposite polarity to the fluctuating polarity of the threshold voltage during the idle period of the shift register, or Alternatively, a voltage having a polarity opposite to the polarity in which the threshold voltage of the transistor fluctuates according to the time when a positive voltage is applied to the gate-source voltage of the transistor fluctuated during the operation period of the shift register is applied to the gate source and the gate drain. It is added to the operation pause period.

【0029】また、上記各手段に用いる閾値電圧変動の
あるトランジスタは非晶質シリコントランジスタ或は多
結晶シリコントランジスタを用いるものである。
The transistors having threshold voltage fluctuations used in each of the above means are amorphous silicon transistors or polycrystalline silicon transistors.

【0030】さらにシフトレジスタ,ラインイメージセ
ンサ,画像読み取り装置に用いる制御抵抗が負荷抵抗、
又は負荷トランジスタのオン抵抗の10倍以上大きな抵
抗値とする手段を備える。
Further, the control resistor used in the shift register, the line image sensor and the image reading device is a load resistor,
Alternatively, it is provided with a means for making the resistance value 10 times or more larger than the ON resistance of the load transistor.

【0031】[0031]

【作用】従来の論理回路を含むダイナミック回路やスタ
ティック回路は、電源やグランドの電位は一定であり、
常に動作する状態を想定するのが通例である。しかし、
ファクシミリ装置,複写機,イメージスキャナ等の画像
読み取り装置に用いられるラインイメージセンサは常に
動作している訳ではなく、通常は動作している場合でも
その動作時間は短く、動作していない休止時間の方が長
い。
[Function] In a dynamic circuit or a static circuit including a conventional logic circuit, the potentials of the power supply and the ground are constant,
It is customary to assume a state of constant operation. But,
A line image sensor used in an image reading device such as a facsimile machine, a copying machine, or an image scanner does not always operate. Even when the line image sensor normally operates, the operation time is short, and the idle time is Is longer.

【0032】本発明の基本的な作用は、所定の回路動作
をしている期間に変動したa−Si薄膜トランジスタや
p−Si薄膜トランジスタのように閾値電圧変動のある
トランジスタの閾値電圧を、回路が休止している期間に
電源電圧やその他の入力電圧を適当なシーケンスで、回
路動作をしている状態から変化させることによって、元
の閾値電圧に戻すことによりこのような回路を備えたシ
フトレジスタ,ラインイメージセンサ、及びこのライン
イメージセンサを用いた画像読み取り装置の長期信頼性
を確保するものである。
The basic operation of the present invention is to suspend the threshold voltage of a transistor having a threshold voltage fluctuation such as an a-Si thin film transistor or a p-Si thin film transistor which fluctuates during a predetermined circuit operation. Shift register and line equipped with such a circuit by changing the power supply voltage and other input voltage from the state in which the circuit is operating in an appropriate sequence during the period when the circuit is operating. The long-term reliability of an image sensor and an image reading apparatus using this line image sensor is ensured.

【0033】以下に、前記課題解決のための手段として
重要な回路構成及び回路の動作方法を中心にその作用に
つき説明する。
The operation will be described below centering on the important circuit configuration and circuit operating method as means for solving the above problems.

【0034】負荷抵抗と、この負荷抵抗と接続したa−
Si薄膜トランジスタとから成るインバータ(E/Rイ
ンバータと略す)は、インバータの入力が論理1,0に
対応するVH,VLの入力電圧に対して逆の論理0,1
に対応するVL,VHの電圧を出力する。このインバー
タの入力に接続したa−Si薄膜トランジスタで構成し
たパストランジスタは、入力信号の導通,非導通を制御
するスイッチとしての機能をもつ。前記インバータとパ
ストランジスタとの基本要素を組み合わせてダイナミッ
ク論理回路やスタティック論理回路を構成することがで
きる。
Load resistance and a- connected to this load resistance
The inverter composed of a Si thin film transistor (abbreviated as “E / R inverter”) has a logic 0, 1 which is the reverse of the input voltage of VH, VL corresponding to the input of the inverter 1, 0.
The voltages of VL and VH corresponding to are output. The pass transistor composed of an a-Si thin film transistor connected to the input of this inverter has a function as a switch for controlling conduction and non-conduction of an input signal. A dynamic logic circuit or a static logic circuit can be configured by combining the basic elements of the inverter and the pass transistor.

【0035】パストランジスタのゲートには通常ダイナ
ミック動作のタイミングを決めるクロックが接続され
る。このクロックは外部回路より供給するのでパストラ
ンジスタのゲートは外部回路から直接に電圧を制御する
ことが可能である。それ故、パストランジスタのゲート
には外部より負の電圧を加えることもできる。
A clock for determining the timing of the dynamic operation is normally connected to the gate of the pass transistor. Since this clock is supplied from an external circuit, the gate of the pass transistor can directly control the voltage from the external circuit. Therefore, a negative voltage can be externally applied to the gate of the pass transistor.

【0036】これに対してインバータの入力電圧は基本
的には前段のインバータの出力電圧となるので、通常正
のゲート・ソース電圧が加わることになる。このインバ
ータの入力に抵抗を介して制御入力を接続し電源電圧を
適当な値にすることによってa−Si薄膜トランジスタ
のゲートにソース及びドレインよりも負の電圧を加える
ことが可能である。
On the other hand, since the input voltage of the inverter is basically the output voltage of the preceding inverter, a positive gate-source voltage is usually added. By connecting the control input to the input of this inverter through a resistor and setting the power supply voltage to an appropriate value, it is possible to apply a negative voltage to the gate of the a-Si thin film transistor rather than the source and drain.

【0037】前記インバータの入力に接続した制御抵抗
は、インバータの負荷抵抗の抵抗値よりも十分に大きい
ため、通常の回路動作時に前段のインバータの出力がパ
ストランジスタを通じて次段のインバータの入力を充放
電する場合には、制御入力は回路動作に関与しないこと
になる。一方、パストランジスタがカットオフの状態
で、インバータの入力が前段のインバータなどの出力と
切り離されている電圧保持状態では、インバータの入力
は制御抵抗を介して徐々に制御入力によって充放電され
る。
Since the control resistance connected to the input of the inverter is sufficiently larger than the resistance value of the load resistance of the inverter, the output of the inverter in the previous stage fills the input of the inverter in the next stage through the pass transistor during normal circuit operation. When discharged, the control inputs will not participate in circuit operation. On the other hand, in the voltage holding state where the input of the inverter is cut off from the output of the preceding inverter or the like with the pass transistor being cut off, the input of the inverter is gradually charged and discharged by the control input via the control resistor.

【0038】この充放電の時定数は、ダイナミック論理
回路の動作時間よりも十分に長い。従ってインバータの
入力は、ダイナミック論理動作しているときには前段の
インバータの出力によって決まり、長時間のダイナミッ
ク論理動作の非動作時には制御入力によって決まる電圧
となる。この制御入力は、ソース及びドレイン電圧より
も負の電圧とすることができるので回路の休止時にはイ
ンバータの駆動トランジスタのゲートにも負の電圧を加
えることができる。
The charging / discharging time constant is sufficiently longer than the operating time of the dynamic logic circuit. Therefore, the input of the inverter becomes a voltage determined by the output of the preceding-stage inverter when the dynamic logic operation is performed, and becomes the voltage determined by the control input when the dynamic logic operation is not performed for a long time. This control input can be a voltage more negative than the source and drain voltages so that a negative voltage can be applied to the gate of the drive transistor of the inverter when the circuit is idle.

【0039】a−Si薄膜トランジスタやp−Si薄膜
トランジスタの閾値電圧の変動は、通常ゲート・ソース
電圧が正の場合には正に、負の場合には負に変化する。
そのため、ダイナミック論理回路の動作時に正に変動し
た閾値電圧を、ダイナミック論理回路の休止時に制御入
力を用いてゲート・ソースに負の電圧を加えて負に変動
させ、結果として閾値電圧の変動を低減するものであ
る。
The fluctuation of the threshold voltage of the a-Si thin film transistor or the p-Si thin film transistor normally changes to positive when the gate-source voltage is positive, and changes to negative when the gate-source voltage is negative.
Therefore, the threshold voltage that fluctuates positively when the dynamic logic circuit is operating is negatively fluctuated by applying a negative voltage to the gate and source using the control input when the dynamic logic circuit is inactive, and as a result, fluctuations in the threshold voltage are reduced. To do.

【0040】つぎに閾値電圧変動のあるトランジスタか
ら成る負荷トランジスタと、この負荷トランジスタに接
続した駆動トランジスタで構成したインバータ(E/E
インバータと略す)と、インバータ入力に接続したパス
トランジスタより成る回路を複数個接続して備えたシフ
トレジスタにおいて、インバータの入力及び出力に制御
入力を抵抗を介して接続したシフトレジスタでは、先に
説明したE/Rインバータと同じ作用を持つ。
Next, an inverter (E / E) composed of a load transistor composed of a transistor having a threshold voltage fluctuation and a drive transistor connected to the load transistor.
In the shift register in which a plurality of circuits each including an inverter and a pass transistor connected to an inverter input are connected, a shift register in which a control input is connected to an input and an output of the inverter via a resistor is described above. It has the same function as the E / R inverter.

【0041】異なる点は負荷の抵抗をa−Si薄膜トラ
ンジスタに変えたことと、インバータの出力にも制御入
力を抵抗を介して接続したことである。回路の休止時に
は、先に説明したE/Rインバータを用いたダイナミッ
ク論理回路と同様にa−Si薄膜トランジスタのゲート
に負の電圧を加えて閾値電圧を負に変動させ、結果とし
て閾値電圧の変動を低減するものである。
The difference is that the resistance of the load is changed to an a-Si thin film transistor and the control input is also connected to the output of the inverter through the resistance. When the circuit is at rest, like the dynamic logic circuit using the E / R inverter described above, a negative voltage is applied to the gate of the a-Si thin film transistor to change the threshold voltage negatively, and as a result, the threshold voltage changes. It will be reduced.

【0042】また、回路を構成している上記トランジス
タのうち、パストランジスタのゲートはクロックに接続
されているが、回路動作時にこのゲートを一定の電圧V
Hにしておくと、そのままスタティック回路として動作
させることが可能である。
The gate of the pass transistor among the transistors forming the circuit is connected to the clock. When the circuit operates, the gate of the pass transistor is kept at a constant voltage V.
When it is set to H, it can be operated as it is as a static circuit.

【0043】このようなスタティック回路は回路の休止
時に電源電圧,グランド電圧及びその他の入力電圧を適
当な値にすることによって同様に、回路を構成するa−
Si薄膜トランジスタのゲートに負の電圧を印加するこ
とができるので、閾値電圧変動を回復とせることが可能
である。
Such a static circuit similarly constitutes a circuit by setting the power supply voltage, the ground voltage and other input voltages to appropriate values when the circuit is at rest.
Since a negative voltage can be applied to the gate of the Si thin film transistor, the threshold voltage fluctuation can be recovered.

【0044】負荷抵抗と、この負荷抵抗と接続した閾値
電圧変動のあるトランジスタで構成した駆動トランジス
タとから成るインバータと、このインバータの入力に接
続したパストランジスタとからなる回路が複数個連続し
て備えたシフトレジスタにおいて、この複数個連続した
回路の奇数位置の回路のインバータと偶数位置の回路の
インバータに異なる電源線を接続し、インバータにグラ
ンド線を接続し、パストランジスタのゲートにクロック
線を接続したものである。
A plurality of circuits, each of which is composed of a load resistance, an inverter composed of a drive transistor composed of a transistor having threshold voltage fluctuation connected to the load resistance, and a pass transistor connected to the input of the inverter, are continuously provided. In the shift register, different power supply lines are connected to the inverters of the odd-numbered circuit and the inverters of the even-numbered circuit in this continuous circuit, the ground line is connected to the inverter, and the clock line is connected to the gate of the pass transistor. It was done.

【0045】回路の動作時には複数の電源線に電源電圧
を加え、グランド線にはグランド電圧を加え、回路の休
止時には複数の電源線,グランド線に回路を構成するト
ランジスタのゲート・ソース及びゲート・ドレインに負
の電圧を加えるようなシーケンスで電圧を加えるもので
ある。
A power supply voltage is applied to a plurality of power supply lines when the circuit is operating, and a ground voltage is applied to a ground line. When the circuit is at rest, the plurality of power supply lines and the ground line are connected to the gates, sources and gates of the transistors constituting the circuit. The voltage is applied in such a sequence that a negative voltage is applied to the drain.

【0046】電源線に電源電圧を加え、グランド線には
グランド電圧を加えると、前記回路はクロック線に加え
るクロック信号に同期して通常のダイナミック論理回路
を構成する。例えばシフトレジスタでは入力したデータ
をシフトする動作を行う。
When a power supply voltage is applied to the power supply line and a ground voltage is applied to the ground line, the circuit forms a normal dynamic logic circuit in synchronization with the clock signal applied to the clock line. For example, a shift register performs an operation of shifting input data.

【0047】一方、回路の休止時にはグランド線,電源
線,クロック線に所定の電圧を加えるシーケンスで前記
各線に電圧を加えることにより、回路を構成する駆動ト
ランジスタのゲートに負の電圧を加えるシーケンスと、
パストランジスタのゲートに負の電圧を加えるシーケン
スを取ることが可能である。
On the other hand, when the circuit is at rest, a sequence of applying a predetermined voltage to the ground line, the power supply line, and the clock line to apply a voltage to each of the lines, thereby applying a negative voltage to the gate of the drive transistor forming the circuit. ,
It is possible to take a sequence of applying a negative voltage to the gate of the pass transistor.

【0048】この時は回路の本来の動作であるデータの
シフト動作をしていないため回路動作を休止している状
態と定義する。この他に、電源線,グランド線,クロッ
ク線に電圧を加えない電源のオフ状態がある。このよう
に回路の動作時に変動した閾値電圧を回路の休止時に電
源線,グランド線,クロック線に所定の電圧を加えるこ
とにより、回路を構成するトランジスタのゲート・ソー
ス電圧及びゲート・ドレイン電圧を負とし、閾値電圧の
変動を回復することが可能である。
At this time, since the data shift operation which is the original operation of the circuit is not performed, the circuit operation is defined as being in a suspended state. In addition to this, there is a power-off state in which no voltage is applied to the power supply line, the ground line, and the clock line. Thus, by applying a predetermined voltage to the power supply line, the ground line, and the clock line when the circuit is at rest, the threshold voltage that fluctuates when the circuit is operating, so that the gate-source voltage and the gate-drain voltage of the transistors that configure the circuit are negative. Therefore, it is possible to recover the fluctuation of the threshold voltage.

【0049】また、閾値電圧変動のあるトランジスタか
ら成る負荷トランジスタ及び駆動トランジスタで構成し
たインバータと、このインバータの入力に接続したパス
トランジスタより成る回路を複数個連続して備えた回路
において、前記インバータの負荷トランジスタのゲート
及びドレインに異なる電源線を接続し、駆動トランジス
タのソースにグランド線を接続し、回路動作時には複数
の電源線に電源電圧を加えグランド線にはグランド電圧
を加え、回路の動作の休止時には電源線,グランド線に
回路を構成するトランジスタのゲート・ソース電圧及び
ゲート・ドレイン電圧に負の電圧を加えるようなシーケ
ンスで電圧を加える回路の動作方法を行うことにより、
回路動作時に変動した閾値電圧の変動を回路の休止時に
回復させることが可能である。
In addition, in a circuit which is provided with a plurality of circuits, each of which is composed of a load transistor and a driving transistor, which are composed of transistors having threshold voltage fluctuations, and a pass transistor which is connected to the input of the inverter, in a continuous manner, Connect different power supply lines to the gate and drain of the load transistor, connect the ground line to the source of the drive transistor, add power supply voltage to multiple power supply lines and add ground voltage to the ground line during circuit operation, and By performing the operation method of the circuit that applies a voltage in a sequence in which a negative voltage is applied to the gate-source voltage and the gate-drain voltage of the transistor that configures the circuit on the power supply line and the ground line during rest,
It is possible to recover the fluctuation of the threshold voltage that has fluctuated during circuit operation when the circuit is at rest.

【0050】また、閾値電圧変動のあるトランジスタを
用いる回路において、回路の動作期間に変動したトラン
ジスタの閾値電圧を、回路動作を休止した期間に変化し
た閾値電圧と逆極性のゲート・ソース電圧及びゲート・
ドレイン電圧を加える。回路の動作時にはゲート・ソー
ス電圧は正であり、閾値電圧は正に変動するが、休止時
にゲート・ソース電圧及びゲート・ドレイン電圧を負と
することによって、閾値電圧を負に変動させ、結果とし
て閾値電圧の変動を回復させるものである。
Further, in a circuit using a transistor whose threshold voltage fluctuates, the threshold voltage of the transistor which fluctuates during the operation period of the circuit is changed to the gate-source voltage and the gate whose polarity is opposite to that of the threshold voltage which fluctuates during the period when the circuit operation is stopped.・
Apply drain voltage. When the circuit is operating, the gate-source voltage is positive and the threshold voltage fluctuates positively.However, by making the gate-source voltage and the gate-drain voltage negative at rest, the threshold voltage fluctuates negatively, resulting in It recovers the fluctuation of the threshold voltage.

【0051】また、閾値電圧変動のあるトランジスタを
用いた回路において、回路動作期間にゲート・ソース電
圧に正の電圧が加わった時間に応じて、回路動作を休止
した期間に変化した閾値電圧と逆極性のゲート・ソース
電圧及びゲート・ドレイン電圧を加える時間を変えて閾
値電圧変動を回復させる。
In addition, in a circuit using a transistor having a threshold voltage fluctuation, the threshold voltage which is changed during the period in which the circuit operation is stopped is opposite to the threshold voltage which is changed depending on the time when the positive voltage is applied to the gate-source voltage during the circuit operation period. The threshold voltage fluctuation is recovered by changing the time of applying the polar gate-source voltage and the gate-drain voltage.

【0052】閾値電圧の変動は時間に依存するため正の
ゲート・ソース電圧の加わった時間によって、ゲート・
ソース及びゲート・ドレインに負の電圧を加える時間を
決めるもので、正と負の変動の時間依存性が決定する
と、変動時間に応じた負の電圧を加える期間を選定する
ことにより、閾値電圧の変動を十分小さな値にするもの
である。
Since the fluctuation of the threshold voltage depends on the time, the gate voltage depends on the time when the positive gate-source voltage is applied.
It determines the time to apply a negative voltage to the source and gate / drain.When the time dependence of positive and negative fluctuations is determined, the period for applying a negative voltage according to the fluctuation time is selected. It makes the fluctuation small enough.

【0053】また前述の回路を備えたシフトレジスタを
ラインイメージセンサに用いると、ラインイメージセン
サの動作時に変動した閾値電圧を、センサの動作の休止
時に回復させるものである。またラインイメージセンサ
の多数の光電変換素子を選択して光電変換出力を外部に
転送するために、閾値電圧変動のあるトランジスタから
成るシフトレジスタ,バッファ,転送スイッチを用いる
回路に電源電圧を所定のシーケンスで変える電源駆動回
路を設けることにより、動作期間に変動したトランジス
タの閾値電圧を休止時に回復させるものである。
When the shift register provided with the above-mentioned circuit is used for the line image sensor, the threshold voltage fluctuated during the operation of the line image sensor is restored when the operation of the sensor is stopped. Further, in order to select a large number of photoelectric conversion elements of the line image sensor and transfer the photoelectric conversion output to the outside, a circuit using a shift register, a buffer, and a transfer switch composed of transistors having threshold voltage fluctuations is used to supply a predetermined power supply voltage to a circuit. By providing a power supply drive circuit that is changed in step 1, the threshold voltage of the transistor, which fluctuates during the operation period, is restored at rest.

【0054】また、ラインイメージセンサの動作時間を
検出する手段及び記憶する手段により、イメージセンサ
の動作した時間を検出,記憶し、イメージセントの休止
時に休止信号を送ることにより、イメージセンサは休止
状態となり、動作期間に変動した回路を構成するトラン
ジスタの閾値電圧の変動を、休止時に回復させるもので
ある。
Further, the means for detecting and storing the operating time of the line image sensor detects and stores the operating time of the image sensor, and sends a pause signal when the image cent is inactive, so that the image sensor is in the idle state. Therefore, the fluctuation of the threshold voltage of the transistor that constitutes the circuit, which has fluctuated during the operation period, is restored at the time of suspension.

【0055】イメージセンサの動作期間を記憶し、休止
時間をその期間より適切な値を選定することにより、閾
値電圧の変動を十分に小さな値とするものである。
By storing the operation period of the image sensor and selecting a proper value for the rest time from the period, the fluctuation of the threshold voltage is made sufficiently small.

【0056】[0056]

【実施例】まず、本発明のラインイメージセンサに用い
る回路構成例とその動作例につき図1から図5を用いて
説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS First, an example of the circuit configuration used in the line image sensor of the present invention and an example of its operation will be described with reference to FIGS.

【0057】図1は、負荷抵抗とa−Si薄膜トランジ
スタで構成したインバータと、このインバータに接続し
たパストランジスタとから成る回路において、インバー
タの入力に抵抗を介して制御入力を設けた回路を複数個
連続して備えたシフトレジスタとして、ラインイメージ
センサに用いたE/Rダイナミックシフトレジスタを一
実施例として挙げたものである。
FIG. 1 shows a circuit composed of an inverter composed of a load resistance and an a-Si thin film transistor, and a pass transistor connected to the inverter. In the circuit, a plurality of circuits are provided in which a control input is provided to the input of the inverter through a resistance. As the shift register continuously provided, the E / R dynamic shift register used in the line image sensor is given as an example.

【0058】このシフトレジスタは、負荷抵抗R1と駆
動トランジスタD1により成るE/Rインバータと、こ
のインバータの入力にパストランジスタP1及び制御抵
抗RC1と接続したダイナミック論理回路の要素を4個
接続して構成している。各要素のインバータの駆動トラ
ンジスタのソースは、グランド線VSに接続し、負荷抵
抗R1の電源側は電源線VD1,VD2に交互に接続し
ている。
This shift register is constructed by connecting an E / R inverter composed of a load resistor R1 and a driving transistor D1, and four elements of a dynamic logic circuit connected to a pass transistor P1 and a control resistor RC1 at the input of this inverter. is doing. The source of the drive transistor of the inverter of each element is connected to the ground line VS, and the power source side of the load resistor R1 is alternately connected to the power source lines VD1 and VD2.

【0059】また、各要素のパストランジスタのゲート
は交互に、クロック線Φ1,Φ2に接続し、各制御抵抗
は制御線VCに接続する。制御抵抗RCの抵抗値は、負
荷抵抗Rよりも10倍以上、望ましくは100倍以上の
大きな値とする。
The gates of the pass transistors of the respective elements are alternately connected to the clock lines Φ1 and Φ2, and the respective control resistors are connected to the control line VC. The resistance value of the control resistor RC is 10 times or more, preferably 100 times or more larger than the load resistance R.

【0060】E/Rダイナミックシフトレジスタの回路
動作と入力を、図2を用いて説明する。通常の回路動作
時には制御抵抗RCの抵抗値が大きいために、制御抵抗
があたかも無いダイナミックシフトレジスタとして動作
する。即ち、図2のaにあるように、交互に論理1とな
るクロックΦ1,Φ2をパストランジスタのゲートに入
力し、VA1に図に示すようなデータを入力すると、デ
ータは順次シフトされてVA2,VA3,VA4,VA
5は図に示すような動作をする。この時電源線VD1及
びVD2には正の電圧VHが、またグランド線VSには
グランドの電圧VLが加わっている。
The circuit operation and input of the E / R dynamic shift register will be described with reference to FIG. During normal circuit operation, since the resistance value of the control resistor RC is large, the control resistor operates as if there were no control resistor. That is, as shown in a of FIG. 2, when clocks Φ1 and Φ2, which become logic 1, are alternately input to the gates of the pass transistors and data shown in FIG. 2 is input to VA1, the data is sequentially shifted to VA2. VA3, VA4, VA
5 operates as shown in the figure. At this time, the positive voltage VH is applied to the power supply lines VD1 and VD2, and the ground voltage VL is applied to the ground line VS.

【0061】制御線VCの電圧は、VH,VLのいずれ
でも良い。このインバータの負荷抵抗と駆動トランジス
タのオン抵抗の比は、6:1以上あることが望ましい。
図1の回路図では示していないが、MISトランジスタ
は固有の容量及び寄生容量を持っており、この容量への
充放電によりダイナミック動作していることは言うまで
もない。
The voltage of the control line VC may be either VH or VL. The ratio of the load resistance of the inverter to the on-resistance of the drive transistor is preferably 6: 1 or more.
Although not shown in the circuit diagram of FIG. 1, it goes without saying that the MIS transistor has an inherent capacity and a parasitic capacity, and is dynamically operated by charging and discharging this capacity.

【0062】前記シフトレジスタの動作時にはパストラ
ンジスタ及び駆動トランジスタのゲート・ソース電圧は
常に0V以上であり、そのため閾値電圧は正に変動す
る。
During the operation of the shift register, the gate-source voltage of the pass transistor and the drive transistor is always 0 V or higher, so that the threshold voltage fluctuates positively.

【0063】次に、シフトレジスタの本来の回路動作を
休止している時の入力を説明する。図2のbに駆動トラ
ンジスタとパストランジスタのゲート・ソース電圧を負
に印加する条件を示す。駆動トランジスタのゲート・ソ
ース電圧を負に印加するためには、図中のb−1に示す
ように電源線VD1,VD2及びグランド線VSを正の
電圧VHとし、クロック線Φ1,Φ2及び制御線VCを
VLとする。
Next, the input when the original circuit operation of the shift register is stopped will be described. FIG. 2b shows the conditions for negatively applying the gate / source voltage of the drive transistor and the pass transistor. In order to negatively apply the gate-source voltage of the drive transistor, the power supply lines VD1 and VD2 and the ground line VS are set to a positive voltage VH as shown by b-1 in the figure, and the clock lines Φ1 and Φ2 and the control line are controlled. Let VC be VL.

【0064】この条件によりパストランジスタP1,P
2,P3,P4のゲート・ソース電圧は0Vと成り、閾
値電圧の変動は無い。一方、駆動トランジスタのゲート
はVLであるのに対して、ソース・ドレインはVHであ
り、結果としてゲート・ソース電圧及びソース・ドレイ
ン電圧は負となる。ただし、負の電圧とはVL−VHを
意味する。
Under this condition, the pass transistors P1 and P
The gate-source voltage of 2, P3 and P4 is 0V, and the threshold voltage does not change. On the other hand, the gate of the drive transistor is VL, while the source / drain is VH, and as a result, the gate / source voltage and the source / drain voltage are negative. However, the negative voltage means VL-VH.

【0065】その結果、閾値電圧は負に変動し回路動作
時に正に変動した閾値電圧を元に戻すことができる効果
がある。本実施例によれば、回路の動作時には通常のダ
イナミックシフトレジスタトランジスタとして動作し、
休止時には電源線,クロック線,グランド線,入力デー
タに所定の電圧を加えることにより簡単な手順でa−S
i薄膜トランジスタのゲート・ソース及びゲート・ドレ
インに負の電圧を加えられる効果がある。
As a result, the threshold voltage fluctuates negatively, and there is an effect that the threshold voltage that fluctuates positively at the time of circuit operation can be restored. According to this embodiment, when the circuit operates, it operates as a normal dynamic shift register transistor,
During a pause, a simple procedure is performed by applying a predetermined voltage to the power supply line, clock line, ground line, and input data.
There is an effect that a negative voltage can be applied to the gate / source and the gate / drain of the i thin film transistor.

【0066】ここで、電源線VD1とVD2は、同じ動
作であり1本にまとめることもできる。しかしながら、
本実施例ではVD1とVD2を分離しているため、VD
1とVD2の電圧を例えばそれぞれVLおよびVHとし
て、クロック線Φ1とΦ2をVHとして各段のインバー
タの入力を同時にリセットできる効果がある。
Here, the power supply lines VD1 and VD2 have the same operation and can be combined into one. However,
In this embodiment, since VD1 and VD2 are separated, VD
For example, the voltages of 1 and VD2 are set to VL and VH, respectively, and the clock lines Φ1 and Φ2 are set to VH, so that the inputs of the inverters of the respective stages can be simultaneously reset.

【0067】a−Si薄膜トランジスタで構成したイン
バータの構造を図3の断面図を用いて説明する。硝子な
どの絶縁性の基板1の上にCrやAlなどから成るゲー
ト電極2を形成し、ホトリソグラフィーの手法を用いて
パタンを形成する。その上に窒化シリコンや酸化シリコ
ンや酸化アルミニウムでゲート絶縁膜3を形成し、その
上にイントリンシックな非晶質シリコンi−a−Si4
を形成する。
The structure of the inverter composed of a-Si thin film transistors will be described with reference to the sectional view of FIG. A gate electrode 2 made of Cr, Al, or the like is formed on an insulating substrate 1 such as glass, and a pattern is formed by using a photolithography technique. A gate insulating film 3 is formed thereon with silicon nitride, silicon oxide, or aluminum oxide, and intrinsic amorphous silicon i-a-Si4 is formed thereon.
To form.

【0068】その上に、リンを多量にドープして強いn
型となったn(+)−a−Si5を形成し、ソース・ドレ
イン電極6をCrやAlなどの材料で形成する。これら
の層構成に所定のパターニングを行うことによって、駆
動トランジスタDと負荷抵抗Rを形成することができ
る、駆動トランジスタDは逆スタガ型とよばれる構造と
なっている。
On top of that, a large amount of phosphorus is doped to obtain a strong n
A modeled n (+)-a-Si5 is formed, and the source / drain electrodes 6 are formed of a material such as Cr or Al. The drive transistor D and the load resistor R can be formed by performing predetermined patterning on these layer configurations, and the drive transistor D has a structure called an inverted stagger type.

【0069】この他にも、順スタガ型やプレーナ型のト
ランジスタも層構成を変えることによって作成すること
ができる。図3に示した負荷抵抗Rはn(+)−a−Si
5の層を抵抗体トランジスタして用いたもので、このn
(+)−a−Si5の層は薄膜トランジスタDの部分で
は、ソース・ドレイン電極6とi−a−Si4とのオー
ミックコンタクトを形成する層を兼ねている。このよう
な構造でゲート電極2に正のゲート・ソース電圧が加わ
るとi−a−Si4にチャンネルが形成されて電界効果
型トランジスタの動作をする。
In addition to this, a forward stagger type transistor or a planar type transistor can be manufactured by changing the layer structure. The load resistance R shown in FIG. 3 is n (+)-a-Si.
The layer 5 is used as a resistor transistor.
The (+)-a-Si5 layer also serves as a layer forming an ohmic contact between the source / drain electrode 6 and ia-Si4 in the thin film transistor D portion. In such a structure, when a positive gate-source voltage is applied to the gate electrode 2, a channel is formed in ia-Si4 and the field effect transistor operates.

【0070】通常、ゲート電極2やソース・ドレイン電
極6はスパッタリング法で形成し、ゲート絶縁膜3,i
−a−Si4,n(+)−a−Si5はモノシランやアン
モニア等のガスを原料としてCVD法等のプロセスを用
いて形成する。このような方法により形成したa−Si
薄膜トランジスタは、キャリアのドリフト移動度が0.
01〜2.0cm2/Vsec,閾値電圧が1〜4V程度のn
チャンネル型のエンハンスメント型MISトランジスタ
となる。
Normally, the gate electrode 2 and the source / drain electrodes 6 are formed by the sputtering method, and the gate insulating film 3, i
-A-Si4, n (+)-a-Si5 is formed by using a gas such as monosilane or ammonia as a raw material and a process such as a CVD method. A-Si formed by such a method
The thin film transistor has a carrier drift mobility of 0.
01 to 2.0 cm 2 / Vsec, n having a threshold voltage of about 1 to 4 V
It becomes a channel type enhancement type MIS transistor.

【0071】p−Si薄膜トランジスタも、同様なプロ
セス及び構造で構成することができる。p−Si薄膜ト
ランジスタの場合には、図3の構造ではi−a−Siを
形成した後にレーザをi−a−Si層に照射して瞬間的
に溶融させて結晶化させる。レーザにはアルゴンレーザ
やエキシマレーザ等が使用可能であり、それぞれ波長が
異なるため浸入深さが異なる。これらのレーザの照射エ
ネルギ,照射時間,照射シーケンス及びi−a−Siの
厚さを適切な値とすることによって、結晶化が可能とな
る。この他の構造及びプロセスは図3で説明した構成と
同一でよい。
The p-Si thin film transistor can be constructed by a similar process and structure. In the case of a p-Si thin film transistor, in the structure of FIG. 3, after forming ia-Si, a laser is applied to the ia-Si layer to instantaneously melt and crystallize. An argon laser, an excimer laser, or the like can be used as the laser, and since the wavelengths are different, the penetration depth is different. Crystallization is possible by setting the irradiation energy, irradiation time, irradiation sequence of these lasers and the thickness of ia-Si to appropriate values. The other structure and process may be the same as the structure described in FIG.

【0072】このように形成したp−Si薄膜トランジ
スタは、i−a−Siを用い薄膜トランジスタとほとん
ど同じプロセスが使用可能である利点がある。このトラ
ンジスタはi−a−Si薄膜トランジスタと同様、やは
り閾値電圧変動の現象を持っている。また、キャリアの
ドリフト移動度がおよそ10cm2/Vsec,閾値電圧が
0.5 〜3V程度のエンハンスメント型MISトランジ
スタが得られている。
The p-Si thin film transistor thus formed has the advantage that it can use almost the same process as the thin film transistor using ia-Si. Like the ia-Si thin film transistor, this transistor also has the phenomenon of threshold voltage fluctuation. Further, an enhancement type MIS transistor having a carrier drift mobility of about 10 cm 2 / Vsec and a threshold voltage of about 0.5 to 3 V is obtained.

【0073】前記説明のように形成したa−Si薄膜ト
ランジスタのゲート・ソースに正の電圧を加えると図4
のように時間とともに閾値電圧は正に変動する。変動の
大きさは、時間のほかに電圧やプロセスにも依存する。
このように長時間では閾値電圧は変動し、トランジスタ
の電流駆動能力は低下して来る。ついには回路動作が停
止することもある。
When a positive voltage is applied to the gate and source of the a-Si thin film transistor formed as described above, FIG.
As described above, the threshold voltage fluctuates positively with time. The magnitude of the fluctuation depends not only on time but also on voltage and process.
In this way, the threshold voltage fluctuates over a long period of time, and the current drive capability of the transistor decreases. Eventually, the circuit operation may stop.

【0074】回路の動作速度の低下から回路の動作寿命
を決め、それまでに加えた正のゲート電圧と負の電圧の
うち正のゲート電圧の割合と動作寿命を測定した例を図
5に示す。正の電圧だけでなく負の電圧を加えることに
より寿命は格段に伸びる。
FIG. 5 shows an example in which the operating life of the circuit is determined from the decrease in the operating speed of the circuit, and the ratio of the positive gate voltage to the positive gate voltage and the negative voltage applied up to that time and the operating life are measured. . The life is extended significantly by applying a negative voltage as well as a positive voltage.

【0075】また、絶対値が同じ大きさの電圧では負の
電圧を加えたときの負の閾値電圧の変動は、正の閾値電
圧の変動よりも小さいため、正の電圧を加える時間に対
して約3倍の時間負の電圧を加えるのがよいことが検討
結果として明らかと成っている。
Further, when the negative voltage is applied with a voltage having the same absolute value, the fluctuation of the negative threshold voltage is smaller than the fluctuation of the positive threshold voltage, and therefore, with respect to the time for applying the positive voltage. As a result of the study, it is clear that it is better to apply the negative voltage for about three times.

【0076】このようにして、a−Si薄膜トランジス
タのゲート・ソース電圧に、回路の動作時には正に、回
路の休止時には負の電圧を加えることによってa−Si
薄膜トランジスタを用いた回路の信頼性を大幅に増すこ
とができる効果がある。
In this way, the gate-source voltage of the a-Si thin film transistor is applied with a positive voltage when the circuit is operating and a negative voltage when the circuit is at rest, thereby a-Si
There is an effect that the reliability of a circuit using a thin film transistor can be significantly increased.

【0077】以上に述べたように、本実施例によればラ
インイメージセンサを構成するシフトレジスタに用いた
薄膜トランジスタの閾値電圧を回路の動作休止時に回復
させることができ、信頼性の高いラインイメージセンサ
及びこのラインイメージセンサを用いた画像読み取り装
置が形成できる。
As described above, according to this embodiment, the threshold voltage of the thin film transistor used in the shift register constituting the line image sensor can be restored when the operation of the circuit is stopped, and the line image sensor with high reliability can be obtained. Also, an image reading apparatus using this line image sensor can be formed.

【0078】本発明の別の一実施例を図6を用いて説明
する。負荷トランジスタL1と駆動トランジスタD1と
によりE/Eインバータを構成し、このインバータの入
力にパストランジスタP1及び制御抵抗RCを接続し、
インバータの出力にも制御抵抗RCを取り付けている。
これを回路の単位要素として多段に接続しシフトレジス
タを構成している。
Another embodiment of the present invention will be described with reference to FIG. An E / E inverter is constituted by the load transistor L1 and the drive transistor D1, and the pass transistor P1 and the control resistor RC are connected to the input of this inverter.
A control resistor RC is also attached to the output of the inverter.
A shift register is configured by connecting these in multiple stages as a unit element of the circuit.

【0079】本実施例ではこの要素を4段接続してい
る。各段の負荷トランジスタのゲートは電源線VD1
に、またドレインはVD2に接続している。また各段の
パストランジスタのゲートはクロックΦ1,Φ2に交互
に接続している。各段のインバータの駆動トランジスタ
のソースはグランド線に接続し、インバータの入力に接
続した制御抵抗は制御線VC1に、インバータの出力に
接続した制御抵抗は制御線VC2に接続する。
In this embodiment, this element is connected in four stages. The gate of the load transistor of each stage is the power supply line VD1
And the drain is connected to VD2. The gates of the pass transistors in each stage are alternately connected to the clocks Φ1 and Φ2. The source of the drive transistor of each stage inverter is connected to the ground line, the control resistance connected to the input of the inverter is connected to the control line VC1, and the control resistance connected to the output of the inverter is connected to the control line VC2.

【0080】本実施例で電源線VD1,VD2を正の電
圧VHに、グランド線VSをグランド電圧VLとして、
VA1に入力データに対応した電圧を加え、クロック線
Φ1とΦ2にクロック信号を図のように加えると、先に
説明した図1で示したE/Rインバータの実施例の動作
と同じくデータをシフトする動作をする。動作は同じな
ので省略する。
In this embodiment, the power supply lines VD1 and VD2 are set to the positive voltage VH, and the ground line VS is set to the ground voltage VL.
When a voltage corresponding to the input data is applied to VA1 and a clock signal is applied to the clock lines Φ1 and Φ2 as shown in the figure, the data is shifted as in the operation of the embodiment of the E / R inverter shown in FIG. 1 described above. To operate. Since the operation is the same, it is omitted.

【0081】本実施例においても、負荷トランジスタL
1と駆動トランジスタD1のオン抵抗の比は6:1以上
とり、また制御抵抗RCは負荷トランジスタのオン抵抗
よりも10倍以上、望ましくは100倍以上大きな値と
する。制御抵抗の値が大きいためシフトレジスタは通常
のダイナミック動作時には制御線VC1,VC2の電圧
にかかわらず、データのシフト動作を行う。また逆に、
ダイナミック動作に影響がほとんど無い範囲で制御抵抗
の値を決めることになる。
Also in this embodiment, the load transistor L
The ratio of the ON resistance of 1 to the drive transistor D1 is 6: 1 or more, and the control resistance RC is 10 times or more, preferably 100 times or more larger than the ON resistance of the load transistor. Since the value of the control resistance is large, the shift register performs the data shift operation during the normal dynamic operation regardless of the voltages of the control lines VC1 and VC2. On the contrary,
The value of the control resistor will be determined within a range that has almost no effect on the dynamic operation.

【0082】それ故、動作速度の遅い回路では制御抵抗
の抵抗値はより大きくする必要があり、動作速度の早い
回路では制御抵抗はより小さな抵抗値でよいことにな
る。いずれの場合も、インバータのゲートにある容量に
充電したデータが、ダイナミック動作の保持時間内に放
電しないことが必要条件となる。この点は先のE/Rイ
ンバータの実施例も同様である。
Therefore, it is necessary to increase the resistance value of the control resistor in a circuit having a low operation speed, and in the circuit having a high operation speed, the control resistor may have a smaller resistance value. In either case, it is a necessary condition that the data charged in the capacitor at the gate of the inverter is not discharged within the retention time of the dynamic operation. This point is the same as in the previous E / R inverter embodiment.

【0083】つぎに本実施例のE/Eインバータがデー
タ転送動作を休止したときのa−Si薄膜トランジスタ
のゲート電圧負印加時の動作について説明する。本実施
例のE/Eインバータを構成するa−Si薄膜トランジ
スタは動作時にはすべて正のゲート・ソース電圧が加わ
るために、その閾値電圧は動作時間とともに変動して来
る。
Next, the operation when the negative gate voltage is applied to the a-Si thin film transistor when the E / E inverter of this embodiment suspends the data transfer operation will be described. Since all the a-Si thin film transistors forming the E / E inverter of this embodiment are applied with a positive gate-source voltage during operation, the threshold voltage thereof fluctuates with the operation time.

【0084】このまま、負印加の動作をしなければ長時
間では回路が動作しなくなる。そのため、本実施例では
電源線VD1,VD2,クロック線Φ1,Φ2,グラン
ド線VS,制御線VC1,VC2,入力VA1に適切な
電圧を加えることによって、トランジスタのゲートに負
の電圧を加え、これによって、閾値電圧の変動を正,負
キャンセルして長時間の動作信頼性を確保する。
If the negative application operation is not performed as it is, the circuit does not operate for a long time. Therefore, in this embodiment, a negative voltage is applied to the gate of the transistor by applying an appropriate voltage to the power supply lines VD1, VD2, clock lines Φ1, Φ2, ground line VS, control lines VC1, VC2, and input VA1, By this, the fluctuation of the threshold voltage is canceled positively and negatively, and long-term operation reliability is secured.

【0085】駆動トランジスタ及び負荷トランジスタの
ゲート・ソース電圧を負に印加する条件として、VD
1,φ1,φ2,VC1をVLとし、VD2,VC2,
VSをVHとする。また、パストランジスタのゲート・
ソース電圧を負に印加する条件としてはVC1,VC
2,VSをVHとし、φ1,φ2をVLとする。このよ
うに、2つの負印加条件を用いる理由はすべてのトラン
ジスタのゲート・ソースには同時に負の電圧を加えられ
ないからである。図中に記した条件を用いると、ゲート
・ソース電圧は負となり回路動作時に正に変化した閾値
電圧の変動をキャンセルできる効果がある。
As a condition for negatively applying the gate-source voltage of the drive transistor and the load transistor, VD
1, φ1, φ2, VC1 is VL, VD2, VC2
Let VS be VH. Also, the gate of the pass transistor
Conditions for applying a negative source voltage are VC1, VC
2, VS is VH, and φ1 and φ2 are VL. Thus, the reason why the two negative application conditions are used is that a negative voltage cannot be applied to the gates and sources of all transistors at the same time. If the conditions shown in the figure are used, the gate-source voltage becomes negative, and there is an effect that the fluctuation of the threshold voltage that has changed to positive during circuit operation can be canceled.

【0086】尚、制御抵抗RCの抵抗値はダイナミック
動作への影響を小さくするためには大きい値の方が良い
が、トランジスタにはリーク抵抗があるためにその抵抗
値よりも1桁以上小さな抵抗値を用いる必要がある。本
実施例によればE/Eダイナミックシフトレジスタの動
作時に正に変動した閾値電圧を、休止時に負に変動させ
てキャンセルし、長時間の動作が可能となる効果があ
る。
The resistance value of the control resistor RC is preferably large in order to reduce the influence on the dynamic operation. However, since the transistor has a leak resistance, the resistance value is smaller than the resistance value by one digit or more. You need to use a value. According to the present embodiment, there is an effect that the threshold voltage that has changed positively during the operation of the E / E dynamic shift register is negatively changed during cancellation and is cancelled, so that the operation can be performed for a long time.

【0087】E/Rインバータを用いたシフトレジスタ
は負荷が抵抗であるために高速の充電が可能であり、そ
のため高速の回路動作が可能となるが、一方プロセスの
バラツキによる抵抗値のバラツキの影響を受けやすい傾
向がある。これに対してE/Eインバータはチャネル幅
とチャンネル長のパタン形状のみでインバータの比を決
定できるため、プロセスのバラツキを吸収できる効果が
ある。
The shift register using the E / R inverter can charge at a high speed because the load is a resistance, and therefore can perform a high-speed circuit operation. On the other hand, there is a variation in the resistance value due to a variation in the process. Tend to be susceptible to On the other hand, in the E / E inverter, the inverter ratio can be determined only by the pattern shape of the channel width and the channel length, so that there is an effect that process variations can be absorbed.

【0088】また、データによって各a−Si薄膜トラ
ンジスタに加わる正のゲート・ソース電圧の印加時間は
異なるため、負印加の時間もそれに対応して制御する必
要がある。
Since the application time of the positive gate-source voltage applied to each a-Si thin film transistor differs depending on the data, it is necessary to control the negative application time accordingly.

【0089】尚、本実施例では、インバータの電源線は
VD1を除くとVD2のみであり、E/Rインバータの
例(図1)のように2本設けることによって、同様にシ
フトレジスタを一度にリセットできるようにすることが
できる。
In this embodiment, the power supply line of the inverter is only VD2 except VD1. By providing two power supply lines as in the example of the E / R inverter (FIG. 1), the shift register is also provided at once. Can be reset.

【0090】以上に述べたように、本実施例によればラ
インイメージセンサを構成するシフトレジスタに用いた
薄膜トランジスタの閾値電圧を回路の動作休止時に回復
させることができ、信頼性の高いラインイメージセンサ
及びこのラインイメージセンサを用いた画像読み取り装
置が形成できる。
As described above, according to the present embodiment, the threshold voltage of the thin film transistor used in the shift register which constitutes the line image sensor can be restored when the operation of the circuit is stopped, and the line image sensor with high reliability can be obtained. Also, an image reading apparatus using this line image sensor can be formed.

【0091】別の一実施例を図7を用いて説明する。こ
れはE/Rシフトレジスタであり、負荷抵抗R1及び駆
動トランジスタD1によってE/Rインバータを構成
し、このインバータの入力にデータの入力を制御するパ
ストランジスタP1を接続している。このシフトレジス
タはこの要素を4段接続したもので、各段のパストラン
ジスタのゲートはクロックΦ1とΦ2に交互に接続され
ている。
Another embodiment will be described with reference to FIG. This is an E / R shift register. The load resistor R1 and the drive transistor D1 constitute an E / R inverter, and the input of this inverter is connected to the pass transistor P1 for controlling the input of data. In this shift register, the elements are connected in four stages, and the gates of the pass transistors in each stage are alternately connected to the clocks Φ1 and Φ2.

【0092】各要素のインバータの電源は電源線VD1
及びVD2に交互に接続しており、駆動トランジスタの
ソースはグランド線に接続されている。これによりダイ
ナミックE/Rシフトレジスタを構成している。
The power source of the inverter of each element is the power source line VD1.
, And VD2 alternately, and the source of the drive transistor is connected to the ground line. This constitutes a dynamic E / R shift register.

【0093】E/Rシフトレジスタの回路動作及び回路
休止時のゲート・ソース負印加のシーケンスを図8に示
す。シフトレジスタの動作時には電源線VD1,VD2
には正の電源電圧VHを加え、グランド線VSはグラン
ド電圧VLを印加する。そうすると、クロックΦ1,Φ
2及びデータ入力に対してデータを図のようにシフトす
る。
FIG. 8 shows the circuit operation of the E / R shift register and the sequence of gate / source negative application when the circuit is at rest. During operation of the shift register, power supply lines VD1 and VD2
Is applied to the ground line VS, and the ground line VS applies the ground voltage VL. Then, clocks Φ1, Φ
2. Shift data as shown for 2 and data input.

【0094】シフトレジスタの休止時に電源線VD1,
VD2,クロック線Φ1,Φ2及びグランド線に適切な
タイミングで電圧を加えるとシフトレジスタを構成する
駆動トランジスタ及びパストランジスタのゲート・ソー
スに負の電圧を印加することができる。
When the shift register is at rest, the power supply lines VD1,
When a voltage is applied to VD2, clock lines Φ1 and Φ2, and the ground line at appropriate timing, a negative voltage can be applied to the gate and source of the drive transistor and the pass transistor that form the shift register.

【0095】図8のb−1に薄膜トランジスタのゲート
・ソースに負の電圧を加えるシーケンスを示している。
まずパストランジスタP1,負荷抵抗R1及び駆動トラ
ンジスタD1で構成する要素で説明する。クロックΦ1
を短時間だけVHとし同時にVA1をVLとすることに
より、駆動トランジスタD1のゲート電圧VB1をVL
の電圧とする。つぎにクロックΦ1をVHとしてパスト
ランジスタをカットオフし、VB1の回路節点の容量に
VLの電圧を保持させる。
FIG. 8B-1 shows a sequence for applying a negative voltage to the gate and source of the thin film transistor.
First, an element constituted by the pass transistor P1, the load resistor R1 and the drive transistor D1 will be described. Clock Φ1
Is set to VH for a short time, and at the same time VA1 is set to VL, the gate voltage VB1 of the drive transistor D1 is set to VL.
Voltage. Next, the clock Φ1 is set to VH to cut off the pass transistor, and the voltage of VL is held in the capacitance of the circuit node of VB1.

【0096】この時に電源線VD2及びグランド線VS
は共にVHの電圧となっているため駆動トランジスタD
1のゲート・ソース電圧にはVL−VHの電圧、つまり
負の電圧を加えることができる。3番目の要素を構成す
る駆動トランジスタD3も同じ接続構成なので同様に負
にゲート・ソース電圧が加わる。
At this time, the power supply line VD2 and the ground line VS
Are both VH voltage, drive transistor D
A voltage of VL-VH, that is, a negative voltage can be applied to the gate-source voltage of 1. Since the drive transistor D3 forming the third element has the same connection configuration, the gate-source voltage is similarly applied to the negative.

【0097】同様に2及び4番目の要素は、クロックΦ
2と電源VD2を同期させて駆動トランジスタのゲート
の電圧をVLとし、その後ソース・ドレイン電圧をVH
の状態とすることによって負のゲート・ソース電圧を加
えることができる。
Similarly, the second and fourth elements are the clock Φ.
2 and the power supply VD2 are synchronized to set the gate voltage of the drive transistor to VL, and then the source / drain voltage to VH.
In this state, a negative gate-source voltage can be applied.

【0098】駆動トランジスタのゲートを電圧VLとす
るための時間t1は、駆動トランジスタのゲートにある
容量をCとし、負荷抵抗RとパストランジスタPの合成
抵抗をRTとするとそれらの積を時定数とする値とな
る。
At time t1 for setting the gate of the drive transistor to the voltage VL, when the capacitance at the gate of the drive transistor is C and the combined resistance of the load resistance R and the pass transistor P is RT, the product of them is taken as the time constant. It becomes the value to do.

【0099】また、ゲート・ソース電圧が負となる時間
t2は、容量Cとリーク抵抗の値RLの積を時定数とす
る時間となる。それぞれ実際の値は、前者が10μs〜
100μsであるのに対して後者は10ms〜100m
sであり十分負の電圧を加えることができる。
The time t2 when the gate-source voltage becomes negative is the time when the product of the capacitance C and the value RL of the leak resistance is a time constant. The actual value is 10 μs for the former
The latter is 100 μs, whereas the latter is 10 ms to 100 m
s, and a sufficiently negative voltage can be applied.

【0100】なお、シフトレジスタの奇数の要素と偶数
の要素の駆動トランジスタのゲートをVLとするタイミ
ングをずらしているのは、寄生容量を通じての電圧変動
により発生する駆動トランジスタのゲート電圧の変動が
成るべく小さくなるように配慮しているためである。即
ち、1番目の要素を用いて説明すると、駆動トランジス
タD1のドレインは電源線V2に接続しており、VB1
の電圧をVLとした後、VD2の電圧がVLからVHに
変わるときに、ゲートとドレインの容量を通じて電圧の
容量分割が発生してVB1の電圧が上昇する現象を防止
するためである。
The timing of setting the gates of the drive transistors of the odd-numbered elements and the even-numbered elements of the shift register to VL is different because the gate voltage of the drive transistor changes due to the voltage change through the parasitic capacitance. This is because consideration is given to making it as small as possible. That is, using the first element, the drain of the drive transistor D1 is connected to the power supply line V2, and VB1
This is to prevent a phenomenon in which when the voltage of VD2 changes from VL to VH after the voltage of VL is set to VL, the voltage division of the voltage occurs due to the capacitance of the gate and the drain and the voltage of VB1 rises.

【0101】一方、パストランジスタP1からP4のゲ
ート・ソース電圧を負に印加するためには、図8のb−
2に示すように短時間クロックΦ1,Φ2をVHとして
パストランジスタを導通状態としてVB1からVB4の
電圧をVH(厳密には閾値電圧だけ低い電圧となる)と
し、その後クロックΦ1,Φ2を電圧VLとする。
On the other hand, in order to negatively apply the gate-source voltage of the pass transistors P1 to P4, the line b- of FIG.
As shown in FIG. 2, the short-time clocks Φ1 and Φ2 are set to VH, the pass transistors are made conductive, and the voltages from VB1 to VB4 are set to VH (strictly, a voltage lower by the threshold voltage), and then the clocks Φ1 and Φ2 are set to the voltage VL. To do.

【0102】この時、電源線VD1,VD2及びグラン
ド線VSの電圧はVHとしており、そのためパストラン
ジスタのソース・ドレイン及びドレインはVHの電圧と
なっている。このようにパストランジスタのゲート・ソ
ース電圧を負とすることができ、長期間の回路の信頼性
を確保できる効果がある。
At this time, the voltage of the power supply lines VD1 and VD2 and the ground line VS is VH, so that the source / drain and the drain of the pass transistor are at the voltage of VH. In this way, the gate-source voltage of the pass transistor can be made negative, which has the effect of ensuring long-term circuit reliability.

【0103】各トランジスタのゲートには回路の動作時
に異なった期間正のゲート電圧が加わるため、負印加の
時間もそれに対応して変える必要がある。本実施例で
は、シーケンスは先の図1,図6の実施例と比較して複
雑であるが特に回路素子を増やすことなく、回路の休止
時に負のゲート電圧を加えることができる効果がある。
Since the positive gate voltage is applied to the gate of each transistor for different periods during the operation of the circuit, it is necessary to change the negative application time correspondingly. In the present embodiment, the sequence is more complicated than that of the embodiments of FIGS. 1 and 6, but there is an effect that a negative gate voltage can be applied when the circuit is inactive without increasing the number of circuit elements.

【0104】以上に述べたようなシフトレジスタの回路
構成及び回路の動作方法を用いることにより、前述の実
施例同様、薄膜トランジスタの閾値電圧のドリフトを回
復でき、信頼性の高いラインイメージセンサ及びこのラ
インイメージセンサを用いた画像読み取り装置が形成で
きる。
By using the circuit configuration of the shift register and the method of operating the circuit as described above, the drift of the threshold voltage of the thin film transistor can be recovered and the line image sensor having high reliability and this line can be recovered as in the above-described embodiments. An image reading device using an image sensor can be formed.

【0105】図9にE/Eインバータを用いたシフトレ
ジスタ回路の一実施例を示す。この回路は、先に図6で
示した実施例とは制御抵抗RC及び制御線VC1,VC
2を無くしたもので標準のE/Eシフトレジスタとなっ
ている。
FIG. 9 shows an embodiment of a shift register circuit using an E / E inverter. This circuit is different from the embodiment shown in FIG. 6 in the control resistor RC and the control lines VC1 and VC.
It is a standard E / E shift register with 2 removed.

【0106】ダイナミック動作時には図10のaに示す
ような回路動作を行うが、図6で示した実施例の回路と
同じ動作であるので説明は省略する。回路動作時には回
路を構成するトランジスタのゲートに正の電圧が加わる
ため、トランジスタの閾値電圧は正に変動する。この閾
値電圧の変動を回復させるには、トランジスタのゲート
・ソース及びゲート・ドレインに負の電圧を加える必要
がある。
During the dynamic operation, the circuit operation as shown in FIG. 10A is performed, but since it is the same operation as the circuit of the embodiment shown in FIG. 6, its explanation is omitted. When the circuit is operating, a positive voltage is applied to the gate of the transistor that constitutes the circuit, so that the threshold voltage of the transistor fluctuates positively. In order to recover the fluctuation of the threshold voltage, it is necessary to apply a negative voltage to the gate / source and the gate / drain of the transistor.

【0107】駆動トランジスタD1〜D4及び負荷トラ
ンジスタL1〜L4のゲート・ソース電圧を負とするに
は、図10のbのシーケンスを用いる。クロックΦ1及
びΦ2を短時間VHの電圧としてパストランジスタを導
通状態とし、同時に電源線VD1の電圧をVHとして負
荷トランジスタを導通状態とし、さらに電源線VD2をV
Lの電圧とすることによって駆動トランジスタのゲート
VB1〜VB4の節点の電圧をVLとする。
To make the gate-source voltages of the drive transistors D1 to D4 and the load transistors L1 to L4 negative, the sequence of b in FIG. 10 is used. The clocks Φ1 and Φ2 are used as the voltage of VH for a short time to make the pass transistor conductive, and at the same time, the voltage of the power supply line VD1 is set to VH to make the load transistor conductive, and the power supply line VD2 is set to V
By setting the voltage to L, the voltage at the nodes of the gates VB1 to VB4 of the drive transistor is set to VL.

【0108】つぎにクロック線Φ1とΦ2をVLとして
パストランジスタを非導通状態としてVB1〜VB4の
電位を保持し更に、次の電源線VD2をVHとしてVA
2〜VA5の節点の電圧をVHとする。つぎにVD1を
VLとすることによって駆動トランジスタ及び負荷トラ
ンジスタのゲート・ソース電圧を負とすることができ
る。
Next, the clock lines Φ1 and Φ2 are set to VL to make the pass transistors non-conductive to hold the potentials of VB1 to VB4, and the next power supply line VD2 is set to VH to VA.
The voltage at the node between 2 and VA5 is VH. Next, by setting VD1 to VL, the gate-source voltage of the drive transistor and the load transistor can be made negative.

【0109】また、パストランジスタ及び負荷トランジ
スタのゲート・ソース電圧を負にするシーケンスは図1
0のcに示している。クロック線Φ1とΦ2を短時間だ
けVHとして、パストランジスタを導通状態として、同
時に電源線VD1を短時間VHとして駆動トランジスタ
を導通状態とする。この時、電源線VD2,入力VA
1,グランド線VSは電圧VH一定としているので駆動
トランジスタのゲートのVB1〜VB4はVHに充電さ
れる。
The sequence for making the gate and source voltages of the pass transistor and the load transistor negative is shown in FIG.
It is shown in c of 0. The clock lines Φ1 and Φ2 are set to VH for a short time to make the pass transistor conductive, and at the same time, the power supply line VD1 is set to VH for a short time to make the drive transistor conductive. At this time, power supply line VD2, input VA
1. Since the ground line VS has a constant voltage VH, the gates VB1 to VB4 of the drive transistor are charged to VH.

【0110】つぎに、クロック線Φ1,Φ2をVLとし
てパストランジスタを非導通状態とし、その後VD1を
VLとして負荷トランジスタを非導通状態とする。この
結果パストランジスタのソース及びドレインは概略VH
の電圧となりゲートはVLとなるのでゲート・ソース電
圧は負となる。この時、駆動トランジスタ及び負荷トラ
ンジスタはゲート,ソース,ドレインともにVHとなっ
ており、閾値電圧の変動はない。
Next, the clock lines Φ1 and Φ2 are set to VL to make the pass transistor non-conductive, and then VD1 is set to VL to make the load transistor non-conductive. As a result, the source and drain of the pass transistor are approximately VH.
The gate-source voltage becomes negative because the gate becomes VL. At this time, the driving transistor and the load transistor have VH in the gate, the source, and the drain, and the threshold voltage does not change.

【0111】このように図7及び図9で説明した実施例
のゲート電圧負印加のシーケンスはトランジスタが非導
通状態となったときに電源線と切り離されて容量に電圧
が保持される点を利用しており、トランジスタのゲート
・ソース電圧が負となるように予め所定の配線容量やト
ランジスタの容量等で構成される回路節点の容量に充電
しておくものである。
As described above, the sequence of negative gate voltage application in the embodiments described with reference to FIGS. 7 and 9 utilizes the point that the voltage is held in the capacitor by being disconnected from the power supply line when the transistor becomes non-conductive. In order to make the gate-source voltage of the transistor negative, the capacitance of the circuit node constituted by a predetermined wiring capacitance and the capacitance of the transistor is charged in advance.

【0112】本実施例によれば、回路の動作中にはダイ
ナミックシフトレジスタとして動作し、回路の休止時に
はゲート・ソース電圧を負とすることができるため、閾
値電圧の変動をキャンセルして、長時間回路の動作を可
能とする効果がある。
According to the present embodiment, the circuit operates as a dynamic shift register during the operation of the circuit, and the gate-source voltage can be made negative when the circuit is inactive. This has the effect of enabling the operation of the time circuit.

【0113】本発明の別の一実施例を図1,図6,図
7,図9を用いて説明する。ラインイメージセンサの駆
動回路を作成しようとしたときにはダイナミック回路だ
けではなくスタティック回路も必要である。ダイナミッ
ク回路はデータの転送をパストランジスタの切換によっ
て容易に達成できる一方、パストランジスタのオン,オ
フに伴って容量の充放電が行われてノイズとなる欠点が
ある。
Another embodiment of the present invention will be described with reference to FIGS. 1, 6, 7 and 9. When creating a drive circuit for a line image sensor, not only a dynamic circuit but also a static circuit is necessary. The dynamic circuit can easily achieve the data transfer by switching the pass transistor, but has a drawback that the capacitance is charged and discharged as the pass transistor is turned on and off, resulting in noise.

【0114】これに対してスタティック回路は波形を整
形し、又電流の駆動能力を拡大するバッファ回路に欠か
せない。しかしながら、スタティック回路はインバータ
と次段のインバータが直接接続されて、入力が決まると
出力が決まる回路となっているため、回路の休止時にa
−Si薄膜トランジスタのゲートに負の電圧を加えるこ
とは困難であった。
On the other hand, the static circuit is indispensable for the buffer circuit that shapes the waveform and expands the current driving capability. However, since the static circuit is a circuit in which the inverter and the next-stage inverter are directly connected and the output is determined when the input is determined, a
It was difficult to apply a negative voltage to the gate of the -Si thin film transistor.

【0115】本実施例は図1,図6,図7,図9の回路
をそのままスタティック回路として使用するものであ
る。回路の動作時には図中のクロック線Φ1,Φ2にV
Hの電圧を加えて常に導通状態としインバータの出力が
次段のインバータに直接回路的に接続するようにする。
In this embodiment, the circuits shown in FIGS. 1, 6, 7 and 9 are used as they are as static circuits. When the circuit is operating, V is applied to the clock lines Φ1 and Φ2 in the figure.
A voltage of H is applied so that the output of the inverter is always in a conductive state so that the output of the inverter is directly connected to the next-stage inverter in a circuit manner.

【0116】また、回路の休止時には既に図1,図6,
図7,図9で説明したシーケンスを用いてトランジスタ
のゲートに負の電圧を加えることができる。本実施例に
よれば休止時にゲート電圧を負とし、閾値電圧の駆動を
キャンセルすることにより、長時間の回路動作が可能と
なるスタティック回路を提供できる効果がある。
Also, when the circuit is at rest, it is already shown in FIGS.
A negative voltage can be applied to the gate of the transistor by using the sequence described in FIGS. According to this embodiment, the gate voltage is made negative at the time of rest and the driving of the threshold voltage is canceled, so that there is an effect that it is possible to provide a static circuit that enables long-term circuit operation.

【0117】また、ダイナミック回路とスタティック回
路が同様な構成のため、これらの共存した回路において
も休止時のゲート電圧負印加シーケンスが複雑とならな
い効果がある。
Further, since the dynamic circuit and the static circuit have the same structure, there is an effect that the negative gate voltage application sequence at the time of rest does not become complicated even in a circuit in which these circuits coexist.

【0118】図11により本発明の別の一実施例を説明
する。図11は前述した各実施例の回路を組み込むライ
ンイメージセンサのブロック図である。イメージセンサ
基板10に非晶質シリコン薄膜トランジスタより形成し
たシフトレジスタ11,バッファ12,転送スイッチ1
4,非晶質シリコンから成る光電変換素子13,信号マ
トリクス15を形成している。
Another embodiment of the present invention will be described with reference to FIG. FIG. 11 is a block diagram of a line image sensor incorporating the circuits of the above-described embodiments. A shift register 11, a buffer 12, and a transfer switch 1 formed of an amorphous silicon thin film transistor on the image sensor substrate 10.
4, a photoelectric conversion element 13 made of amorphous silicon and a signal matrix 15 are formed.

【0119】イメージセンサ基板10の外には電源駆動
回路20,タイミングコントロール回路21及び信号の
検出回路22を持っており、外部端子30より電源や動
作基準となるスタート信号SPとクロックCLKと動作
及び休止を指定する信号MODEを入力し、読取信号VID
EOを出力する構成となっている。
The image sensor board 10 has a power supply driving circuit 20, a timing control circuit 21, and a signal detection circuit 22 outside the image sensor substrate 10. The external terminal 30 supplies a start signal SP serving as a power supply and an operation reference, a clock CLK, an operation and Input the MODE signal to specify the pause and read the signal VID
It is configured to output EO.

【0120】読取モードのときにはシフトレジスタ11
をリセットした後、シフトレジスタ11の1段目のS/
R1よりS/Rnまで順次ブロック選択信号をシフトす
る。この信号はバッファ12を介して波形を整形し、且
つ電流駆動能力を増して転送スイッチ14を1ブロック
ずつ順次選択して行く。
In the reading mode, the shift register 11
After resetting, the S /
The block selection signal is sequentially shifted from R1 to S / Rn. This signal shapes the waveform through the buffer 12 and increases the current driving capability to sequentially select the transfer switches 14 block by block.

【0121】ブロックB1が選択されると接続されたブ
ロックの転送スイッチが導通状態となり、光電変換素子
14で光電変換した電荷を信号マトリクス15に転送す
る。信号マトリクス15に転送された光電変換信号は検
出回路22によって増幅及びパラレル・シリアル変換さ
れ読取信号VIDEOとして外部に出力される。
When the block B1 is selected, the transfer switch of the connected block becomes conductive, and the charges photoelectrically converted by the photoelectric conversion element 14 are transferred to the signal matrix 15. The photoelectric conversion signal transferred to the signal matrix 15 is amplified and parallel-serial converted by the detection circuit 22, and is output to the outside as a read signal VIDEO.

【0122】このような動作は外部端子30より入力さ
れるスタート信号SP,基準タイミングであるクロック
信号CLK,動作又は非動作指定のMODE信号を元に
してタイミングコントロール21で制御信号を生成し、
検出回路及び電源駆動回路を所定のタイミングで動作さ
せることによって行う。
In such an operation, the timing control 21 generates a control signal based on the start signal SP inputted from the external terminal 30, the clock signal CLK which is the reference timing, and the MODE signal for designating the operation or non-operation,
This is performed by operating the detection circuit and the power supply drive circuit at a predetermined timing.

【0123】一方、外部からMODEにより休止が指定
されると、イメージセンサは休止モードとなりシフトレ
ジスタ11,バッファ12及び転送スイッチを構成する
a−Si薄膜トランジスタのゲートに負の電圧が加わる
ようなシーケンスを取る。シフトレジスタ11及びバッ
ファ12は先に説明した図1,図6,図7,図9のいず
れかの回路を用いる。図1,図6,図7,図9はダイナ
ミックシフトレジスタ又はバッファをそのまま構成でき
るが、NOR論理回路も容易に作ることができるので回
路上の自由度がある。
On the other hand, when the pause is designated from the outside by the MODE, the image sensor enters the pause mode, and a sequence in which a negative voltage is applied to the gate of the a-Si thin film transistor which constitutes the shift register 11, the buffer 12 and the transfer switch is set. take. The shift register 11 and the buffer 12 use any one of the circuits of FIGS. 1, 6, 7, and 9 described above. Although the dynamic shift register or the buffer can be configured as it is in FIGS. 1, 6, 7, and 9, there is a degree of freedom in the circuit because a NOR logic circuit can be easily manufactured.

【0124】図11に示した本実施例の回路は、通常ガ
ラス基板上にa−Siやp−Si等の薄膜を積層して形
成し、ベースに光源とともに組み立てて原稿の読み取り
に用いる。本実施例の断面図の一例を図12に示す。
The circuit of this embodiment shown in FIG. 11 is usually formed by laminating thin films such as a-Si and p-Si on a glass substrate, assembled with a light source on a base, and used for reading an original. An example of a cross-sectional view of this embodiment is shown in FIG.

【0125】透明なガラス基板1の上にゲート電極2を
形成しゲート絶縁膜3,i−a−Si4,n(+)−a−
Si5,電極6,パッシベーション膜7及び遮光膜を兼
ねた電極8を順次積層とパターニングにより形成する。
これにより基準素子102a,読み取り素子102b,信号
容量105及び薄膜トランジスタ103のような機能素
子が形成される。
A gate electrode 2 is formed on a transparent glass substrate 1 to form a gate insulating film 3, i-a-Si 4, n (+)-a-.
The Si 5, the electrode 6, the passivation film 7, and the electrode 8 also serving as the light shielding film are sequentially formed by stacking and patterning.
As a result, functional elements such as the reference element 102a, the reading element 102b, the signal capacitor 105, and the thin film transistor 103 are formed.

【0126】前記ガラス基板をLED光源101と共に
ベース106に搭載し、更に梨地導電フィルム104を
装着して原稿読み取りに用いる。原稿500をプラテン
ローラ401により、センサに押しつけて読み取りを行
う。ここで梨地導電フィルムとは、弾性変形が可能な透
明フィルムで、面積抵抗が100KΩ/□以下の導電性
があり、センサ面と接触する側の面が凹凸形状をしてお
り、光が散乱される面となっているフィルムをいう。
The glass substrate is mounted on the base 106 together with the LED light source 101, and the satin conductive film 104 is further mounted for reading the original. The original 500 is pressed against the sensor by the platen roller 401 and is read. Here, the satin conductive film is a transparent film that is elastically deformable, has a conductive area resistance of 100 KΩ / □ or less, and has a concavo-convex surface on the side that contacts the sensor surface, which scatters light. A film that has become a surface.

【0127】また、梨地導電フィルムの梨地面は読み取
りセンサ基板側となるようにフィルムを装着するが、こ
れは、基板背面より原稿を照明する光源からの光が、フ
ィルム表面の梨地面で散乱されるので、原稿を押しつけ
て密着した状態でのフィルム変形で、凹面鏡形状となっ
たときに、反射による集光で読み取り出力が異常となる
ことを防止することが可能となる。
Further, the film is mounted so that the satin finish of the satin conductive film is on the side of the reading sensor substrate. This is because the light from the light source illuminating the original from the back of the substrate is scattered on the satin finish on the film surface. Therefore, it is possible to prevent the reading output from being abnormal due to the condensing due to reflection when the document is deformed into a concave mirror shape due to the deformation of the film in a state of being pressed and brought into close contact.

【0128】すなわち、基板上に導電性透明フィルムを
装着することにより、読み取り性能の安定した、作成が
容易なイメージセンサを得ることが可能となる。導電性
透明フィルムは荷重が加わると簡単に弾性変形するので
破損しにくい。また、導電性透明フィルムは電波及び静
電気誘導に対してシールドとなるので、イメージセンサ
の出力信号のノイズを防止する効果がある。
That is, by mounting the conductive transparent film on the substrate, it is possible to obtain an image sensor with stable reading performance and easy to manufacture. The conductive transparent film is easily elastically deformed when a load is applied, so that it is not easily damaged. Further, since the conductive transparent film serves as a shield against electric waves and induction of static electricity, it has an effect of preventing noise in the output signal of the image sensor.

【0129】また、原稿面と光電変換とのスペーサとな
るため、照明の光を確保するスペーサとして、又耐摩耗
性の保護フィルムとしても働く。これらの効果のため、
このフィルムを適用したイメージセンサは組立て性が良
く、安定な読み取りを可能とする効果がある。
Since it serves as a spacer between the document surface and photoelectric conversion, it also serves as a spacer for securing the illumination light and as a wear-resistant protective film. Because of these effects,
An image sensor to which this film is applied has a good assembling property and has an effect of enabling stable reading.

【0130】原稿の読み取りに読み取り素子102bと
基準素子102aの2個を一組として用いる。回路上は
これらの光電変換素子を図11に示すように抵抗の回路
で表現しているが、実際にはa−Siよりなるホトコン
ダクタであり、入射する光量に応じて抵抗が変化する。
この2つの素子の動作は次のとおりである。
For reading an original, two reading elements 102b and a reference element 102a are used as one set. Although these photoelectric conversion elements are expressed in a circuit as a resistance circuit as shown in FIG. 11, the photoelectric conversion element is actually a photoconductor made of a-Si, and the resistance changes according to the amount of incident light.
The operation of these two elements is as follows.

【0131】読み取り素子102bは、遮光膜2aによ
り、光源101の光は直接受光しないように形成されて
おり、光源101が原稿500を照らした反射光を受光
して光電変換する。また、この時、基準素子102aの
上には遮光膜8を形成してあり、原稿500からの反射
光は入射しない。読み取り素子102bの光電変換出力
は、原稿500の照度及び反射率に比例する。
The reading element 102b is formed by the light-shielding film 2a so as not to directly receive the light of the light source 101, and the light source 101 receives the reflected light illuminating the original 500 and photoelectrically converts it. At this time, the light-shielding film 8 is formed on the reference element 102a, and the reflected light from the document 500 does not enter. The photoelectric conversion output of the reading element 102b is proportional to the illuminance and reflectance of the document 500.

【0132】また、基準素子102aの光電変換出力は
光源101の放射強度に比例するので、読み取り素子1
02bの光電変換出力を用いて補正すれば原稿の照度む
ら、即ち、光源の放射強度のむらに依存せず、原稿の反
射率にのみ依存した出力を取り出すことができる。本実
施例では、読み取り素子102bに基準素子102aを
直列に接続しており、読み取り素子102bと基準素子
102aの接続点Aに読み取り出力信号が電圧として出
てくる構成となっている。
Since the photoelectric conversion output of the reference element 102a is proportional to the radiation intensity of the light source 101, the reading element 1
If correction is performed using the photoelectric conversion output of 02b, it is possible to obtain an output that does not depend on the unevenness of the illuminance of the original, that is, the unevenness of the radiation intensity of the light source, but only on the reflectance of the original. In this embodiment, the reading element 102b is connected to the reference element 102a in series, and the read output signal is output as a voltage at the connection point A between the reading element 102b and the reference element 102a.

【0133】さらに、信号容量105は、読み取り素子
102bと並列に形成してあり、接続点Aの電圧Vsig
と読み出し容量の静電容量Csig で決まる信号電荷Qsi
g=Csig×Vsigを蓄える。読み取り周期ごとに転送ス
イッチ14を導通状態として信号線に電荷を転送して読
み出しを行う。
Further, the signal capacitor 105 is formed in parallel with the reading element 102b, and has a voltage Vsig at the connection point A.
And the signal charge Qsi determined by the electrostatic capacitance Csig of the reading capacitance
Store g = Csig × Vsig. For each reading cycle, the transfer switch 14 is turned on to transfer charges to the signal line and read.

【0134】本実施例によれば回路の動作期間中に正に
変動したa−Si薄膜トランジスタの閾値電圧は、回路
の休止期間中にゲート・ソース電圧を負とするシーケン
スを行うことにより、閾値電圧の変動をキャンセルでき
るため、長期間の回路動作の信頼性を確保できる効果が
ある。
According to the present embodiment, the threshold voltage of the a-Si thin film transistor that has changed positively during the operation period of the circuit is changed to the negative threshold voltage by performing the sequence in which the gate / source voltage is negative during the rest period of the circuit. Can be canceled, so that there is an effect that reliability of circuit operation for a long period can be secured.

【0135】また、シフトレジスタ及びバッファ等の駆
動回路をイメージセンサ基板上に形成できるため、配線
数を少なくして小型のセンサを構成できる効果がある。
Further, since the driving circuits such as the shift register and the buffer can be formed on the image sensor substrate, there is an effect that the number of wirings can be reduced and a small sensor can be constructed.

【0136】また、本実施例のラインイメージセンサは
原稿と密着して読み取りを行うため非常に小さな読み取
り系を構成することができる。
Further, since the line image sensor of this embodiment performs reading in close contact with the original, a very small reading system can be constructed.

【0137】また、本実施例によれば読み取り素子と基
準素子の比によって決まる出力電圧が得られるために光
源のバラツキによらない安定な読み取りが可能となる効
果がある。
Further, according to this embodiment, since an output voltage determined by the ratio of the reading element and the reference element is obtained, there is an effect that a stable reading can be performed regardless of the variation of the light source.

【0138】また、本実施例によれば梨地導電フィルム
により静電気ノイズを防止し、異常な光学反射を防止で
きるので安定な読み取りが可能となる効果がある。
In addition, according to this embodiment, the satin conductive film can prevent static electricity noise and abnormal optical reflection, so that stable reading can be achieved.

【0139】本発明の別の一実施例を図13を用いて説
明する。図13は本発明のラインイメージセンサを組み
込んだ画像読み取り装置の1つであるファクシミリ装置
のブロック図でありラインイメージセンサ100,記録
ヘッド300,機構系400を制御・電源回路200に
より制御及び電源の供給を行う構成を示している。制御
・電源回路200はCPU202,ROM208,RA
M209,MODEM210,NCU211,センサ制
御・検出回路203,記録制御回路204,機構制御回
路205,入・出力インターフェイス206,電源20
7、及びクロック201から構成されている。
Another embodiment of the present invention will be described with reference to FIG. FIG. 13 is a block diagram of a facsimile apparatus which is one of the image reading apparatuses incorporating the line image sensor of the present invention. The line image sensor 100, the recording head 300, and the mechanical system 400 are controlled by the control / power supply circuit 200 and the power supply is controlled. The structure which supplies is shown. The control / power supply circuit 200 includes a CPU 202, a ROM 208, and an RA.
M209, MODEM210, NCU211, sensor control / detection circuit 203, recording control circuit 204, mechanism control circuit 205, input / output interface 206, power supply 20
7 and a clock 201.

【0140】クロック201はCPU202をはじめ制
御・電源回路200の動作タイミングを決める。CPU
202はクロック201のクロック信号に同期してRO
M208に用意したソフトウェアに従ってファクシミリ
装置の動作を制御する。
The clock 201 determines the operation timing of the control / power supply circuit 200 including the CPU 202. CPU
Reference numeral 202 indicates RO in synchronization with the clock signal of the clock 201.
The operation of the facsimile apparatus is controlled according to the software prepared in M208.

【0141】RAM209は画像データや制御データの
一時記憶用メモリであり、又ソフトウェアから見るとワ
ークエリアになる。
The RAM 209 is a memory for temporarily storing image data and control data, and is a work area when viewed from software.

【0142】MODEM210は外部回路からの音声帯
域の信号をディジタル信号に、又ディジタル信号を音声
帯域の信号に変えて回線に送るものである。また、NC
U211は外部回線との接続を制御するものである。
The MODEM 210 converts a voice band signal from an external circuit into a digital signal and converts the digital signal into a voice band signal and sends the digital signal to the line. Also, NC
U211 controls connection with an external line.

【0143】センサ制御・検出回路203はラインイメ
ージセンサ100を駆動するクロック,スタート信号,
動作あるいは休止を指定するモード信号等を出力し、セ
ンサからの読み取りアナログ信号を検出し、目的に合わ
せて多値化したディジタルデータとする。
The sensor control / detection circuit 203 includes a clock for driving the line image sensor 100, a start signal,
A mode signal for designating an operation or a pause is output, an analog signal read from the sensor is detected, and multivalued digital data is obtained according to the purpose.

【0144】記録制御回路204は、感熱記録ヘッド等
の記録ヘッド300に記録データを転送し記録制御する
ものである。機構制御回路205は、記録紙や読み取り
原稿をモータで搬送及び、紙の異常送り検出や、原稿の
検知等を行って、機構系400を制御するものである。
The recording control circuit 204 transfers recording data to the recording head 300 such as a thermal recording head and controls recording. The mechanism control circuit 205 controls the mechanism system 400 by conveying recording paper or a read document by a motor, detecting abnormal feeding of the paper, detecting the document, and the like.

【0145】また、入・出力インターフェイス206は
電話番号の入力や原稿濃度の指定などの入力及びファク
シミリの状態を表示する、操作する人とのインターフェ
イスである。
The input / output interface 206 is an interface with an operator who displays the state of the input and facsimile such as the input of the telephone number and the designation of the document density.

【0146】また、電源回路207は、制御・電源回路
200の各回路ブロック及びラインイメージセンサ10
0,記録ヘッド300,機構系400に電源電力を供給
するものである。またこの制御電源回路200は、省電
力のためにイメージセンサ100,記録ヘッド300,
機構系400を使用していないときにはリレー等でその
部分の電源を切断する機能を持つ。
The power supply circuit 207 includes the circuit blocks of the control / power supply circuit 200 and the line image sensor 10.
0, the recording head 300, and the mechanical system 400 are supplied with power source power. Further, the control power supply circuit 200 includes an image sensor 100, a recording head 300,
When the mechanical system 400 is not used, it has a function of cutting off the power supply of that portion by a relay or the like.

【0147】原稿のコピー或はファクシリミ電送のとき
には、ラインイメージセンサは電源及び制御信号を供給
されて、原稿読み取り動作を行う。ラインイメージセン
サが既に説明したように、閾値電圧変動のあるトランジ
スタを用いていると、この動作期間にトランジスタの閾
値電圧は正に変動する。動作時には例えば図11に示す
MODE信号は動作モードを指定し、ラインイメージセ
ンサは動作モードとなる。
At the time of copying an original or sending a fax, the line image sensor is supplied with a power source and a control signal to perform an original reading operation. As described above, when the line image sensor uses a transistor having a threshold voltage fluctuation, the threshold voltage of the transistor changes positively during this operation period. At the time of operation, for example, the MODE signal shown in FIG. 11 specifies the operation mode, and the line image sensor enters the operation mode.

【0148】この動作時間は、CPU202によりクロ
ック信号をもとにして検出され、記憶手段であるRAM
209に記憶される。読み取りが終わり、ラインイメー
ジセンサの動作が不用になると、CPU202は休止モ
ードを指定し、ラインイメージセンサは休止モードとな
る。
This operating time is detected by the CPU 202 on the basis of the clock signal, and is a RAM as a storage means.
209 is stored. When the reading is completed and the operation of the line image sensor becomes unnecessary, the CPU 202 specifies the sleep mode, and the line image sensor enters the sleep mode.

【0149】休止モードではラインイメージセンサの駆
動回路を構成するトランジスタのゲート・ソース電圧及
びゲート・ドレイン電圧を負とし、変動した閾値電圧を
回復させる。この休止時間は動作時間に対応して変化さ
せ、閾値電圧変動を抑える必要がある。
In the sleep mode, the gate-source voltage and the gate-drain voltage of the transistors forming the drive circuit of the line image sensor are set to be negative, and the changed threshold voltage is restored. It is necessary to change the rest time according to the operating time to suppress the threshold voltage fluctuation.

【0150】本実施例においては、RAMに記憶した動
作時間をもとにして適切な休止時間を決めてセンサに動
作の休止信号を送り、休止時間が終了すると電源回路2
07に電源オフを指定してラインイメージセンサの電源
をオフにする。このように、ファクシミリ装置において
センサの動作時間に対する休止時間を適切な値とするこ
とによって、トランジスタの閾値電圧変動を回復させ、
長時間の動作が可能となる効果がある。
In this embodiment, an appropriate pause time is determined based on the operation time stored in the RAM, a pause signal for operation is sent to the sensor, and when the pause time ends, the power supply circuit 2
The power of the line image sensor is turned off by designating power off in 07. In this way, in the facsimile machine, by setting the idle time with respect to the sensor operating time to an appropriate value, the threshold voltage fluctuation of the transistor is recovered,
There is an effect that it can be operated for a long time.

【0151】ラインイメージセンサをファクシミリ装置
に搭載したときの断面模式図を図14に示す。筐体40
4内にラインイメージセンサ100をバネ支持でプラテ
ンローラ401に押しつけて読み取り系を構成し、感熱
記録ヘッド400をバネ支持によってプラテンローラ4
02に押しつける。その他、記録紙403,制御・電源
回路200を組み込んでいる。
FIG. 14 is a schematic sectional view of the line image sensor when it is mounted on a facsimile machine. Case 40
4, the line image sensor 100 is pressed against the platen roller 401 with spring support to form a reading system, and the thermal recording head 400 is supported with spring to support the platen roller 4.
Press on 02. In addition, a recording paper 403 and a control / power supply circuit 200 are incorporated.

【0152】原稿読み取り時は原稿500をラインイメ
ージセンサに読み込ませ、又記録時には記録紙403に
記録ヘッド400を用いて記録する。紙搬送はプラテン
ローラ401,402を例えばパルスモータを用いて回
転させて行う。このように、小型のセンサを搭載するこ
とによってファクシミリ装置の小型化が図れ、更に設計
自由度が大きくなる効果がある。
The original 500 is read by the line image sensor at the time of reading the original, and is recorded on the recording paper 403 by the recording head 400 at the time of recording. The paper is conveyed by rotating the platen rollers 401 and 402 using, for example, a pulse motor. As described above, by mounting the small sensor, the facsimile apparatus can be downsized, and the degree of freedom in design can be further increased.

【0153】なお、本実施例ではラインイメージセンサ
を用いた画像読み取り装置としてファクシミリ装置を取
り上げて説明したが、ラインイメージセンサは複写機,
イメージスキャナ等への適用も同様に行える。
In this embodiment, the facsimile apparatus is taken up as an image reading apparatus using the line image sensor, but the line image sensor is a copying machine,
The same can be applied to image scanners and the like.

【0154】[0154]

【発明の効果】本発明によれば、電源線とグランド線と
クロック線と制御線を所定の電圧とすることによりシフ
トレジスタを構成するダイナミック回路或はスタティッ
ク回路が動作時には所定の機能を果たし、回路の休止時
には回路を構成するa−Si薄膜トランジスタ又はp−
Si薄膜トランジスタのような閾値電圧変動のあるトラ
ンジスタのゲート・ソース電圧及びゲート・ドレイン電
圧を負に印加できる。
According to the present invention, the dynamic circuit or the static circuit which constitutes the shift register by operating the power supply line, the ground line, the clock line and the control line at a predetermined voltage performs a predetermined function during operation. When the circuit is at rest, the a-Si thin film transistor or p- that forms the circuit
It is possible to negatively apply the gate-source voltage and the gate-drain voltage of a transistor having a threshold voltage fluctuation such as a Si thin film transistor.

【0155】従って、回路動作中に正に変動したトラン
ジスタの閾値電圧を元の値に回復させて長期間の回路動
作を可能とするシフトレジスタ、このシフトレジスタを
用いたラインイメージセンサ、及びこのラインイメージ
センサを用いた画像読み取り装置を形成できる。
Therefore, the shift register which restores the threshold voltage of the transistor which has been positively changed during the circuit operation to the original value and enables the circuit operation for a long time, the line image sensor using this shift register, and this line An image reading device using an image sensor can be formed.

【0156】本発明によれば、閾値電圧変動のある薄膜
トランジスタを駆動回路に用いたラインイメージセンサ
において回路動作期間の生ずるトランジスタの閾値電圧
の変動を、回路の休止期間に回復させることができる為
長期間の回路動作を可能にできる効果がある。さらに、
a−Si薄膜トランジスタの駆動回路をイメージセンサ
基板上に形成できるため、配線数を少なくすることが可
能となり、小型のラインイメージセンサを提供できる効
果がある。
According to the present invention, in a line image sensor using a thin film transistor having a threshold voltage fluctuation in a drive circuit, fluctuations in the threshold voltage of the transistor that occur during the circuit operation period can be recovered during the idle period of the circuit. This has the effect of enabling the circuit operation during the period. further,
Since the driving circuit for the a-Si thin film transistor can be formed on the image sensor substrate, the number of wirings can be reduced, and a small line image sensor can be provided.

【0157】本発明によれば、ファクシミリ装置,複写
機,イメージスキャナ等の画像読み取り装置においてイ
メージセンサの動作期間を検出,記憶し原稿読み出し時
に変動したイメージセンサの駆動回路を構成するトラン
ジスタの閾値電圧を、動作時間に対応した休止信号をイ
メージセンサに送ることによりセンサ休止時に回復動作
させ、閾値電圧を回復させることができる効果がある。
According to the present invention, in the image reading device such as a facsimile machine, a copying machine, an image scanner, etc., the threshold voltage of the transistor constituting the drive circuit of the image sensor, which detects and stores the operation period of the image sensor and fluctuates at the time of reading the original. By sending a pause signal corresponding to the operating time to the image sensor, there is an effect that the threshold voltage can be restored by performing a recovery operation during the sensor pause.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例のE/Rダイナミックシフト
レジスタの回路図である。
FIG. 1 is a circuit diagram of an E / R dynamic shift register according to an embodiment of the present invention.

【図2】図2の回路の動作を説明するシーケンス図であ
る。
FIG. 2 is a sequence diagram illustrating the operation of the circuit of FIG.

【図3】非晶質薄膜トランジスタで構成したインバータ
の断面図である。
FIG. 3 is a cross-sectional view of an inverter including an amorphous thin film transistor.

【図4】非晶質シリコン薄膜トランジスタの閾値電圧の
変動の様子を示す図である。
FIG. 4 is a diagram showing how the threshold voltage of an amorphous silicon thin film transistor varies.

【図5】回路の寿命を表す図である。FIG. 5 is a diagram showing the life of a circuit.

【図6】別の一実施例のE/Eダイナミックシフトレジ
スタの回路図である。
FIG. 6 is a circuit diagram of an E / E dynamic shift register according to another embodiment.

【図7】別の一実施例のE/Rダイナミックシフトレジ
スタの回路図である。
FIG. 7 is a circuit diagram of an E / R dynamic shift register according to another embodiment.

【図8】図7の実施例の回路動作を示す図である。FIG. 8 is a diagram showing the circuit operation of the embodiment of FIG.

【図9】別の一実施例のE/Eダイナミックシフトレジ
スタの回路図である。
FIG. 9 is a circuit diagram of an E / E dynamic shift register according to another embodiment.

【図10】図9の実施例の回路動作を示す図である。FIG. 10 is a diagram showing the circuit operation of the embodiment of FIG.

【図11】別の一実施例のラインイメージセンサの回路
ブロック図である。
FIG. 11 is a circuit block diagram of a line image sensor of another embodiment.

【図12】イメージセンサ及び原稿読み取りの断面模式
図である。
FIG. 12 is a schematic cross-sectional view of an image sensor and document reading.

【図13】ファクシミリ装置のブロック図である。FIG. 13 is a block diagram of a facsimile device.

【図14】ファクシミリ装置の断面模式図である。FIG. 14 is a schematic sectional view of a facsimile device.

【符号の説明】[Explanation of symbols]

VD1,VD2…電源線、Φ1,Φ2…クロック線、V
S…グランド線、R1〜R4…負荷抵抗、D1〜D4…
駆動トランジスタ、R1〜P4…パストランジスタ、V
C…制御線、RC1〜RC4…制御抵抗、10…ライン
イメージセンサ基板、11…シフトレジスタ、12…バ
ッファ、20…電源駆動回路、100…ラインイメージ
センサ、103…薄膜トランジスタ、201…クロッ
ク、202…CPU、203…センサ制御・検出回路、
209…RAM、400…記録ヘッド、401…プラテ
ンローラ、500…原稿。
VD1, VD2 ... Power line, Φ1, Φ2 ... Clock line, V
S ... Ground wire, R1-R4 ... Load resistance, D1-D4 ...
Drive transistors, R1 to P4 ... Pass transistors, V
C ... Control lines, RC1 to RC4 ... Control resistors, 10 ... Line image sensor substrate, 11 ... Shift register, 12 ... Buffer, 20 ... Power supply drive circuit, 100 ... Line image sensor, 103 ... Thin film transistor, 201 ... Clock, 202 ... CPU, 203 ... Sensor control / detection circuit,
209 ... RAM, 400 ... Recording head, 401 ... Platen roller, 500 ... Original.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H04N 1/04 103 E 7251−5C ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H04N 1/04 103 E 7251-5C

Claims (30)

【特許請求の範囲】[Claims] 【請求項1】シフトレジスタ,バッファ及び転送スイッ
チにより光電変換素子の光電変換出力を外部回路に転送
するラインイメージセンサを制御系と共に筐体に納めた
ものであって、前記シフトレジスタが閾値電圧変動のあ
るトランジスタを具備したものである画像読み取り装置
において、ラインイメージセンサの動作時間を検出及び
記憶する手段と、該手段により検出したラインイメージ
センサの動作時間に対応して変動した前記トランジスタ
の閾値電圧を回復する信号を原稿の読み取り休止時に発
生する手段と、電源を入力し前記制御系からの制御信号
により電源電圧を変化させるものであってラインイメー
ジセンサの動作時と休止時に異なる電圧を発生させる電
源駆動回路とを具備した画像読み取り装置。
1. A line image sensor for transferring a photoelectric conversion output of a photoelectric conversion element to an external circuit by a shift register, a buffer and a transfer switch is housed in a casing together with a control system, wherein the shift register has a threshold voltage fluctuation. And a means for detecting and storing the operating time of the line image sensor, and a threshold voltage of the transistor which varies in accordance with the operating time of the line image sensor detected by the means in an image reading apparatus including the transistor. And a means for generating a signal for recovering the power of the original when the reading of the original is stopped, and a power supply is input to change the power supply voltage in accordance with a control signal from the control system. An image reading apparatus including a power supply drive circuit.
【請求項2】インバータと、該インバータの入力に接続
したパストランジスタとを備えた回路を複数個連続して
形成したラインイメージセンサを制御系と共に筐体に納
めたものであって、前記インバータは負荷抵抗と、該負
荷抵抗と接続した閾値電圧変動のある駆動トランジスタ
を具備したものである画像読み取り装置において、前記
インバータの入力に負荷抵抗よりも大きな抵抗値を持つ
制御抵抗を介して制御線を制御し、前記複数個連続した
回路内の奇数位置の回路のインバータと偶数位置の回路
のインバータに異なる電源線を接続し、前記各インバー
タにグランド線を接続し、前記奇数位置の回路のパスト
ランジスタと偶数位置の回路のパストランジスタのゲー
トに異なるクロック線を接続してなることを特徴とする
画像読み取り装置。
2. A line image sensor, which is formed by continuously forming a plurality of circuits each including an inverter and a pass transistor connected to an input of the inverter, is housed in a casing together with a control system. In an image reading apparatus including a load resistance and a drive transistor connected to the load resistance and having a threshold voltage fluctuation, a control line is connected to the input of the inverter via a control resistance having a resistance value larger than the load resistance. Controlling, connecting different power lines to the inverters of the odd-numbered circuits and the inverters of the even-numbered circuits in the plurality of continuous circuits, connecting the ground line to each of the inverters, and the pass transistors of the odd-numbered circuits. And an image reading apparatus in which different clock lines are connected to the gates of pass transistors of circuits at even positions
【請求項3】インバータと、該インバータの入力に接続
したパストランジスタとを備えた回路を複数個連続して
形成したラインイメージセンサを制御系と共に筐体に納
めたものであって、前記インバータは閾値電圧変動のあ
るトランジスタから成る負荷トランジスタ及び駆動トラ
ンジスタを具備したものである画像読み取り装置におい
て、前記インバータの入力及び出力に負荷トランジスタ
のオン抵抗よりも大きな抵抗値を持つ制御抵抗を介して
制御線を接続し、前記インバータの負荷トランジスタの
ゲート及びドレインに異なる電源線を接続し、駆動トラ
ンジスタのソースにグランド線を接続し、前記複数個連
続した回路の奇数位置の回路のパストランジスタと偶数
位置の回路のパストランジスタのゲートに異なるクロッ
ク線を接続してなることを特徴とする画像読み取り装
置。
3. A line image sensor, which is formed by continuously forming a plurality of circuits each including an inverter and a pass transistor connected to the input of the inverter, is housed in a casing together with a control system. In an image reading apparatus including a load transistor and a drive transistor each including a transistor having a threshold voltage fluctuation, a control line is provided to an input and an output of the inverter via a control resistor having a resistance value larger than an ON resistance of the load transistor. Connecting different power supply lines to the gate and drain of the load transistor of the inverter, connecting the ground line to the source of the driving transistor, and connecting the pass transistor and the even position of the odd-numbered circuit of the plurality of continuous circuits. Do not connect different clock lines to the gates of the circuit pass transistors. Image reading apparatus characterized by.
【請求項4】閾値電圧変動のあるトランジスタが非晶質
シリコン薄膜トランジスタ若しくは多結晶シリコン薄膜
トランジスタであることを特徴とする請求項1,2,3
のいずれかに記載の画像読み取り装置。
4. A transistor having a variation in threshold voltage is an amorphous silicon thin film transistor or a polycrystalline silicon thin film transistor.
The image reading device according to any one of 1.
【請求項5】ラインイメージセンサを構成する回路の動
作時には電源線に電源電圧を加えグランド線にはグラン
ド電圧を加え、回路の休止時には回路を構成する閾値電
圧変動のあるトランジスタのゲート・ソースに負の電圧
を加えるように電源線,グランド線,制御線に電圧を加
えることを特徴とする画像読み取り装置の動作方法。
5. A gate-source of a transistor having a threshold voltage fluctuation which constitutes a circuit when a circuit constituting a line image sensor is in operation, a power source voltage is applied to a power source line and a ground voltage is applied to a ground line when the circuit is inactive. A method of operating an image reading apparatus, characterized in that a voltage is applied to a power supply line, a ground line, and a control line so as to apply a negative voltage.
【請求項6】負荷抵抗と、該負荷抵抗と接続した閾値電
圧変動のあるトランジスタで構成しそのソースにグラン
ド線を接続した駆動トランジスタとから成るインバータ
と、該インバータの入力に接続したパストランジスタと
を備えた回路を複数個連続して形成したラインイメージ
センサを具備する画像読み取り装置の動作方法におい
て、前記複数個連続した回路の奇数位置の回路と偶数位
置の回路の負荷抵抗に異なる電源線を接続し、前記複数
個連続した回路の動作時には前記複数の電源線に電源電
圧を加えると共にグランド線にはグランド電圧を加え、
回路休止時には複数の電源線,グランド線に前記複数個
連続した回路を構成するトランジスタのゲート・ソース
及びゲート・ドレインに負の電圧を加えるようなシーケ
ンスで電圧を加えることを特徴とする画像読み取り装置
の動作方法。
6. An inverter comprising a load resistor, a drive transistor connected to the load resistor and having a threshold voltage fluctuation, and a source connected to a ground line, and a pass transistor connected to the input of the inverter. In an operating method of an image reading apparatus including a line image sensor in which a plurality of circuits each including a plurality of circuits are continuously formed, different power supply lines are provided to load resistances of circuits at odd positions and circuits at even positions of the plurality of circuits. When connecting the plurality of continuous circuits, a power supply voltage is applied to the plurality of power supply lines and a ground voltage is applied to the ground line,
An image reading apparatus characterized in that a voltage is applied to a plurality of power supply lines and a ground line in a sequence in which a negative voltage is applied to a gate / source and a gate / drain of a transistor constituting the circuit in which the plurality of circuits are continuous when the circuit is stopped. How it works.
【請求項7】インバータと、該インバータの入力に接続
したパストランジスタとを備えた回路を複数個連続して
形成したラインイメージセンサを制御系と共に筐体に納
めたものであって、前記インバータは閾値電圧変動のあ
るトランジスタから成る負荷トランジスタ及び駆動トラ
ンジスタを具備したものである画像読み取り装置の動作
方法において、前記負荷トランジスタのゲート及びドレ
インに異なる電源線を接続し駆動トランジスタのソース
にグランド線を接続し、前記複数個連続した回路の動作
時には前記異なる電源線に電源電圧を加え、回路の休止
時には電源線,グランド線に前記回路を構成するトラン
ジスタのゲート・ソース及びゲート・ドレインに負の電
圧を加えるようなシーケンスで電圧を加えることを特徴
とする画像読み取り装置の動作方法。
7. A line image sensor, in which a plurality of circuits each including an inverter and a pass transistor connected to an input of the inverter are continuously formed, is housed in a casing together with a control system. In an operating method of an image reading apparatus including a load transistor and a drive transistor, each of which has a threshold voltage fluctuation, a different power supply line is connected to a gate and a drain of the load transistor, and a ground line is connected to a source of the drive transistor. However, a power supply voltage is applied to the different power supply lines during the operation of the plurality of continuous circuits, and a negative voltage is applied to the gate / source and the gate / drain of the transistors forming the circuit on the power supply line and the ground line when the circuit is idle. Image reading characterized by applying voltage in the sequence of applying Method of operation of the apparatus.
【請求項8】閾値電圧変動のあるトランジスタが非晶質
シリコン薄膜トランジスタ或いは多結晶シリコン薄膜ト
ランジスタであることを特徴とする請求項5,6,7の
いずれかに記載の画像読み取り装置の動作方法。
8. The method of operating an image reading apparatus according to claim 5, wherein the transistor having a threshold voltage fluctuation is an amorphous silicon thin film transistor or a polycrystalline silicon thin film transistor.
【請求項9】インバータと、該インバータの入力に接続
したパストランジスタとを備えて成る回路を複数個連続
して形成したものであり、前記インバータは負荷抵抗
と、該負荷抵抗と接続した閾値電圧変動のあるトランジ
スタで構成した駆動トランジスタとを備えたものである
シフトレジスタを具備したラインイメージセンサにおい
て、前記インバータの入力に負荷抵抗よりも大きな抵抗
値を持つ制御抵抗を介して制御線を接続し、前記複数個
連続した回路内の奇数位置の回路のインバータと偶数位
置の回路のインバータに異なる電源線を接続し、前記各
インバータにグランド線を接続し、前記奇数位置の回路
のパストランジスタと偶数位置の回路のパストランジス
タのゲートに異なるクロック線を接続してなることを特
徴とするラインイメージセンサ。
9. A plurality of circuits, each comprising an inverter and a pass transistor connected to the input of the inverter, are continuously formed, wherein the inverter comprises a load resistor and a threshold voltage connected to the load resistor. In a line image sensor including a shift register including a driving transistor composed of a variable transistor, a control line is connected to the input of the inverter via a control resistor having a resistance value larger than that of a load resistor. In the plurality of continuous circuits, different power supply lines are connected to the inverters of odd-numbered circuits and the inverters of even-numbered circuits, and ground lines are connected to each of the inverters, and pass transistors and even-numbered circuits of the odd-numbered circuits are connected. A line image characterized in that different clock lines are connected to the gates of the pass transistors of the position circuit. Jisensa.
【請求項10】インバータと、該インバータの入力に接
続したパストランジスタとを備えてなる回路を複数個連
続して形成したものであり、前記インバータは閾値電圧
変動のあるトランジスタから成る負荷トランジスタ及び
駆動トランジスタとを備えたものであるシフトレジスタ
を具備したラインイメージセンサにおいて、前記インバ
ータの入力及び出力に負荷トランジスタのオン抵抗より
も大きな抵抗値を持つ制御抵抗を介して制御線を接続
し、前記インバータの負荷トランジスタのゲート及びド
レインに異なる電源線を接続し、駆動トランジスタのソ
ースにグランド線を接続し、前記複数個連続した回路の
奇数位置の回路のパストランジスタと偶数位置の回路の
パストランジスタのゲートに異なるクロック線を接続し
てなることを特徴とするラインイメージセンサ。
10. A drive circuit comprising a plurality of circuits each comprising an inverter and a pass transistor connected to the input of the inverter, the inverter comprising a load transistor and a drive transistor each of which has a threshold voltage fluctuation. In a line image sensor including a shift register including a transistor, a control line is connected to an input and an output of the inverter through a control resistor having a resistance value larger than an on resistance of a load transistor, and the inverter Different power lines are connected to the gates and drains of the load transistors, the ground lines are connected to the sources of the drive transistors, and the gates of the pass transistors of the odd-numbered circuits and the pass transistors of the even-numbered circuits of the plurality of continuous circuits are connected. It is characterized by connecting different clock lines to Line image sensor that.
【請求項11】閾値電圧変動のあるトランジスタから成
るシフトレジスタ,バッファ,転送スイッチ、光電変換
素子及び信号マトリックスを形成した基板と、電源及び
制御系を備え、光電変換素子の光電変換出力を外部回路
に転送するラインイメージセンサにおいて、電源を入力
し前記制御系からの制御信号により電源電圧を変化させ
るものであって、センサの動作時と休止時とで異なる電
圧を発生させる電源駆動回路を具備することを特徴とす
るラインイメージセンサ。
11. A shift register, a buffer, a transfer switch, a substrate having a photoelectric conversion element and a signal matrix formed of transistors having threshold voltage fluctuations, a power supply and a control system, and a photoelectric conversion output of the photoelectric conversion element being an external circuit. In the line image sensor for transferring to the power supply, the power supply voltage is changed according to a control signal from the control system, and a power supply drive circuit for generating different voltages when the sensor is operating and when it is inactive is provided. A line image sensor characterized in that
【請求項12】閾値電圧変動のあるトランジスタが非晶
質シリコン薄膜トランジスタ或いは多結晶シリコン薄膜
トランジスタであることを特徴とする請求項9,10,
11のいずれかに記載のラインイメージセンサ。
12. A transistor having a variation in threshold voltage is an amorphous silicon thin film transistor or a polycrystalline silicon thin film transistor.
11. The line image sensor according to any one of 11.
【請求項13】インバータを備えた回路を複数個連続し
て形成したシフトレジスタを具備したものであり、前記
インバータが閾値電圧変動のあるトランジスタからなる
ラインイメージセンサの動作方法において、前記回路の
動作期間に変動したトランジスタの閾値電圧を回復させ
るに際し、前記回路の動作休止期間に、閾値電圧が変動
した極性と逆極性の電圧を前記トランジスタのゲート・
ソース及びゲート・ドレインに加えることを特徴とする
ラインイメージセンサの動作方法。
13. A method of operating a line image sensor, comprising: a shift register formed by continuously forming a plurality of circuits each having an inverter, wherein the inverter comprises a transistor having a threshold voltage fluctuation. When recovering the threshold voltage of the transistor that fluctuates during the period, during the operation suspension period of the circuit, a voltage having a polarity opposite to the polarity in which the threshold voltage fluctuates is applied to the gate of the transistor.
A method for operating a line image sensor, characterized by adding to a source and a gate / drain.
【請求項14】インバータを備えた回路を複数個連続し
て形成したシフトレジスタを具備したものであり、前記
インバータが閾値電圧変動のあるトランジスタからなる
ラインイメージセンサの動作方法において、前記回路の
動作期間に変動したトランジスタの閾値電圧を回復させ
るに際し、トランジスタのゲート・ソース電圧に正の電
圧が加わった時間に応じて閾値電圧が変動した極性と逆
極性の電圧をゲート・ソース及びゲート・ドレインに前
記回路の動作休止期間に加えて回復させることを特徴と
するラインイメージセンサの動作方法。
14. A method of operating a line image sensor, comprising: a shift register in which a plurality of circuits each including an inverter are continuously formed, wherein the inverter comprises a transistor having a threshold voltage fluctuation. When recovering the threshold voltage of the transistor that fluctuated during the period, the polarity of the threshold voltage fluctuated according to the time when a positive voltage was applied to the gate-source voltage of the transistor, and the opposite polarity voltage was applied to the gate-source and gate-drain. A method of operating a line image sensor, wherein recovery is performed in addition to an operation idle period of the circuit.
【請求項15】閾値電圧変動のあるトランジスタが非晶
質シリコン薄膜トランジスタ若しくは多結晶シリコン薄
膜トランジスタであることを特徴とする請求項13,1
4のいずれかに記載のラインイメージセンサの動作方
法。
15. A transistor having a threshold voltage fluctuation is an amorphous silicon thin film transistor or a polycrystalline silicon thin film transistor.
4. The method for operating the line image sensor according to any one of 4 above.
【請求項16】負荷抵抗と該負荷抵抗に接続した閾値電
圧変動のある駆動トランジスタとで構成したインバータ
と、該インバータの入力に接続したパストランジスタと
を具備してなる回路を複数個連続して備えたシフトレジ
スタにおいて、前記インバータの入力に負荷抵抗よりも
大きな抵抗値を持つ制御抵抗を介して制御線を接続し、
前記複数個連続した回路内の奇数位置の回路のインバー
タと偶数位置の回路のインバータに異なる電源線を接続
し、前記インバータにグランド線を接続し、前記奇数位
置の回路のパストランジスタと偶数位置の回路のパスト
ランジスタのゲートに異なるクロック線を接続してなる
ことを特徴とするシフトレジスタ。
16. A circuit comprising a plurality of inverters each comprising a load resistor and a drive transistor connected to the load resistor and having a threshold voltage variation and a pass transistor connected to an input of the inverter, being connected in series. In the shift register provided, the control line is connected to the input of the inverter via a control resistor having a resistance value larger than the load resistance,
Different power lines are connected to the inverters of the odd-numbered circuits and the inverters of the even-numbered circuits in the plurality of continuous circuits, the ground lines are connected to the inverters, and the pass transistors and the even-numbered circuits of the odd-numbered circuits are connected. A shift register in which different clock lines are connected to the gates of the pass transistors of the circuit.
【請求項17】閾値電圧変動のあるトランジスタから成
る負荷トランジスタ及び駆動トランジスタで構成したイ
ンバータと、該インバータの入力に接続したパストラン
ジスタとを具備してなる回路を複数個連続して形成した
シフトレジスタにおいて、前記インバータの入力及び出
力に負荷トランジスタのオン抵抗よりも大きな抵抗値を
持つ制御抵抗を介して制御線を接続し、前記インバータ
の負荷トランジスタのゲート及びドレインに異なる電源
線を接続し、駆動トランジスタのソースにグランド線を
接続し、前記複数個連続した回路の奇数位置の回路のパ
ストランジスタと偶数位置の回路のパストランジスタの
ゲートに異なるクロック線を接続してなることを特徴と
するシフトレジスタ。
17. A shift register formed by continuously forming a plurality of circuits each including an inverter composed of a load transistor and a driving transistor, which are composed of transistors having threshold voltage fluctuations, and a pass transistor connected to the input of the inverter. In, the control line is connected to the input and output of the inverter through a control resistor having a resistance value larger than the on-resistance of the load transistor, and different power supply lines are connected to the gate and drain of the load transistor of the inverter to drive. A shift register characterized in that a ground line is connected to the source of the transistor, and different clock lines are connected to the gates of the pass transistors of the odd-numbered circuits and the pass transistors of the even-numbered circuits of the plurality of continuous circuits. .
【請求項18】閾値電圧変動のあるトランジスタが非晶
質シリコン薄膜トランジスタ或いは多結晶シリコン薄膜
トランジスタであることを特徴とする請求項16,17
のいずれかに記載のシフトレジスタ。
18. A transistor having a variation in threshold voltage is an amorphous silicon thin film transistor or a polycrystalline silicon thin film transistor.
The shift register according to any one of 1.
【請求項19】シフトレジスタの動作時には電源線に電
源電圧を加えグランド線にグランド電圧を加え、シフト
レジスタの休止時にはシフトレジスタを構成する閾値電
圧変動のあるトランジスタのゲート・ソースに負の電圧
を加えるように電源線,グランド線,制御線に電圧を加
えることを特徴とするシフトレジスタの動作方法。
19. A power supply voltage is applied to a power supply line and a ground voltage is applied to a ground line when the shift register operates, and a negative voltage is applied to a gate and a source of a transistor having threshold voltage fluctuation which constitutes the shift register when the shift register is in a rest state. A method of operating a shift register, characterized in that a voltage is applied to the power supply line, the ground line, and the control line as well.
【請求項20】負荷抵抗と該負荷抵抗に接続した閾値電
圧変動のある駆動トランジスタとで構成したインバータ
と、該インバータの入力に接続したパストランジスタと
を具備してなる回路を複数個連続して形成したシフトレ
ジスタの動作方法において、前記インバータの入力に負
荷抵抗よりも大きな抵抗値を持つ制御抵抗を介して制御
線を接続し、前記複数個連続した回路の奇数位置の回路
のインバータと偶数位置の回路のインバータに異なる電
源線を接続し、前記インバータにグランド線を接続し、
前記奇数位置の回路のパストランジスタと偶数位置の回
路のパストランジスタのゲートに異なるクロック線を接
続し、前記シフトレジスタの動作時には複数の電源線に
電源電圧を加えると共にグランド線にはグランド電圧を
加え、シフトレジスタの休止時には複数の電源線,グラ
ンド線に前記回路を構成するトランジスタのゲート・ソ
ース及びゲート・ドレインに負の電圧を加えるようなシ
ーケンスで電圧を加えることを特徴とするシフトレジス
タの動作方法。
20. A plurality of circuits, each of which comprises an inverter composed of a load resistance and a drive transistor connected to the load resistance and having a threshold voltage fluctuation, and a pass transistor connected to an input of the inverter, are connected in series. In the operating method of the formed shift register, a control line is connected to an input of the inverter through a control resistor having a resistance value larger than a load resistance, and an inverter and an even position of the odd-numbered circuit of the plurality of continuous circuits are connected. Connect different power lines to the inverter of the circuit, connect the ground line to the inverter,
Different clock lines are connected to the gates of the pass transistors of the odd-numbered circuit and the pass transistors of the even-numbered circuit, and when the shift register operates, a power supply voltage is applied to a plurality of power supply lines and a ground voltage is applied to the ground line. The operation of the shift register characterized in that when the shift register is at rest, a voltage is applied to a plurality of power supply lines and ground lines in a sequence in which a negative voltage is applied to the gate / source and gate / drain of the transistors constituting the circuit. Method.
【請求項21】閾値電圧変動のあるトランジスタから成
る負荷トランジスタ及び駆動トランジスタで構成したイ
ンバータと、該インバータの入力に接続したパストラン
ジスタとを具備してなる回路を複数個連続して形成した
シフトレジスタの動作方法において、前記インバータの
負荷トランジスタのゲート及びドレインに異なる電源線
を接続し駆動トランジスタのソースにグランド線を接続
し、前記シフトレジスタの動作時には複数の電源線に電
源電圧を加え、グランド線にはグランド電圧を加え、シ
フトレジスタの休止時には複数の電源線,グランド線に
前記回路を構成するトランジスタのゲート・ソース及び
ゲート・ドレインに負の電圧を加えるようなシーケンス
で電圧を加えることを特徴とするシフトレジスタの動作
方法。
21. A shift register formed by continuously forming a plurality of circuits each including an inverter composed of a load transistor and a drive transistor, which are composed of transistors having threshold voltage fluctuations, and a pass transistor connected to the input of the inverter. In the operating method described above, different power supply lines are connected to the gate and drain of the load transistor of the inverter, a ground line is connected to the source of the drive transistor, and a power supply voltage is applied to the plurality of power supply lines during operation of the shift register to obtain a ground line. Is applied with a ground voltage, and when the shift register is at rest, a voltage is applied in a sequence such that a negative voltage is applied to the gate / source and gate / drain of the transistors constituting the circuit to the plurality of power supply lines and ground lines. And how to operate the shift register.
【請求項22】閾値電圧変動のあるトランジスタを備え
たシフトレジスタの動作期間に変動したトランジスタの
閾値電圧を、該閾値電圧が変動した極性と逆極性の電圧
をトランジスタのゲート・ソース及びゲート・ドレイン
に前記シフトレジスタの休止期間に加えて回復させるこ
とを特徴とするシフトレジスタの動作方法。
22. A gate-source and a gate-drain of a transistor, wherein a threshold voltage of a transistor that fluctuates during an operation period of a shift register including a transistor having a threshold voltage fluctuation is set to a voltage having a polarity opposite to a polarity of the fluctuation of the threshold voltage. A method of operating a shift register, further comprising: recovering the shift register in addition to a rest period.
【請求項23】閾値電圧変動のあるトランジスタを備え
たシフトレジスタの動作期間に変動したトランジスタの
閾値電圧を、前記トランジスタのゲート・ソース電圧に
正の電圧が加わった時間に応じて、該閾値電圧が変動し
た極性と逆極性の電圧をトランジスタのゲート・ソース
及びゲート・ドレインに前記シフトレジスタの休止期間
に加えて回復させることを特徴とするシフトレジスタの
動作方法。
23. A threshold voltage of a transistor which varies during an operation period of a shift register including a transistor having a threshold voltage variation, the threshold voltage depending on a time when a positive voltage is applied to a gate-source voltage of the transistor. A method of operating a shift register, characterized in that a voltage having a polarity opposite to that of the changed voltage is restored to the gate / source and gate / drain of the transistor in addition to the idle period of the shift register.
【請求項24】閾値電圧変動のあるトランジスタが非晶
質シリコン薄膜トランジスタ或いは多結晶シリコン薄膜
トランジスタであることを特徴とする請求項19,2
0,21,22,23のいずれかに記載のシフトレジス
タの動作方法。
24. A transistor having a threshold voltage fluctuation is an amorphous silicon thin film transistor or a polycrystalline silicon thin film transistor.
0. A method of operating the shift register according to any one of 0, 21, 22, and 23.
【請求項25】制御抵抗が負荷抵抗の10倍以上大きな
抵抗値を持つことを特徴とする請求項2に記載の画像読
み取り装置。
25. The image reading apparatus according to claim 2, wherein the control resistance has a resistance value which is 10 times or more larger than the load resistance.
【請求項26】制御抵抗が負荷トランジスタのオン抵抗
の10倍以上大きな抵抗値を持つことを特徴とする請求
項3に記載の画像読み取り装置。
26. The image reading apparatus according to claim 3, wherein the control resistance has a resistance value which is 10 times or more as large as the on resistance of the load transistor.
【請求項27】制御抵抗が負荷抵抗の10倍以上大きな
抵抗値を持つことを特徴とする請求項9に記載のライン
イメージセンサ。
27. The line image sensor according to claim 9, wherein the control resistance has a resistance value which is 10 times or more as large as the load resistance.
【請求項28】制御抵抗が負荷トランジスタのオン抵抗
の10倍以上大きな抵抗値を持つことを特徴とする請求
項10に記載のラインイメージセンサ。
28. The line image sensor according to claim 10, wherein the control resistance has a resistance value which is 10 times or more as large as the on resistance of the load transistor.
【請求項29】制御抵抗が負荷抵抗の10倍以上大きな
抵抗値を持つことを特徴とする請求項16に記載のシフ
トレジスタ。
29. The shift register according to claim 16, wherein the control resistance has a resistance value which is ten times or more as large as the load resistance.
【請求項30】制御抵抗が負荷トランジスタのオン抵抗
の10倍以上大きな抵抗値を持つことを特徴とする請求
項17に記載のシフトレジスタ。
30. The shift register according to claim 17, wherein the control resistor has a resistance value which is 10 times or more as large as the on resistance of the load transistor.
JP3180754A 1991-07-22 1991-07-22 Picture reader, line image sensor and shift register Pending JPH0530278A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3180754A JPH0530278A (en) 1991-07-22 1991-07-22 Picture reader, line image sensor and shift register

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3180754A JPH0530278A (en) 1991-07-22 1991-07-22 Picture reader, line image sensor and shift register

Publications (1)

Publication Number Publication Date
JPH0530278A true JPH0530278A (en) 1993-02-05

Family

ID=16088735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3180754A Pending JPH0530278A (en) 1991-07-22 1991-07-22 Picture reader, line image sensor and shift register

Country Status (1)

Country Link
JP (1) JPH0530278A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08273387A (en) * 1995-03-31 1996-10-18 Nec Corp Thin film integrated circuit
WO2004039059A1 (en) * 2002-10-24 2004-05-06 Sharp Kabushiki Kaisha Image reading device and image reading method
JP2005217939A (en) * 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd Shift register and mos type solid state imaging device
JP2006208966A (en) * 2005-01-31 2006-08-10 Pioneer Electronic Corp Display device and driving method thereof
JP4501048B2 (en) * 2000-12-28 2010-07-14 カシオ計算機株式会社 Shift register circuit, drive control method thereof, display drive device, and read drive device
JP2012231138A (en) * 2011-04-25 2012-11-22 Samsung Electronics Co Ltd Optical sensing device and driving method for the same
JP2015065433A (en) * 2013-08-30 2015-04-09 株式会社半導体エネルギー研究所 Imaging apparatus
JP2016201807A (en) * 2016-06-16 2016-12-01 キヤノン株式会社 Detection device, and, detection system

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08273387A (en) * 1995-03-31 1996-10-18 Nec Corp Thin film integrated circuit
US5631940A (en) * 1995-03-31 1997-05-20 Nec Corporation Thin film boot strap shift register
JP4501048B2 (en) * 2000-12-28 2010-07-14 カシオ計算機株式会社 Shift register circuit, drive control method thereof, display drive device, and read drive device
WO2004039059A1 (en) * 2002-10-24 2004-05-06 Sharp Kabushiki Kaisha Image reading device and image reading method
US7388184B2 (en) 2002-10-24 2008-06-17 Sharp Kabushiki Kaisha Image reading device and image reading method
JP2005217939A (en) * 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd Shift register and mos type solid state imaging device
US7545424B2 (en) 2004-01-30 2009-06-09 Panasonic Corporation Shift register and MOS-type solid-state image sensor
JP2006208966A (en) * 2005-01-31 2006-08-10 Pioneer Electronic Corp Display device and driving method thereof
JP2012231138A (en) * 2011-04-25 2012-11-22 Samsung Electronics Co Ltd Optical sensing device and driving method for the same
JP2015065433A (en) * 2013-08-30 2015-04-09 株式会社半導体エネルギー研究所 Imaging apparatus
JP2016201807A (en) * 2016-06-16 2016-12-01 キヤノン株式会社 Detection device, and, detection system

Similar Documents

Publication Publication Date Title
EP0535569B1 (en) Circuit for driving an array
US4823178A (en) Photosensor suited for image sensor
KR950009816B1 (en) Photo electro transducer
EP1475962B1 (en) Solid state imager and camera system
EP0233489B1 (en) Method of addressing at least one photosensitive pixel or liquid crystal pixel in a matrix array
JPH022304B2 (en)
JPH0530278A (en) Picture reader, line image sensor and shift register
EP0576040B1 (en) Photoelectric converter
KR100303597B1 (en) Photoelectric conversion apparatus and method of driving the same
US4788445A (en) Long array photoelectric converting apparatus with insulated matrix wiring
JPH022305B2 (en)
KR940006933B1 (en) Contact picture sensor
US4862275A (en) Readout of charge packets from area imager CCD using an inverter-chain shift register
JPH06104431A (en) Logical circuit and line image sensor using this, and facsimile device using this line image sensor
JP3363888B2 (en) Electronic circuit device
JPH022301B2 (en)
JPH04174557A (en) Shift register and image sensor
JPH06104416A (en) Line image sensor and driving method
JP2660046B2 (en) Image sensor
JPH06125421A (en) Facsimile equipment and its operating method
JPH10117270A (en) Photoelectric converter
JPH0337744B2 (en)
JPH0584971B2 (en)
JPH022303B2 (en)
JPS59140766A (en) Original reader