JPH05300017A - Ａ／ｄ変換システム - Google Patents
Ａ／ｄ変換システムInfo
- Publication number
- JPH05300017A JPH05300017A JP10646892A JP10646892A JPH05300017A JP H05300017 A JPH05300017 A JP H05300017A JP 10646892 A JP10646892 A JP 10646892A JP 10646892 A JP10646892 A JP 10646892A JP H05300017 A JPH05300017 A JP H05300017A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- input signal
- sampling
- analog input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】
【目的】 アナログ入力信号を正確に標本化でき、かつ
標本化回路までのＳＮ比の高い、また伝送路の通信容量
を有効に利用できるＡ／Ｄ変換システムを提供する。 【構成】 標本化回路３と標本化回路３に前置される帯
域可変型プリフィルタＬＰＦ１を設けてなるＡ／Ｄ変換
システムにおいてアナログ入力信号を一定時間遅延する
書き込み及び読み出し可能なメモリ部Ｍと、一定区間単
位ごとのアナログ入力信号の最高周波数を検出し、その
検出出力によって対応する一定区間における帯域可変型
プリフィルタＬＰＦ１のカットオフ周波数と標本化回路
３のサンプリングパルスの周波数を制御する最高周波数
検出器Ｓとから成る可変設定手段を設けている。
標本化回路までのＳＮ比の高い、また伝送路の通信容量
を有効に利用できるＡ／Ｄ変換システムを提供する。 【構成】 標本化回路３と標本化回路３に前置される帯
域可変型プリフィルタＬＰＦ１を設けてなるＡ／Ｄ変換
システムにおいてアナログ入力信号を一定時間遅延する
書き込み及び読み出し可能なメモリ部Ｍと、一定区間単
位ごとのアナログ入力信号の最高周波数を検出し、その
検出出力によって対応する一定区間における帯域可変型
プリフィルタＬＰＦ１のカットオフ周波数と標本化回路
３のサンプリングパルスの周波数を制御する最高周波数
検出器Ｓとから成る可変設定手段を設けている。
Description
【０００１】
【産業上の利用分野】本発明は画像や音声等のアナログ
信号をディジタル信号に変換するＡ／Ｄ変換システムに
関するものである。
信号をディジタル信号に変換するＡ／Ｄ変換システムに
関するものである。
【０００２】
【従来の技術】従来のＡ／Ｄ変換システムのブロック図
を図２に示す。図２に示されているとおり、アナログ入
力信号は、まずプリフィルタＬＰＦ１´（低域通過フィ
ルタ）に入力される。このプリフィルタＬＰＦ１´を通
過したアナログ入力信号は標本化回路３，量子化回路
４，符号化回路５を順に通って、ディジタル信号に変換
される。プリフィルタＬＰＦ１´は標本化による折返し
雑音防止のために標本化回路３の前に設置される。
を図２に示す。図２に示されているとおり、アナログ入
力信号は、まずプリフィルタＬＰＦ１´（低域通過フィ
ルタ）に入力される。このプリフィルタＬＰＦ１´を通
過したアナログ入力信号は標本化回路３，量子化回路
４，符号化回路５を順に通って、ディジタル信号に変換
される。プリフィルタＬＰＦ１´は標本化による折返し
雑音防止のために標本化回路３の前に設置される。
【０００３】標本化回路３はサンプリングパルス発生器
２´から与えられるサンプリングパルスによりアナログ
信号の振幅の瞬時値を標本化（抽出）する。量子化回路
４は連続的な振幅値を離散的な値に近似する。符号化回
路５は各量子化レベルを２進コードなどの符号で表わ
す。
２´から与えられるサンプリングパルスによりアナログ
信号の振幅の瞬時値を標本化（抽出）する。量子化回路
４は連続的な振幅値を離散的な値に近似する。符号化回
路５は各量子化レベルを２進コードなどの符号で表わ
す。
【０００４】尚、プリフィルタＬＰＦ１´のカットオフ
周波数ｆc及び標本化回路３におけるサンプリングパル
スの周波数（以下「サンプリング周波数」と言う）ｆs
は次のように設定されている。即ち、変換処理できるア
ナログ入力信号の周波数成分の最高周波数がｆmである
とすると、０〜ｆmの周波数のアナログ入力信号を補間
により完全に復元できるために、サンプリング周波数ｆ
sはナイキスト条件ｆs≧２ｆmを満足する様に設定され
る。またプリフィルタＬＰＦ１´のカットオフ周波数ｆ
cはｆs／２以下、通常はｆmと設定される。というの
は、仮に周波数がｆs／２（≧ｆm）以上のアナログ信号
が入力されてもプリフィルタＬＰＦ１´でカットされず
に標本化回路３に入力されてしまうと、標本化される際
に±ｆsでスペクトルを折り返した形の折り返し雑音が
生じ、スペクトルの重なり部分がＳＮ比を劣化させるか
らである。
周波数ｆc及び標本化回路３におけるサンプリングパル
スの周波数（以下「サンプリング周波数」と言う）ｆs
は次のように設定されている。即ち、変換処理できるア
ナログ入力信号の周波数成分の最高周波数がｆmである
とすると、０〜ｆmの周波数のアナログ入力信号を補間
により完全に復元できるために、サンプリング周波数ｆ
sはナイキスト条件ｆs≧２ｆmを満足する様に設定され
る。またプリフィルタＬＰＦ１´のカットオフ周波数ｆ
cはｆs／２以下、通常はｆmと設定される。というの
は、仮に周波数がｆs／２（≧ｆm）以上のアナログ信号
が入力されてもプリフィルタＬＰＦ１´でカットされず
に標本化回路３に入力されてしまうと、標本化される際
に±ｆsでスペクトルを折り返した形の折り返し雑音が
生じ、スペクトルの重なり部分がＳＮ比を劣化させるか
らである。
【０００５】
【発明が解決しようとする課題】上述したように、従来
のＡ／Ｄ変換システムは変換処理できるアナログ入力信
号の最高周波数ｆmに対してプリフィルタＬＰＦのカッ
トオフ周波数ｆc（通常ｆm）と標本化回路のサンプリン
グ周波数ｆs（≧２ｆm）を設定しているわけであるが、
一定の区間（例えばライン，フィールド，フレーム等）
単位で考えれば、その区間内に入力されるアナログ信号
の最高周波数は、通常ｆmよりもっと低い値であること
が大部分である。
のＡ／Ｄ変換システムは変換処理できるアナログ入力信
号の最高周波数ｆmに対してプリフィルタＬＰＦのカッ
トオフ周波数ｆc（通常ｆm）と標本化回路のサンプリン
グ周波数ｆs（≧２ｆm）を設定しているわけであるが、
一定の区間（例えばライン，フィールド，フレーム等）
単位で考えれば、その区間内に入力されるアナログ信号
の最高周波数は、通常ｆmよりもっと低い値であること
が大部分である。
【０００６】ところが一方で、標本化回路までのノイズ
パワーＰNとプリフィルタＬＰＦのカットオフ周波数ｆc
との間には次の関係式が成り立つ。 ＰN＝Ｎ×ｆc・・・（１） ただしＮは標本化回路までに生じる白色雑音のパワース
ペクトルである。
パワーＰNとプリフィルタＬＰＦのカットオフ周波数ｆc
との間には次の関係式が成り立つ。 ＰN＝Ｎ×ｆc・・・（１） ただしＮは標本化回路までに生じる白色雑音のパワース
ペクトルである。
【０００７】またディジタル変換したアナログ入力信号
を伝送する場合、伝送路の通信容量Ｃの限界とアナログ
入力信号の帯域幅Ｂとの間には次の関係式が成り立つ。 Ｃ＝Ｂ×Ｌｏｇ2｛１＋（Ｐs／Ｐw）｝・・・（２） ただしＰsは信号の平均電力，Ｐwは標本化回路までに生
じる白色雑音の電力である。
を伝送する場合、伝送路の通信容量Ｃの限界とアナログ
入力信号の帯域幅Ｂとの間には次の関係式が成り立つ。 Ｃ＝Ｂ×Ｌｏｇ2｛１＋（Ｐs／Ｐw）｝・・・（２） ただしＰsは信号の平均電力，Ｐwは標本化回路までに生
じる白色雑音の電力である。
【０００８】以上のことから、入力されるアナログ信号
を一定の区間単位ごとで考えると、アナログ入力信号を
正確に標本化する上でプリフィルタＬＰＦのカットオフ
周波数ｆc，標本化回路のサンプリング周波数ｆsは充分
に高いだけでなく、そのためにかえって標本化回路まで
のノイズパワーを大きくし、ＳＮ比を劣化させていたと
いう問題、ディジタル変換したアナログ入力信号を伝送
するために通信容量が必要以上に消費されていたという
問題があった。
を一定の区間単位ごとで考えると、アナログ入力信号を
正確に標本化する上でプリフィルタＬＰＦのカットオフ
周波数ｆc，標本化回路のサンプリング周波数ｆsは充分
に高いだけでなく、そのためにかえって標本化回路まで
のノイズパワーを大きくし、ＳＮ比を劣化させていたと
いう問題、ディジタル変換したアナログ入力信号を伝送
するために通信容量が必要以上に消費されていたという
問題があった。
【０００９】本発明はこれらの問題を解決し、アナログ
入力信号を正確に標本化でき、かつ標本化回路までのＳ
Ｎ比の高い、また伝送路の通信容量を有効に利用できる
Ａ／Ｄ変換システムを提供することを目的とする。
入力信号を正確に標本化でき、かつ標本化回路までのＳ
Ｎ比の高い、また伝送路の通信容量を有効に利用できる
Ａ／Ｄ変換システムを提供することを目的とする。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、ディジタル変換するアナログ入力信号を
一定の区間単位ごとに区切ることによって、区間単位ご
とのアナログ入力信号の周波数に応じてプリフィルタＬ
ＰＦのカットオフ周波数と標本化回路のサンプリング周
波数を可変できる様にする。
め本発明では、ディジタル変換するアナログ入力信号を
一定の区間単位ごとに区切ることによって、区間単位ご
とのアナログ入力信号の周波数に応じてプリフィルタＬ
ＰＦのカットオフ周波数と標本化回路のサンプリング周
波数を可変できる様にする。
【００１１】
【作用】このような構成によると、一定の区間内に入力
されるアナログ信号の周波数は変換処理できるアナログ
入力信号の最高周波数に比し充分低い値であることが大
部分のなので、多くの区間でプリフィルタＬＰＦのカッ
トオフ周波数と標本化回路のサンプリング周波数を充分
低く設定することができる。
されるアナログ信号の周波数は変換処理できるアナログ
入力信号の最高周波数に比し充分低い値であることが大
部分のなので、多くの区間でプリフィルタＬＰＦのカッ
トオフ周波数と標本化回路のサンプリング周波数を充分
低く設定することができる。
【００１２】
【実施例】図１に示す本発明の一実施例のブロック図を
参照しつつ以下に説明する。本発明を実施した図１にお
いて図２の従来例と同一部分は同一の符号を付して重複
説明を省略する。
参照しつつ以下に説明する。本発明を実施した図１にお
いて図２の従来例と同一部分は同一の符号を付して重複
説明を省略する。
【００１３】図１に示すように本実施例は、図２の従来
のシステムにアナログ入力信号を一時記憶するメモリ部
Ｍと一定区間のアナログ入力信号の最高周波数を検出
し、検出した周波数に応じてプリフィルタＬＰＦのカッ
トオフ周波数とサンプリングパルス発生器のサンプリン
グパルスの周波数を制御する最高周波数検出器Ｓを追加
したものである。そして変換処理できるアナログ入力信
号の最高周波数をｆmとするとき、最高周波数ｆmの区間
のアナログ入力信号を変換する場合には、帯域可変型プ
リフィルタＬＰＦ１のカットオフ周波数および可変周波
数型のサンプリングパルス発生器２のサンプリングパル
スの周波数はそれぞれｆc，ｆsと設定されているとす
る。ただしｆs≧２ｆm，ｆc≦ｆs／２とする。
のシステムにアナログ入力信号を一時記憶するメモリ部
Ｍと一定区間のアナログ入力信号の最高周波数を検出
し、検出した周波数に応じてプリフィルタＬＰＦのカッ
トオフ周波数とサンプリングパルス発生器のサンプリン
グパルスの周波数を制御する最高周波数検出器Ｓを追加
したものである。そして変換処理できるアナログ入力信
号の最高周波数をｆmとするとき、最高周波数ｆmの区間
のアナログ入力信号を変換する場合には、帯域可変型プ
リフィルタＬＰＦ１のカットオフ周波数および可変周波
数型のサンプリングパルス発生器２のサンプリングパル
スの周波数はそれぞれｆc，ｆsと設定されているとす
る。ただしｆs≧２ｆm，ｆc≦ｆs／２とする。
【００１４】今、メモリ部Ｍには第ｎ区間のアナログ入
力信号が記憶されており、メモリ部Ｍから帯域可変型プ
リフィルタＬＰＦ１に第ｎ区間のアナログ入力信号が読
み出されるとともに、メモリ部Ｍに第（ｎ＋１）区間の
アナログ入力信号が書き込まれるとする。
力信号が記憶されており、メモリ部Ｍから帯域可変型プ
リフィルタＬＰＦ１に第ｎ区間のアナログ入力信号が読
み出されるとともに、メモリ部Ｍに第（ｎ＋１）区間の
アナログ入力信号が書き込まれるとする。
【００１５】メモリ部Ｍから帯域可変型プリフィルタＬ
ＰＦ１に第ｎ区間のアナログ入力信号が出力されている
とき最高周波数検出器Ｓは第ｎ区間のアナログ入力信号
の最高周波数ｆm（ｎ）に応じて帯域可変型プリフィル
タＬＰＦ１のカットオフ周波数と可変周波数型サンプリ
ングパルス発生器２のサンプリングパルスの周波数をそ
れぞれｆm（ｎ），２ｆm（ｎ）に制御する。そして第ｎ
区間のアナログ入力信号は、カットオフ周波数ｆ
m（ｎ）の帯域可変型プリフィルタＬＰＦ１に入力され
サンプリング周波数２ｆm（ｎ）の標本化回路３，量子
化回路４，符号化回路５を順に通って、ディジタル信号
に変換される。
ＰＦ１に第ｎ区間のアナログ入力信号が出力されている
とき最高周波数検出器Ｓは第ｎ区間のアナログ入力信号
の最高周波数ｆm（ｎ）に応じて帯域可変型プリフィル
タＬＰＦ１のカットオフ周波数と可変周波数型サンプリ
ングパルス発生器２のサンプリングパルスの周波数をそ
れぞれｆm（ｎ），２ｆm（ｎ）に制御する。そして第ｎ
区間のアナログ入力信号は、カットオフ周波数ｆ
m（ｎ）の帯域可変型プリフィルタＬＰＦ１に入力され
サンプリング周波数２ｆm（ｎ）の標本化回路３，量子
化回路４，符号化回路５を順に通って、ディジタル信号
に変換される。
【００１６】一方このとき最高周波数検出器Ｓではメモ
リ部Ｍに書き込まれている第（ｎ＋１）区間のアナログ
入力信号の周波数成分を調べている。そして第（ｎ＋
１）区間のアナログ入力信号の書き込み終了時には、第
（ｎ＋１）区間のアナログ入力信号の最高周波数ｆ
m（ｎ＋１）を検出する。
リ部Ｍに書き込まれている第（ｎ＋１）区間のアナログ
入力信号の周波数成分を調べている。そして第（ｎ＋
１）区間のアナログ入力信号の書き込み終了時には、第
（ｎ＋１）区間のアナログ入力信号の最高周波数ｆ
m（ｎ＋１）を検出する。
【００１７】以上のＡ／Ｄ変換システムにおける標本化
回路までのＳＮ比および伝送路の通信容量について調べ
ておくことにする。
回路までのＳＮ比および伝送路の通信容量について調べ
ておくことにする。
【００１８】例えばある区間のアナログ入力信号の最高
周波数がｆm／２であったとする。
周波数がｆm／２であったとする。
【００１９】この区間のアナログ入力信号をディジタル
変換するときの標本化回路までのノイズパワーＰNは帯
域可変型プリフィルタＬＰＦ１のカットオフ周波数がｆ
m／２であることから式（１）よりＰN＝Ｎ×（ｆm／
２）＝（Ｎ×ｆm）／２（ただしＮは標本化回路までに
生じる白色雑音のパワースペクトルである）と従来例の
場合の１／２になる。従ってＰs／ＰN（ただしＰsは信
号の平均電力）は従来例の２倍となるからＳＮ比、すな
わち１０Ｌｏｇ（Ｐs／ＰN）も従来例の場合より１０Ｌ
ｏｇ２（約３ｄＢ）高くなる。
変換するときの標本化回路までのノイズパワーＰNは帯
域可変型プリフィルタＬＰＦ１のカットオフ周波数がｆ
m／２であることから式（１）よりＰN＝Ｎ×（ｆm／
２）＝（Ｎ×ｆm）／２（ただしＮは標本化回路までに
生じる白色雑音のパワースペクトルである）と従来例の
場合の１／２になる。従ってＰs／ＰN（ただしＰsは信
号の平均電力）は従来例の２倍となるからＳＮ比、すな
わち１０Ｌｏｇ（Ｐs／ＰN）も従来例の場合より１０Ｌ
ｏｇ２（約３ｄＢ）高くなる。
【００２０】またディジタル変換した後、この区間の信
号０〜ｆm／２を伝送するときの伝送路の通信容量Ｃに
ついては、０〜ｆmの信号の帯域幅をＢとするとこの区
間の信号の帯域幅はＢ／２であるから伝送路の通信容量
Ｃの限界は式（２）よりＣ＝（Ｂ／２）×Ｌｏｇ2｛１
＋（Ｐs／Ｐw）｝＝［Ｂ×Ｌｏｇ2｛１＋（Ｐs／
Ｐw）｝］／２（ただしＰsは信号の平均電力，Ｐwは標
本化回路までに生じる白色雑音の電力である）と従来例
の場合の１／２になる。
号０〜ｆm／２を伝送するときの伝送路の通信容量Ｃに
ついては、０〜ｆmの信号の帯域幅をＢとするとこの区
間の信号の帯域幅はＢ／２であるから伝送路の通信容量
Ｃの限界は式（２）よりＣ＝（Ｂ／２）×Ｌｏｇ2｛１
＋（Ｐs／Ｐw）｝＝［Ｂ×Ｌｏｇ2｛１＋（Ｐs／
Ｐw）｝］／２（ただしＰsは信号の平均電力，Ｐwは標
本化回路までに生じる白色雑音の電力である）と従来例
の場合の１／２になる。
【００２１】尚、本発明の実施例では帯域可変型プリフ
ィルタＬＰＦのカットオフ周波数および可変周波数型サ
ンプリングパルス発生器のサンプリングパルスの周波数
を連続的に可変設定するようにしているが、実際には最
高周波数検出器の出力レベルを３段階（低，中，高域）
ぐらいに分割して、帯域可変型プリフィルタＬＰＦおよ
び可変周波数型サンプリングパルス発生器をドライブす
る方が容易に実現することができる。
ィルタＬＰＦのカットオフ周波数および可変周波数型サ
ンプリングパルス発生器のサンプリングパルスの周波数
を連続的に可変設定するようにしているが、実際には最
高周波数検出器の出力レベルを３段階（低，中，高域）
ぐらいに分割して、帯域可変型プリフィルタＬＰＦおよ
び可変周波数型サンプリングパルス発生器をドライブす
る方が容易に実現することができる。
【００２２】
【発明の効果】以上説明したように本発明のＡ／Ｄ変換
システムによれば、アナログ入力信号を正確に標本化で
きかつプリフィルタのカットオフ周波数と標本化回路の
サンプリング周波数を充分低くすることができる。そし
てこのことにより標本化回路までのＳＮ比は向上し、ま
た伝送路の通信容量を有効に利用することができる。
システムによれば、アナログ入力信号を正確に標本化で
きかつプリフィルタのカットオフ周波数と標本化回路の
サンプリング周波数を充分低くすることができる。そし
てこのことにより標本化回路までのＳＮ比は向上し、ま
た伝送路の通信容量を有効に利用することができる。
【図１】 本発明の一実施例を示すＡ／Ｄ変換システム
のブロック図。
のブロック図。
【図２】 従来例のＡ／Ｄ変換システムのブロック図。
１ 帯域可変型プリフィルタＬＰＦ ３ 標本化回路 Ｍ メモリ部 Ｓ 最高周波数検出器
Claims (3)
- 【請求項１】 標本化回路と前記標本化回路に前置され
るプリフィルタを設けてなるＡ／Ｄ変換システムにおい
て、前記プリフィルタのカットオフ周波数および前記標
本化回路のサンプリングパルスの周波数を一定区間単位
ごとのアナログ入力信号の周波数に応じて可変設定する
可変設定手段を設けたＡ／Ｄ変換システム。 - 【請求項２】 前記可変設定手段は、アナログ入力信号
を一定時間遅延する遅延手段と、一定区間単位ごとのア
ナログ入力信号の最高周波数を検出し、その検出出力に
よって対応する一定区間における前記プリフィルタのカ
ットオフ周波数と前記標本化回路のサンプリングパルス
の周波数を制御する検出回路とから成ることを特徴とす
る請求項１に記載のＡ／Ｄ変換システム。 - 【請求項３】 前記遅延手段は書き込み及び読み出し可
能なメモリであることを特徴とする請求項２に記載のＡ
／Ｄ変換システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10646892A JPH05300017A (ja) | 1992-04-24 | 1992-04-24 | Ａ／ｄ変換システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10646892A JPH05300017A (ja) | 1992-04-24 | 1992-04-24 | Ａ／ｄ変換システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05300017A true JPH05300017A (ja) | 1993-11-12 |
Family
ID=14434381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10646892A Pending JPH05300017A (ja) | 1992-04-24 | 1992-04-24 | Ａ／ｄ変換システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05300017A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000060296A (ko) * | 1999-03-13 | 2000-10-16 | 윤종용 | 가변 샘플링 주파수를 이용한 송수신장치 |
| US7403580B2 (en) | 2004-08-24 | 2008-07-22 | Hitachi, Ltd. | Software defined radio system |
| JP2010118792A (ja) * | 2008-11-11 | 2010-05-27 | Fujitsu Ltd | 信号変換装置 |
-
1992
- 1992-04-24 JP JP10646892A patent/JPH05300017A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000060296A (ko) * | 1999-03-13 | 2000-10-16 | 윤종용 | 가변 샘플링 주파수를 이용한 송수신장치 |
| US7403580B2 (en) | 2004-08-24 | 2008-07-22 | Hitachi, Ltd. | Software defined radio system |
| JP2010118792A (ja) * | 2008-11-11 | 2010-05-27 | Fujitsu Ltd | 信号変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5299240A (en) | Signal encoding and signal decoding apparatus | |
| EP0424161B1 (en) | System for coding and decoding an orthogonally transformed audio signal | |
| US4763207A (en) | Digital method and system for reproducing analog data | |
| US5404315A (en) | Automatic sound gain control device and a sound recording/reproducing device including arithmetic processor conducting a non-linear conversion | |
| US5128963A (en) | 3-mode PCM/DPCM/APCM maximizing dynamic range | |
| NL8420063A (nl) | Gegevenscompressiewerkwijze en -inrichting. | |
| AU600137B2 (en) | Apparatus for digital signal | |
| KR960032911A (ko) | 오디오 신호 압축 방법 | |
| NL8102186A (nl) | Inrichting en werkwijze voor door middel van kompressie benaderen van een analoog signaal. | |
| US5457714A (en) | Software controlled adaptive delta modulator | |
| JPH05300017A (ja) | Ａ／ｄ変換システム | |
| US5633633A (en) | Codec apparatus | |
| JPH06242797A (ja) | 変換符号化装置のブロックサイズ決定法 | |
| KR970002686B1 (ko) | 오디오 신호의 전송방법 | |
| KR100617407B1 (ko) | 품질 우선 순위 이미지 저장 및 통신 | |
| US5350956A (en) | Deviation limiting transmission circuit | |
| US4321460A (en) | Digital control apparatus | |
| JPH0526396B2 (ja) | ||
| EP0349664A1 (en) | Digital method and system for reproducing analog data | |
| US5495529A (en) | Digital sound level control apparatus | |
| JPS5866440A (ja) | 波形符号化方式 | |
| JPS6237850B2 (ja) | ||
| US3995217A (en) | Method and apparatus for suppressing background noise in a digital telephone system | |
| SU1510109A1 (ru) | Приемник тональных сигналов | |
| JP2751172B2 (ja) | 音声／モデム切替え型適応差分ｐｃｍ信号伝送方法及びその復号化装置 |