JPH05299982A - Ring oscillator - Google Patents

Ring oscillator

Info

Publication number
JPH05299982A
JPH05299982A JP10130492A JP10130492A JPH05299982A JP H05299982 A JPH05299982 A JP H05299982A JP 10130492 A JP10130492 A JP 10130492A JP 10130492 A JP10130492 A JP 10130492A JP H05299982 A JPH05299982 A JP H05299982A
Authority
JP
Japan
Prior art keywords
mos transistor
resistance
temperature
channel type
ring oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10130492A
Other languages
Japanese (ja)
Inventor
Masaki Shimoda
正喜 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10130492A priority Critical patent/JPH05299982A/en
Publication of JPH05299982A publication Critical patent/JPH05299982A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dram (AREA)

Abstract

PURPOSE:To obtain a ring oscillator by which an output always having a constant oscillation frequency is generated regardless of the change of a temperature. CONSTITUTION:This device is equipped with the odd number of invertors 1A having a pair of different conductive MOS transistors 11 and 12 and a resistor elements 13 or 14 connected between the main electrode of at least one of the pair of MOS transistors 11 and 12, that is, a drain or a source and a power terminal and having no temperature dependency or whose resistance value is decreased as a temperature is increased.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、リングオシレータに
関し、特に例えば半導体装置内において、温度依存性の
ない一定周期の信号を得る場合、或は温度が高くなるほ
ど周期が短くなる信号を得る場合等に用いて好適なリン
グオシレータに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ring oscillator, and in particular, for example, in a semiconductor device, in the case of obtaining a signal having a constant cycle without temperature dependence, or in the case of obtaining a signal in which the cycle becomes shorter as the temperature rises. The present invention relates to a ring oscillator suitable for use in.

【0002】[0002]

【従来の技術】図3は従来のリングオシレータを示す回
路図である。図において、1は入力信号を位相反転する
インバータ、2はインバータ1に接続され、その出力信
号を位相反転するインバータ、3は一方の入力端にイン
バータ2の出力信号が供給され、他方の入力端に外部か
らのタイマオン信号STが供給されるNAND回路であ
って、このNAND回路3の出力信号がインバータ1の
入力側に帰還される。そして、リングオシレータの動
作、非動作は、NAND回路3の他方の入力端に供給さ
れるリングオシレータの発振動作制御信号としてのタイ
マオン信号STによって実質的に決定されるようになさ
れている。
2. Description of the Related Art FIG. 3 is a circuit diagram showing a conventional ring oscillator. In the figure, 1 is an inverter that inverts the phase of an input signal, 2 is an inverter that is connected to the inverter 1 and that inverts the phase of its output signal, and 3 is that the output signal of the inverter 2 is supplied to one input end and the other input end In the NAND circuit to which a timer-on signal S T is supplied from the outside, the output signal of the NAND circuit 3 is fed back to the input side of the inverter 1. The operation / non-operation of the ring oscillator is substantially determined by the timer-on signal S T as the oscillation operation control signal of the ring oscillator supplied to the other input terminal of the NAND circuit 3.

【0003】図4は図3の具体回路の一例を示すもの
で、インバータ1はPチャネル型MOSトランジスタ1
1とNチャネル型MOSトランジスタ12からなり、P
チャネル型MOSトランジスタ11とNチャネル型MO
Sトランジスタ12の各ゲート及び各ドレインはそれぞ
れ共通接続され、Pチャネル型MOS11のソースは正
の電源端子Vccに接続され、Nチャネル型MOSトラ
ンジスタ12のソースは接地される。
FIG. 4 shows an example of the specific circuit of FIG. 3, in which the inverter 1 is a P-channel type MOS transistor 1.
1 and N-channel type MOS transistor 12, P
Channel type MOS transistor 11 and N channel type MO
The gates and drains of the S transistors 12 are commonly connected, the source of the P-channel type MOS 11 is connected to the positive power supply terminal Vcc, and the source of the N-channel type MOS transistor 12 is grounded.

【0004】インバータ2はPチャネル型MOSトラン
ジスタ21とNチャネル型MOSトランジスタ22から
なり、Pチャネル型MOSトランジスタ21とNチャネ
ル型MOSトランジスタ22の各ゲート及び各ドレイン
はそれぞれ共通接続される。そして、上記各ゲートの共
通接続点が、Pチャネル型MOSトランジスタ11とN
チャネル型MOSトランジスタ12の各ドレインの共通
接続点に接続される。又、Pチャネル型MOSトランジ
スタ21のソースは正の電源端子Vccに接続され、N
チャネル型MOSトランジスタ22のソースは接地され
る。
The inverter 2 comprises a P-channel type MOS transistor 21 and an N-channel type MOS transistor 22, and the gates and drains of the P-channel type MOS transistor 21 and the N-channel type MOS transistor 22 are commonly connected. The common connection point of the gates is the P-channel type MOS transistor 11 and the N-type.
The drains of the channel-type MOS transistors 12 are connected to a common connection point. The source of the P-channel MOS transistor 21 is connected to the positive power supply terminal Vcc,
The source of the channel type MOS transistor 22 is grounded.

【0005】NAND回路3はPチャネル型MOSトラ
ンジスタ31、32とNチャネル型MOSトランジスタ
33、34からなり、Pチャネル型MOSトランジスタ
31とNチャネル型MOSトランジスタ33の各ゲート
及び各ドレインはそれぞれ共通接続され、そして、上記
各ゲートの共通接続点が、Pチャネル型MOSトランジ
スタ21とNチャネル型MOSトランジスタ22の各ド
レインの共通接続点に接続される。
The NAND circuit 3 comprises P-channel type MOS transistors 31 and 32 and N-channel type MOS transistors 33 and 34, and the gates and drains of the P-channel type MOS transistor 31 and the N-channel type MOS transistor 33 are commonly connected. The common connection point of the gates is connected to the common connection point of the drains of the P-channel MOS transistor 21 and the N-channel MOS transistor 22.

【0006】又、Pチャネル型MOSトランジスタ31
のソースは正の電源端子Vccに接続され、Nチャネル
型MOSトランジスタ33のソースは、Nチャネル型M
OSトランジスタ34のソース−ドレインを介して接地
される。又、Pチャネル型MOSトランジスタ32のソ
ース−ドレインはPチャネル型MOSトランジスタ31
のソース−ドレインに並列接続され、Pチャネル型MO
Sトランジスタ31とNチャネル型MOSトランジスタ
33の各ドレインの共通接続点が、Pチャネル型MOS
トランジスタ11とNチャネル型MOSトランジスタ1
2の各ゲートの共通点に接続される。そして、Pチャネ
ル型MOSトランジスタ32とNチャネル型MOSトラ
ンジスタ34のゲートにタイマオン信号STが供給され
るようになされている。
Further, the P-channel type MOS transistor 31
Is connected to the positive power supply terminal Vcc, and the source of the N-channel type MOS transistor 33 is an N-channel type M
It is grounded via the source-drain of the OS transistor 34. The source and drain of the P-channel MOS transistor 32 are the P-channel MOS transistor 31.
Connected in parallel to the source-drain of a P-channel MO
The common connection point between the drains of the S transistor 31 and the N-channel MOS transistor 33 is a P-channel MOS transistor.
Transistor 11 and N-channel MOS transistor 1
2 is connected to the common point of each gate. Then, the timer-on signal S T is supplied to the gates of the P-channel type MOS transistor 32 and the N-channel type MOS transistor 34.

【0007】次に、図4の動作について、図5を参照し
ながら説明する。今、Pチャネル型MOSトランジスタ
32とNチャネル型MOSトランジスタ34のゲートに
供給されるタイマオン信号STが図5(a)に示すよう
に、ローレベルのときは、Pチャネル型MOSトランジ
スタ32がオン、Nチャネル型MOSトランジスタ34
がオフしてリングオシレータは非動作状態にあり、この
ときインバータ1、2及びNAND回路3の各出力信号
2、S3及びS1は、それぞれ図5(c)、(d)及び
(b)に示すように、常にローレベル、ハイレベル及び
ハイレベルとなっている。
Next, the operation of FIG. 4 will be described with reference to FIG. When the timer-on signal S T supplied to the gates of the P-channel type MOS transistor 32 and the N-channel type MOS transistor 34 is at a low level as shown in FIG. 5A, the P-channel type MOS transistor 32 is turned on. , N-channel MOS transistor 34
Is turned off and the ring oscillator is in a non-operating state, and at this time, the output signals S 2 , S 3 and S 1 of the inverters 1 and 2 and the NAND circuit 3 are respectively in FIG. 5 (c), (d) and (b). ), It is always low level, high level and high level.

【0008】次に、Pチャネル型MOSトランジスタ3
2とNチャネル型MOSトランジスタ34のゲートに供
給されるタイマオン信号STが図5(a)に示すよう
に、ハイレベルになると、Pチャネル型MOSトランジ
スタ32がオフ、Nチャネル型MOSトランジスタ34
がオンしてリングオシレータは動作状態になる。そし
て、このタイマオン信号STの立ち上がりにほぼ同期し
て信号S1が図5(b)に示すようにローレベルになる
と、インバータ1のPチャネル型MOSトランジスタ1
1がオン、Nチャネル型MOSトランジスタ12がオフ
してインバータ1の出力側に図5(c)に示すようなハ
イレベルの出力信号S2が得られる。
Next, the P-channel MOS transistor 3
2 and the timer-on signal S T supplied to the gates of the N-channel MOS transistor 34 becomes high level as shown in FIG. 5A, the P-channel MOS transistor 32 is turned off and the N-channel MOS transistor 34 is turned off.
Turns on, and the ring oscillator becomes active. Then, when the signal S 1 becomes low level as shown in FIG. 5B almost in synchronization with the rising of the timer-on signal S T , the P-channel MOS transistor 1 of the inverter 1 is
1 is turned on and the N-channel MOS transistor 12 is turned off, so that a high level output signal S 2 as shown in FIG. 5C is obtained at the output side of the inverter 1.

【0009】この出力信号S2は次段のインバータ2に
供給され、これによりインバータ2のPチャネル型MO
Sトランジスタ21がオフ、Nチャネル型MOSトラン
ジスタ22がオンしてインバータ2の出力側に図5
(d)に示すようなローレベルの出力信号S3が得られ
る。この出力信号S3は次段のNAND回路3に供給さ
れ、これによりNAND3のPチャネル型MOSトラン
ジスタ31がオン、Nチャネル型MOSトランジスタ3
3がオフしてNAND回路3の出力側に図5(b)に示
すようなハイレベルの出力信号S1が得られる。このよ
うに、信号S1、S2、S3がそれぞれの変化を伝達し、
一定の周期にてハイレベル、ローレベルを繰り返す。こ
の状態をリングオシレータの発振(動作状態)という。
This output signal S 2 is supplied to the inverter 2 at the next stage, whereby the P-channel type MO of the inverter 2 is supplied.
The S-transistor 21 is turned off, the N-channel type MOS transistor 22 is turned on, and the output side of the inverter 2 is shown in FIG.
A low level output signal S 3 as shown in (d) is obtained. This output signal S 3 is supplied to the NAND circuit 3 in the next stage, whereby the P-channel type MOS transistor 31 of the NAND 3 is turned on and the N-channel type MOS transistor 3 is turned on.
3 is turned off, and a high level output signal S 1 as shown in FIG. 5B is obtained at the output side of the NAND circuit 3. Thus, the signals S 1 , S 2 , S 3 transmit their respective changes,
High level and low level are repeated at regular intervals. This state is called the oscillation (operating state) of the ring oscillator.

【0010】図6は図4のような構成をなす従来のリン
グオシレータにおける発振周期の温度依存性のシミュレ
ーション結果を示すものである。ここで、各インバータ
のMOSトランジスタのサイズは、Pチャネル型MOS
トランジスタのゲート長が60μm、ゲート幅が4μ
m、Nチャネル型MOSトランジスタのゲート長が12
0μm、ゲート幅が4μm、電源電圧Vccが5Vでの
シミュレーション結果である。
FIG. 6 shows a simulation result of the temperature dependence of the oscillation period in the conventional ring oscillator having the structure shown in FIG. Here, the size of the MOS transistor of each inverter is P-channel type MOS.
Transistor gate length is 60μm, gate width is 4μ
m, N-channel MOS transistor has a gate length of 12
The simulation results are for 0 μm, a gate width of 4 μm, and a power supply voltage Vcc of 5V.

【0011】この結果より、温度が0°Cから80°C
まで変化すると、リングオシレータの発振周期が5.6
3μs〜8.05μsと大きく変化していることが分か
る。つまり、例えば80°Cより低いある特定の温度に
おける信号S1〜S3の周期が図5に示すようなものであ
るとすると、これらの信号S1〜S3の周期は、温度が8
0°Cに向かって上昇するに従って、長くなることにな
る。
From this result, the temperature is from 0 ° C to 80 ° C.
Change to 5.6, the oscillation period of the ring oscillator changes to 5.6.
It can be seen that there is a large change from 3 μs to 8.05 μs. That is, for example, if the period of the signals S 1 to S 3 at a certain temperature lower than 80 ° C. is as shown in FIG. 5, the period of these signals S 1 to S 3 is 8
As the temperature rises toward 0 ° C, it becomes longer.

【0012】[0012]

【発明が解決しようとする課題】従来のリングオシレー
タは以上のように構成されているので、インバータ及び
NAND回路を構成するPチャネル型MOSトランジス
タ及びNチャネル型MOSトランジスタの温度依存性に
よりリングオシレータの発振周期が変化してしまい、特
に例えばDRAMのリフレッシュ用としてこのリングオ
シレータの発振周期を利用した場合、温度が高くなるほ
どリフレッシュ特性の周期が長くなってしまい、リフレ
ッシュ特性が温度が高くなるほど悪くなるのに対し、不
利に働いてしまうという問題点があった。
Since the conventional ring oscillator is constructed as described above, the ring oscillator is affected by the temperature dependence of the P-channel type MOS transistor and the N-channel type MOS transistor forming the inverter and the NAND circuit. The oscillation cycle changes, and when the oscillation cycle of this ring oscillator is used especially for refreshing DRAM, for example, the cycle of the refresh characteristic becomes longer as the temperature becomes higher, and the refresh characteristic becomes worse as the temperature becomes higher. On the other hand, there was a problem that it worked disadvantageously.

【0013】この発明はこのような問題点を解決するた
めになされたもので、発振周期に対する温度依存性がほ
とんどないか、或は温度が高くなるほど発振周期が短く
なるリングオシレータを得ることを目的とする。
The present invention has been made to solve the above problems, and an object thereof is to obtain a ring oscillator which has little temperature dependence on the oscillation period or has a shorter oscillation period as the temperature rises. And

【0014】[0014]

【課題を解決するための手段】請求項1の発明に係るリ
ングオシレータは、導電型の異なる一対のトランジスタ
と、この一対のトランジスタの少なくとも一方の主電極
と電源端子の間に接続され、温度依存性がないか又は温
度が高くなるほど抵抗値が小さくなる抵抗素子とを有す
るインバータを奇数個備えたものである。
A ring oscillator according to a first aspect of the present invention is provided with a pair of transistors having different conductivity types, a transistor connected between at least one main electrode of the pair of transistors, and a power supply terminal. It is provided with an odd number of inverters each having a resistance element which has no resistance or whose resistance value becomes smaller as the temperature rises.

【0015】請求項2の発明に係るリングオシレータ
は、導電型の異なる一対のトランジスタと、この一対の
トランジスタの少なくとも一方の主電極と電源端子の間
に接続され、温度が高くなるほど抵抗値が小さくなるか
又は温度が高くなるほど抵抗値が小さくなりかつその抵
抗値の上記トランジスタのオン抵抗に対する割合いが大
きな抵抗素子とを有するインバータを奇数個備えたもの
である。
A ring oscillator according to a second aspect of the present invention is connected between a pair of transistors having different conductivity types and a main electrode of at least one of the pair of transistors and a power supply terminal, and has a smaller resistance value as the temperature rises. In this case, an odd number of inverters are provided, each of which has a resistance element that becomes smaller as the temperature becomes higher or becomes higher, and the resistance value of the resistance value is larger than the ON resistance of the transistor.

【0016】[0016]

【作用】請求項1の発明においては、抵抗素子の抵抗値
に対してトランジスタのオン抵抗が無視できない程度の
ものであるときには、本来トランジスタのオン抵抗が、
温度の上昇に伴って大きくなる性質を持っているので、
このような場合には、各抵抗素子として温度が高くなる
ほど抵抗値が小さくなるような特性を示すものを用い
る。又、抵抗素子の抵抗値に対してトランジスタのオン
抵抗が無視できる程度のものであるときには、回路の温
度依存性は、実質的に抵抗素子温度依存性で決まるの
で、このような場合には、抵抗素子としては温度依存性
のないものを使用する。これにより、いずれの場合も、
温度の変化と無関係に、常に一定の発振周期を持つ出力
を発生できるリングオシレータを得ることができ。
According to the invention of claim 1, when the on-resistance of the transistor is not negligible with respect to the resistance value of the resistance element, the on-resistance of the transistor is originally
Since it has the property of increasing with increasing temperature,
In such a case, as each resistance element, one having a characteristic that the resistance value becomes smaller as the temperature rises is used. When the on-resistance of the transistor is negligible with respect to the resistance value of the resistance element, the temperature dependence of the circuit is substantially determined by the resistance element temperature dependence. A resistance element having no temperature dependence is used. This will, in any case,
It is possible to obtain a ring oscillator that can generate an output with a constant oscillation period regardless of changes in temperature.

【0017】又、請求項2の発明においては、抵抗素子
の抵抗値に対してトランジスタのオン抵抗が無視できる
程度のものであるときに、抵抗素子として温度が高くな
るほど抵抗値が小さくなるような特性を示すものを用い
る。或は抵抗素子の抵抗値に対してトランジスタのオン
抵抗が無視できない程度のものであるときに、抵抗素子
として温度が高くなるほど抵抗値が小さくなるような特
性を示すものを用い、その際に抵抗素子の値のトランジ
スタのオン抵抗に対する割合いを大きくする。これによ
り、いずれの場合も、温度が高くなるほど発振周期が短
くなる出力を発生できるリングオシレータを得ることが
できる。
According to the second aspect of the invention, when the on resistance of the transistor is negligible with respect to the resistance value of the resistance element, the resistance value decreases as the temperature of the resistance element increases. Use the one that shows the characteristics. Alternatively, when the on resistance of the transistor is not negligible with respect to the resistance value of the resistance element, a resistance element having a characteristic that the resistance value becomes smaller as the temperature rises is used. Increase the ratio of the element value to the on-resistance of the transistor. Thus, in any case, it is possible to obtain a ring oscillator that can generate an output in which the oscillation cycle becomes shorter as the temperature becomes higher.

【0018】[0018]

【実施例】実施例1.以下、この発明の一実施例を図に
ついて説明する。図1はこの発明の一実施例を示す回路
図であり、図4と対応する部分には同一符号を付し、そ
の詳細説明を省略する。図1において、1Aは入力信号
を位相反転するインバータ、2Aはインバータ1Aに接
続され、その出力信号を位相反転するインバータ、3A
は一方の入力端にインバータ2Aの出力信号が供給さ
れ、他方の入力端に外部からのタイマオン信号STが供
給されるNAND回路であって、このNAND回路3A
の出力信号がインバータ1Aの入力側に帰還される。そ
して、リングオシレータの動作、非動作は、NAND回
路3Aの他方の入力端に供給されるリングオシレータの
発振動作制御信号としてのタイマオン信号STによって
実質的に決定されるようになされている。
EXAMPLES Example 1. An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing an embodiment of the present invention. The parts corresponding to those in FIG. 4 are designated by the same reference numerals, and detailed description thereof will be omitted. In FIG. 1, 1A is an inverter that inverts the phase of an input signal, 2A is an inverter that is connected to the inverter 1A and that inverts the phase of its output signal, 3A
Is a NAND circuit in which the output signal of the inverter 2A is supplied to one input terminal and the timer-on signal S T from the outside is supplied to the other input terminal.
Is output to the input side of the inverter 1A. The operation / non-operation of the ring oscillator is substantially determined by the timer-on signal S T as the oscillation operation control signal of the ring oscillator supplied to the other input terminal of the NAND circuit 3A.

【0019】インバータ1AはPチャネル型MOSトラ
ンジスタ11と、Nチャネル型MOSトランジスタ12
と、温度依存性がほとんどないか、或は温度が高くなる
ほど抵抗値が小さくなるような特性を示す抵抗素子13
及び14からなり、Pチャネル型MOSトランジスタ1
1とNチャネル型MOSトランジスタ12の各ゲート及
び各ドレインはそれぞれ共通接続される。そして、Pチ
ャネル型MOS11のソースは抵抗素子13を介して正
の電源端子Vccに接続され、Nチャネル型MOSトラ
ンジスタ12のソースは抵抗素子14を介して接地され
る。
The inverter 1A includes a P-channel type MOS transistor 11 and an N-channel type MOS transistor 12.
And a resistance element 13 that exhibits little temperature dependence or that the resistance value decreases as the temperature rises.
And 14, and is a P-channel MOS transistor 1
The gates and drains of the 1 and N-channel MOS transistors 12 are commonly connected. The source of the P-channel type MOS 11 is connected to the positive power supply terminal Vcc via the resistance element 13, and the source of the N-channel type MOS transistor 12 is grounded via the resistance element 14.

【0020】インバータ2AはPチャネル型MOSトラ
ンジスタ21と、Nチャネル型MOSトランジスタ22
と、温度依存性がほとんどないか、或は温度が高くなる
ほど抵抗値が小さくなるような特性を示す抵抗素子23
及び24からなり、Pチャネル型MOSトランジスタ2
1とNチャネル型MOSトランジスタ22の各ゲート及
び各ドレインはそれぞれ共通接続される。そして、上記
各ゲートの共通接続点が、Pチャネル型MOSトランジ
スタ11とNチャネル型MOSトランジスタ12の各ド
レインの共通接続点に接続される。又、Pチャネル型M
OSトランジスタ21のソースは抵抗素子23を介して
正の電源端子Vccに接続され、Nチャネル型MOSト
ランジスタ22のソースは抵抗素子24を介して接地さ
れる。
The inverter 2A includes a P-channel type MOS transistor 21 and an N-channel type MOS transistor 22.
And a resistance element 23 that exhibits little temperature dependence or a characteristic that the resistance value decreases as the temperature rises.
And 24, and is a P-channel MOS transistor 2
The gates and drains of the 1 and N-channel MOS transistors 22 are commonly connected. The common connection point of the gates is connected to the common connection point of the drains of the P-channel MOS transistor 11 and the N-channel MOS transistor 12. Also, P channel type M
The source of the OS transistor 21 is connected to the positive power supply terminal Vcc via the resistance element 23, and the source of the N-channel MOS transistor 22 is grounded via the resistance element 24.

【0021】NAND回路3AはPチャネル型MOSト
ランジスタ31、32と、Nチャネル型MOSトランジ
スタ33、34と、温度依存性がほとんどないか、或は
温度が高くなるほど抵抗値が小さくなるような特性を示
す抵抗素子35及び35からなり、Pチャネル型MOS
トランジスタ31とNチャネル型MOSトランジスタ3
3の各ゲート及び各ドレインはそれぞれ共通接続され
る。そして、上記各ゲートの共通接続点が、Pチャネル
型MOSトランジスタ21とNチャネル型MOSトラン
ジスタ22の各ドレインの共通接続点に接続される。
The NAND circuit 3A has almost no temperature dependence with the P-channel type MOS transistors 31 and 32 and the N-channel type MOS transistors 33 and 34, or has a characteristic that the resistance value becomes smaller as the temperature rises. P-channel type MOS composed of the resistance elements 35 and 35 shown
Transistor 31 and N-channel MOS transistor 3
Each gate and each drain of 3 are commonly connected. The common connection point of the gates is connected to the common connection point of the drains of the P-channel MOS transistor 21 and the N-channel MOS transistor 22.

【0022】又、Pチャネル型MOSトランジスタ31
のソースは抵抗素子35を介して正の電源端子Vccに
接続され、Nチャネル型MOSトランジスタ33のソー
スは、Nチャネル型MOSトランジスタ34のソース−
ドレインと抵抗素子36を介して接地される。又、Pチ
ャネル型MOSトランジスタ32のソース−ドレインは
Pチャネル型MOSトランジスタ31のソース−ドレイ
ンに並列接続され、Pチャネル型MOSトランジスタ3
1とNチャネル型MOSトランジスタ33の各ドレイン
の共通接続点が、Pチャネル型MOSトランジスタ11
とNチャネル型MOSトランジスタ12の各ゲートの共
通点に接続される。そして、Pチャネル型MOSトラン
ジスタ32とNチャネル型MOSトランジスタ34のゲ
ートにリングオシレータの発振動作制御信号としてのタ
イマオン信号STが供給されるようになされている。
Further, the P-channel type MOS transistor 31
Is connected to the positive power supply terminal Vcc through the resistance element 35, and the source of the N-channel type MOS transistor 33 is the source of the N-channel type MOS transistor 34.
It is grounded via the drain and the resistance element 36. The source-drain of the P-channel type MOS transistor 32 is connected in parallel to the source-drain of the P-channel type MOS transistor 31.
1 and the common connection point of the drains of the N-channel type MOS transistor 33 is the P-channel type MOS transistor 11
And N-channel MOS transistor 12 are connected to a common point of their respective gates. Then, the timer-on signal S T as the oscillation operation control signal of the ring oscillator is supplied to the gates of the P-channel type MOS transistor 32 and the N-channel type MOS transistor 34.

【0023】尚、本実施例では、各抵抗素子の抵抗値に
対してMOSトランジスタのオン抵抗が無視できない程
度のものであるときには、本来MOSトランジスタのオ
ン抵抗が、温度の上昇に伴って大きくなる性質を持って
いるので、このような場合には、各抵抗素子として温度
が高くなるほど抵抗値が小さくなるような特性を示すも
のを用い、又、各抵抗素子の抵抗値に対してMOSトラ
ンジスタのオン抵抗が無視できる程度のものであるとき
には、回路の温度依存性は、実質的に抵抗素子温度依存
性で決まるので、このような場合には、各抵抗素子とし
ては温度依存性の無いものを使用するものとする。ここ
で、温度が高くなるほど抵抗値が小さくなるような特性
を示す抵抗素子としては、例えばポリシリコン又はポリ
サイドから成る抵抗素子が考えられる。
In this embodiment, when the on-resistance of the MOS transistor is not negligible with respect to the resistance value of each resistance element, the on-resistance of the MOS transistor originally increases as the temperature rises. In such a case, each resistance element having a characteristic that the resistance value becomes smaller as the temperature rises is used, and the resistance value of each resistance element is different from that of the MOS transistor. When the on-resistance is negligible, the temperature dependence of the circuit is substantially determined by the resistance element temperature dependence, so in such a case, each resistance element having no temperature dependence should be selected. Shall be used. Here, as the resistance element showing the characteristic that the resistance value becomes smaller as the temperature becomes higher, for example, a resistance element made of polysilicon or polycide can be considered.

【0024】次に、動作について説明する。リングオシ
レータが発振する基本動作は、従来例と同様であるの
で、その説明を省略する。本実施例では、上述のごと
く、MOSトランジスタ11と12、21と22の各ソ
ースにそれぞれ抵抗素子13と14、23と24が接続
され、又、MOSトランジスタ31のソースに抵抗素子
35が接続されると共にMOSトランジスタ33のソー
スにMOSトランジスタ34を介して抵抗素子36が接
続されているため、各抵抗素子の抵抗値に対してMOS
トランジスタのオン抵抗が無視できない程度のものであ
るときには、各MOSトランジスタのオン抵抗が温度の
上昇に伴って大きくなっても、各抵抗素子の抵抗値が温
度の上昇に伴って小さくなるので、各MOSトランジス
タの持つ温度依存性は、それぞれ対応する抵抗素子の持
つ温度依存性により実質的に相殺され、回路全体として
は温度依存性の無いものになる。この結果、インバータ
1A、2A及びNAND回路3Aの各出力の周期は、温
度と無関係に、常に一定となる。
Next, the operation will be described. The basic operation that the ring oscillator oscillates is the same as that of the conventional example, and therefore its explanation is omitted. In this embodiment, as described above, the resistance elements 13 and 14, 23 and 24 are connected to the sources of the MOS transistors 11 and 12, 21 and 22, respectively, and the resistance element 35 is connected to the source of the MOS transistor 31. In addition, the resistance element 36 is connected to the source of the MOS transistor 33 via the MOS transistor 34.
When the on-resistance of the transistor is not negligible, even if the on-resistance of each MOS transistor increases as the temperature rises, the resistance value of each resistance element decreases as the temperature rises. The temperature dependence of the MOS transistor is substantially offset by the temperature dependence of the corresponding resistance element, and the circuit as a whole has no temperature dependence. As a result, the cycle of each output of the inverters 1A, 2A and the NAND circuit 3A is always constant regardless of the temperature.

【0025】又、各抵抗素子の抵抗値に対してMOSト
ランジスタのオン抵抗が無視できる程度のものであると
きには、上述のごとく各抵抗素子は温度依存性の無いも
のを使用するので、回路全体としては温度依存性の無い
ものになる。この結果、この場合も、インバータ1A、
2A及びNAND回路3Aの各出力の周期は、温度と無
関係に、常に一定となる。
Further, when the on-resistance of the MOS transistor is negligible with respect to the resistance value of each resistance element, each resistance element which does not have temperature dependence is used as described above, so that the circuit as a whole is used. Becomes independent of temperature. As a result, also in this case, the inverter 1A,
The cycle of each output of 2A and NAND circuit 3A is always constant regardless of temperature.

【0026】図2は図1のような回路構成をとるリング
オシレータの温度依存性のシミュレーション結果を示す
図である。図2において、波形aは例えば温度0°Cに
於ける信号S3の波形の推移を表し、波形bは例えば温
度27°C及び80°Cに於ける信号S3の波形の推移
を表し、これより、信号S3の周期には、温度0°C、
27°C及び80°Cの3点でほとんど差が無いことが
分かる。又、このシミュレーションは、図示せずも、他
の信号S1、S2についても同様の結果が得られた。
FIG. 2 is a diagram showing a simulation result of temperature dependence of the ring oscillator having the circuit configuration as shown in FIG. 2, waveform a, for example represents a transition of at signal S 3 of the waveform to a temperature 0 ° C, the waveform b represents the transition of the waveform of the in the signal S 3, for example, temperature 27 ° C and 80 ° C, Therefore, in the cycle of the signal S 3 , the temperature is 0 ° C,
It can be seen that there is almost no difference at the three points of 27 ° C and 80 ° C. In addition, although this simulation is not shown, similar results were obtained for the other signals S 1 and S 2 .

【0027】このように、本実施例では、温度の変化と
無関係に、常に一定の発振周期を持つ出力を発生できる
リングオシレータを得ることができ、例えばチャージポ
ンプを使用したDRAMの基準電位発生回路等に用いて
有用である。
As described above, in this embodiment, it is possible to obtain a ring oscillator which can always generate an output having a constant oscillation period irrespective of a change in temperature. For example, a reference potential generating circuit of a DRAM using a charge pump. It is useful for such purposes.

【0028】実施例2.又、上記実施例1において、各
抵抗素子の抵抗値に対してMOSトランジスタのオン抵
抗が無視できる程度のものであるときに、各抵抗素子と
して温度が高くなるほど抵抗値が小さくなるような特性
を示すものを用いてもよく、或は各抵抗素子の抵抗値に
対してMOSトランジスタのオン抵抗が無視できない程
度のものであるときに、各抵抗素子として温度が高くな
るほど抵抗値が小さくなるような特性を示すものを用
い、その際に各抵抗素子の値のMOSトランジスタのオ
ン抵抗に対する割合いを大きくしてもよい。
Example 2. In the first embodiment, when the on resistance of the MOS transistor is negligible with respect to the resistance value of each resistance element, the resistance value of each resistance element decreases as the temperature increases. As shown in the figure, or if the on resistance of the MOS transistor is not negligible with respect to the resistance value of each resistance element, the resistance value decreases as the temperature of each resistance element increases. It is also possible to use those exhibiting characteristics and increase the ratio of the value of each resistance element to the ON resistance of the MOS transistor at that time.

【0029】このような抵抗素子を用いることにより、
本実施例では、いずれの場合も温度が高くなるほど発振
周期が短くなる出力を発生できるリングオシレータを得
ることができ、特に温度が高くなるほどリフレッシュの
周期を短くする必要がある半導体装置、例えばDRAM
等のリフレッシュに用いて有用である。
By using such a resistance element,
In any of the embodiments, it is possible to obtain a ring oscillator that can generate an output in which the oscillation cycle becomes shorter as the temperature rises, and particularly, in a semiconductor device that requires a shorter refresh cycle as the temperature rises, for example, a DRAM.
It is useful for refreshing etc.

【0030】尚、上記各実施例では、MOSトランジス
タの全てに対して抵抗素子を挿入する場合に付いて説明
したが、回路全体で所定の温度依存性に対して、所望の
周期が得られれば、全てのMOSトランジスタに抵抗素
子を挿入しなくてもよい。又、NAND回路の代わりに
NOR回路を用いてもよい。
In each of the above embodiments, the case where the resistance element is inserted into all of the MOS transistors has been described, but if a desired cycle can be obtained with respect to a predetermined temperature dependence in the entire circuit. It is not necessary to insert resistance elements in all MOS transistors. A NOR circuit may be used instead of the NAND circuit.

【0031】[0031]

【発明の効果】以上のように請求項1の発明によれば、
導電型の異なる一対のトランジスタと、この一対のトラ
ンジスタの少なくとも一方の主電極と電源端子の間に接
続され、温度依存性がないか又は温度が高くなるほど抵
抗値が小さくなる抵抗素子とを有するインバータを奇数
個備えたので、温度の変化と無関係に、常に一定の発振
周期を持つ出力を発生できるリングオシレータを得るこ
とができ、例えばチャージポンプを使用したDRAMの
基準電位発生回路等に用いて有用であるという効果があ
る。
As described above, according to the invention of claim 1,
An inverter having a pair of transistors having different conductivity types and a resistance element connected between at least one main electrode of the pair of transistors and a power supply terminal and having no temperature dependence or a resistance element having a smaller resistance value as the temperature rises. Since it has an odd number of capacitors, it is possible to obtain a ring oscillator that can always generate an output having a constant oscillation period irrespective of temperature changes, and is useful, for example, in a reference potential generating circuit of a DRAM using a charge pump. The effect is that

【0032】又、請求項2の発明によれば、導電型の異
なる一対のトランジスタと、この一対のトランジスタの
少なくとも一方の主電極と電源端子の間に接続され、温
度が高くなるほど抵抗値が小さくなるか又は温度が高く
なるほど抵抗値が小さくなりかつその抵抗値の上記トラ
ンジスタのオン抵抗に対する割合いが大きな抵抗素子と
を有するインバータを奇数個備えたので、温度が高くな
るほど発振周期が短くなる出力を発生できるリングオシ
レータを得ることができ、特に温度が高くなるほどリフ
レッシュの周期を短くする必要がある半導体装置、例え
ばDRAM等のリフレッシュに用いて有用であるという
効果がある。
According to the second aspect of the present invention, a pair of transistors having different conductivity types are connected between at least one main electrode of the pair of transistors and the power supply terminal, and the resistance becomes smaller as the temperature rises. Since the resistance value becomes smaller as the temperature becomes higher or the temperature becomes higher, and an odd number of inverters having resistance elements having a large proportion of the resistance value to the ON resistance of the transistor are provided, the oscillation cycle becomes shorter as the temperature becomes higher. It is possible to obtain a ring oscillator capable of generating a noise, and it is particularly useful for refreshing a semiconductor device, such as a DRAM, which requires a shorter refresh cycle as the temperature rises.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】この発明の一実施例の動作説明に供するための
図である。
FIG. 2 is a diagram for explaining the operation of one embodiment of the present invention.

【図3】従来のリングオシレータを示す構成図である。FIG. 3 is a configuration diagram showing a conventional ring oscillator.

【図4】図3の具体例を示す回路図である。FIG. 4 is a circuit diagram showing a specific example of FIG.

【図5】従来例の動作説明に供するための波形図であ
る。
FIG. 5 is a waveform diagram for explaining the operation of the conventional example.

【図6】従来例の動作説明に供するための図である。FIG. 6 is a diagram for explaining the operation of a conventional example.

【符号の説明】[Explanation of symbols]

1A、2A インバータ 3A NAND回路 11、12 MOSトランジスタ 13、14 抵抗器 21、22 MOSトランジスタ 23、24 抵抗器 31〜34 MOSトランジスタ 35、36 抵抗器 1A, 2A Inverter 3A NAND circuit 11,12 MOS transistor 13,14 Resistor 21,22 MOS transistor 23,24 Resistor 31-34 MOS transistor 35,36 Resistor

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成4年12月10日[Submission date] December 10, 1992

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0016[Correction target item name] 0016

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0016】[0016]

【作用】請求項1の発明においては、抵抗素子の抵抗値
に対してトランジスタのオン抵抗が無視できない程度の
ものであるときには、本来トランジスタのオン抵抗が、
温度の上昇に伴って大きくなる性質を持っているので、
このような場合には、各抵抗素子として温度が高くなる
ほど抵抗値が小さくなるような特性を示すものを用い
る。又、抵抗素子の抵抗値に対してトランジスタのオン
抵抗が無視できる程度のものであるときには、回路の温
度依存性は、実質的に抵抗素子温度依存性で決まるの
で、このような場合には、抵抗素子としては温度依存性
のないものを使用する。これにより、いずれの場合も、
温度の変化と無関係に、常に一定の発振周期を持つ出力
を発生できるリングオシレータを得ることができ
According to the invention of claim 1, when the on-resistance of the transistor is not negligible with respect to the resistance value of the resistance element, the on-resistance of the transistor is originally
Since it has the property of increasing with increasing temperature,
In such a case, as each resistance element, one having a characteristic that the resistance value becomes smaller as the temperature rises is used. When the on-resistance of the transistor is negligible with respect to the resistance value of the resistance element, the temperature dependence of the circuit is substantially determined by the resistance element temperature dependence. A resistance element having no temperature dependence is used. This will, in any case,
Regardless of changes in temperature, always Ru can be obtained ring oscillator capable of generating an output having a constant oscillation period.

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0027[Name of item to be corrected] 0027

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0027】このように、本実施例では、温度の変化と
無関係に、常に一定の発振周期を持つ出力を発生できる
リングオシレータを得ることができ、例えばチャージポ
ンプを使用したDRAMの基準周期発生回路等に用いて
有用である。
As described above, in this embodiment, it is possible to obtain a ring oscillator which can always generate an output having a constant oscillation cycle regardless of a change in temperature. For example, a reference cycle generation circuit of a DRAM using a charge pump. It is useful for such purposes.

【手続補正3】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0031[Correction target item name] 0031

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0031】[0031]

【発明の効果】以上のように請求項1の発明によれば、
導電型の異なる一対のトランジスタと、この一対のトラ
ンジスタの少なくとも一方の主電極と電源端子の間に接
続され、温度依存性がないか又は温度が高くなるほど抵
抗値が小さくなる抵抗素子とを有するインバータを奇数
個備えたので、温度の変化と無関係に、常に一定の発振
周期を持つ出力を発生できるリングオシレータを得るこ
とができ、例えばチャージポンプを使用したDRAMの
基準周期発生回路等に用いて有用であるという効果があ
る。
As described above, according to the invention of claim 1,
An inverter having a pair of transistors having different conductivity types and a resistance element connected between at least one main electrode of the pair of transistors and a power supply terminal and having no temperature dependence or a resistance element having a smaller resistance value as the temperature rises. Since it has an odd number of ring oscillators, it is possible to obtain a ring oscillator that can always generate an output having a constant oscillation period regardless of changes in temperature. For example, it is useful as a reference period generation circuit of a DRAM using a charge pump. The effect is that

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 導電型の異なる一対のトランジスタと、
この一対のトランジスタの少なくとも一方の主電極と電
源端子の間に接続され、温度依存性がないか又は温度が
高くなるほど抵抗値が小さくなる抵抗素子とを有するイ
ンバータを奇数個備えたことを特徴とするリングオシレ
ータ。
1. A pair of transistors having different conductivity types,
An odd number of inverters having a resistance element that is connected between at least one main electrode of the pair of transistors and a power supply terminal and has a resistance value that does not depend on temperature or that becomes higher as the temperature rises are provided. Ring oscillator to
【請求項2】 導電型の異なる一対のトランジスタと、
この一対のトランジスタの少なくとも一方の主電極と電
源端子の間に接続され、温度が高くなるほど抵抗値が小
さくなるか又は温度が高くなるほど抵抗値が小さくなり
かつその抵抗値の上記トランジスタのオン抵抗に対する
割合いが大きな抵抗素子とを有するインバータを奇数個
備えたことを特徴とするリングオシレータ。
2. A pair of transistors having different conductivity types,
It is connected between at least one of the main electrodes of the pair of transistors and the power supply terminal, and the resistance value becomes smaller as the temperature rises, or becomes smaller as the temperature rises, and the resistance value becomes smaller than the on-resistance of the transistor. A ring oscillator comprising an odd number of inverters having a large proportion of resistance elements.
JP10130492A 1992-04-21 1992-04-21 Ring oscillator Pending JPH05299982A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10130492A JPH05299982A (en) 1992-04-21 1992-04-21 Ring oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10130492A JPH05299982A (en) 1992-04-21 1992-04-21 Ring oscillator

Publications (1)

Publication Number Publication Date
JPH05299982A true JPH05299982A (en) 1993-11-12

Family

ID=14297077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10130492A Pending JPH05299982A (en) 1992-04-21 1992-04-21 Ring oscillator

Country Status (1)

Country Link
JP (1) JPH05299982A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005931B2 (en) 2003-06-18 2006-02-28 Oki Electric Industry Co., Ltd. Semiconductor integrated circuit
JP2007134031A (en) * 2005-11-09 2007-05-31 Hynix Semiconductor Inc Temperature detecting apparatus
WO2010070784A1 (en) * 2008-12-19 2010-06-24 パナソニック株式会社 Temperature compensating oscillator circuit
US20140022023A1 (en) * 2012-07-20 2014-01-23 Mediatek Inc. Temperature-insensitive ring oscillators and inverter circuits
US9306577B2 (en) 2013-02-27 2016-04-05 Mediatek Inc. Supply voltage drift insensitive digitally controlled oscillator and phase locked loop circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005931B2 (en) 2003-06-18 2006-02-28 Oki Electric Industry Co., Ltd. Semiconductor integrated circuit
JP2007134031A (en) * 2005-11-09 2007-05-31 Hynix Semiconductor Inc Temperature detecting apparatus
WO2010070784A1 (en) * 2008-12-19 2010-06-24 パナソニック株式会社 Temperature compensating oscillator circuit
US20140022023A1 (en) * 2012-07-20 2014-01-23 Mediatek Inc. Temperature-insensitive ring oscillators and inverter circuits
CN103580604A (en) * 2012-07-20 2014-02-12 联发科技股份有限公司 Ring oscillator and inverter circuit
US9306577B2 (en) 2013-02-27 2016-04-05 Mediatek Inc. Supply voltage drift insensitive digitally controlled oscillator and phase locked loop circuit

Similar Documents

Publication Publication Date Title
KR890005227B1 (en) Ping oscillator with delay element and potential pulling circuit
JP3141816B2 (en) Oscillator circuit
JPH01200816A (en) Ring oscillator
JPH0468861B2 (en)
US3958187A (en) Clock signal generating device with complementary mos transistors
US3889211A (en) MOS field effect transistor crystal oscillator
JP3194136B2 (en) Substrate voltage generation circuit for semiconductor memory device
EP0361529B1 (en) Voltage controlled oscillator
JP3144395B2 (en) Delay circuit
KR19980058193A (en) Voltage controlled oscillator
JPH05299982A (en) Ring oscillator
JPH06177719A (en) Clock generating circuit
JPH0258806B2 (en)
US5923201A (en) Clock signal generating circuit
JP2003283305A (en) Oscillation circuit with temperature compensation
JPS5930340B2 (en) bias voltage generator
JP2937592B2 (en) Substrate bias generation circuit
JPH05268002A (en) Voltage controlled oscillator
KR940006974Y1 (en) Selecting circuit for oscillator
JPH0555905A (en) Cmos logic gate
JP2947042B2 (en) Low phase difference differential buffer
JP2616226B2 (en) Voltage controlled oscillator
JPH08148938A (en) Oscillation circuit
JPH0645830A (en) Oscillation circuit
KR0121228Y1 (en) Voltage controlled oscillator