JPH0529931A - Frequency synthesizer - Google Patents

Frequency synthesizer

Info

Publication number
JPH0529931A
JPH0529931A JP3207346A JP20734691A JPH0529931A JP H0529931 A JPH0529931 A JP H0529931A JP 3207346 A JP3207346 A JP 3207346A JP 20734691 A JP20734691 A JP 20734691A JP H0529931 A JPH0529931 A JP H0529931A
Authority
JP
Japan
Prior art keywords
frequency
frequency synthesizer
output
controlled oscillator
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3207346A
Other languages
Japanese (ja)
Inventor
Toshimitsu Kobayashi
利光 木林
Yoshifumi Toda
善文 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3207346A priority Critical patent/JPH0529931A/en
Publication of JPH0529931A publication Critical patent/JPH0529931A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PURPOSE:To quicken the frequency changeover of the frequency synthesizer. CONSTITUTION:The frequency synthesizer comprising a phase locked loop in which a comparator signal based on an output of a frequency variable controlled oscillator 30 and a reference signal based an output of a reference oscillator 31 are subjected to phase comparison at a phase comparator 32 and a phase difference signal is given to a loop filter 33 and used for a control signal for the controlled oscillator 30 is provided with a storage section 34 storing a data relating to a control signal of the controlled oscillator 30 corresponding to each output frequency for the synthesis of the frequency synthesizer. Then it is featured that when the output frequency of the frequency synthesizer is switched, a data corresponding to the output frequency after the changeover as the pre-processing is read out of the storage section 34 so that the control signal to the controlled oscillator 30 is a value in response to the read data.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は周波数シンセサイザに係
り、特に出力周波数の値を高速に切り替えることができ
る周波数シンセサイザに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency synthesizer, and more particularly to a frequency synthesizer capable of switching output frequency values at high speed.

【0002】かかる周波数シンセサイザは例えば自動車
電話機などの周波数源として用いられる。自動車電話機
では、自己が在圏するゾーンでそのゾーンに割り当てら
れた周波数を用いて通信を行っているが、これと共に、
自己が現在どのゾーンに在圏しているかを知るために隣
接ゾーンの電波状況も監視する必要がある。このために
は、自動車電話機側に現ゾーンの他に周囲ゾーンの周波
数をも含めた複数の周波数源が必要となり、この目的を
達成するために一般に周波数シンセサイザが用いられて
いる。一方、例えばTDM方式を用いて通信している場
合、隣接ゾーンの電波状況の監視は、自己が通信に用い
ているタイムスロット以外の短い時間帯に周波数を隣接
ゾーン周波数に次々に切り替えて行うことになる。この
ため周波数シンセサイザとしては、出力周波数を高速に
次々と切り替えできることが必要とされる。
Such a frequency synthesizer is used as a frequency source for, for example, an automobile telephone. Car phones use the frequency assigned to the zone in which they are located to communicate, but with this,
It is also necessary to monitor the radio wave condition of the adjacent zone in order to know in which zone the self is currently located. For this purpose, a plurality of frequency sources including the frequencies of the surrounding zone in addition to the current zone are required on the side of the car telephone, and a frequency synthesizer is generally used to achieve this purpose. On the other hand, when communicating using, for example, the TDM method, the radio wave condition of the adjacent zone should be monitored by switching the frequency to the adjacent zone frequency one after another in a short time zone other than the time slot used by the communication itself. become. Therefore, the frequency synthesizer is required to be able to switch the output frequency at high speed one after another.

【0003】[0003]

【従来の技術】従来の周波数シンセサイザの構成例が図
5に示される。ここではこの周波数シンセサイザを自動
車電話機の周波数源として用いており、この自動車電話
機は待機状態時においてバッテリーパワーセービングを
行う機能を持っている。
2. Description of the Related Art An example of the configuration of a conventional frequency synthesizer is shown in FIG. Here, this frequency synthesizer is used as a frequency source for an automobile telephone, and this automobile telephone has a function of performing battery power saving in a standby state.

【0004】図5において、1は高安定の基準周波数を
発生する基準発振器であり、ここでは例えば12.8M
Hz を発振するものとする。2 は基準発振器1の基準周
波数を分周する基準分周器であり、ここでは12.8M
Hz を25kHz の基準信号fr に分周する。3は位相
比較器であり、後述する比較分周器8からの比較信号f
v と基準分周器2からの基準信号fr の位相比較を行っ
てその位相差信号(位相進み信号と位相遅れ信号)をチ
ャージポンプ4に与える。
In FIG. 5, reference numeral 1 is a reference oscillator for generating a highly stable reference frequency, and here, for example, 12.8M.
It is assumed that Hz is oscillated. Reference numeral 2 is a reference frequency divider that divides the reference frequency of the reference oscillator 1. Here, 12.8M
Hz and divides the reference signal f r of 25 kHz. Reference numeral 3 denotes a phase comparator, which is a comparison signal f from a comparison frequency divider 8 described later.
v performs phase comparison of the reference signal f r from the reference frequency divider 2 and provides the phase difference signal (phase lead signal and a phase lag signal) to the charge pump 4.

【0005】5はループフィルタ部であり、抵抗器5
1、52とキャパシタ53からなる低域フィルタで構成
され、このキャパシタ53の充放電はチャージポンプ4
によって制御される。ループフィルタ部5の出力信号は
制御電圧として電圧制御発振器6に入力される。電圧制
御発振器6はここでは1.5GHz 程度の可変周波数を
発振する回路であり、その発振出力が信号シンセサイザ
の出力信号となると共に、プリスケーラ7を介して比較
分周器8に入力される。プリスケーラ7は電圧制御発振
器6からの1.5GHz 帯の発振周波数を10MHz 程
度の適当な大きさに分周する回路であり、また比較分周
器8はこのプリスケーラ7からの出力信号を25kHz
の比較信号fv に分周する回路である。
Reference numeral 5 denotes a loop filter section, which is a resistor 5
1, 52 and a capacitor 53, which is a low-pass filter.
Controlled by. The output signal of the loop filter unit 5 is input to the voltage controlled oscillator 6 as a control voltage. Here, the voltage controlled oscillator 6 is a circuit that oscillates a variable frequency of about 1.5 GHz, and its oscillation output serves as an output signal of the signal synthesizer and is input to the comparison frequency divider 8 via the prescaler 7. The prescaler 7 is a circuit that divides the oscillation frequency in the 1.5 GHz band from the voltage controlled oscillator 6 into an appropriate size of about 10 MHz, and the comparison frequency divider 8 outputs the output signal from the prescaler 7 at 25 kHz.
It is a circuit that divides the frequency of the comparison signal f v .

【0006】9は強制位相同期回路であり、この強制位
相同期回路9はパワーセーブのONからOFFへの切り
替わり時などの周波数シンセサイザの起動時に、周波数
シンセサイザが所望の出力周波数に高速にロックアップ
するよう制御を行う回路である。具体的には、比較分周
器8の比較信号fv を参照して、基準分周器2の基準信
号fr の位相が比較信号fv の位相に一致するように強
制的に基準分周器2の位相合わせを行う回路である。通
常、パワーセーブのON時には電圧制御発振器6の制御
電圧はパワーセーブONとなる直前の値に保持されるよ
うになっているので、パワーセーブOFFとなった後に
も比較信号fv の周波数は基準信号fr の周波数と同じ
に保たれるが位相差は生じる。強制位相同期回路9はこ
の位相差を強制的にゼロとすることにより周波数シンセ
サイザの引込み時間を短縮するものである。
Reference numeral 9 denotes a forced phase synchronizing circuit. The forced phase synchronizing circuit 9 locks up at a desired output frequency at high speed by the frequency synthesizer when the frequency synthesizer is started, for example, when power save is switched from ON to OFF. It is a circuit for performing such control. Specifically, by referring to the comparison signal f v of the comparison frequency divider 8, the reference frequency division is forcibly performed so that the phase of the reference signal f r of the reference frequency divider 2 matches the phase of the comparison signal f v. It is a circuit for adjusting the phase of the device 2. Normally, when the power save is turned on, the control voltage of the voltage controlled oscillator 6 is held at the value just before the power save is turned on. Therefore, even after the power save is turned off, the frequency of the comparison signal f v is the reference. It is kept the same as the frequency of the signal fr , but there is a phase difference. The forced phase synchronization circuit 9 shortens the lead-in time of the frequency synthesizer by forcibly setting the phase difference to zero.

【0007】上述の回路において、図中の二重線で囲ま
れた回路20、つまり基準分周器2、位相比較器3、チ
ャージポンプ4、比較分周器8、強制位相同期回路9で
構成される回路は、通常、一つのICとして構成されて
おり、このようなIC回路20と基準発振器1、ループ
フィルタ部5、電圧制御発振器6、プリスケーラ7等を
組み合わせて周波数シンセサイザが構成される。
In the above-mentioned circuit, a circuit 20 surrounded by a double line in the figure, that is, a reference frequency divider 2, a phase comparator 3, a charge pump 4, a comparison frequency divider 8, and a forced phase synchronization circuit 9 is used. The formed circuit is usually configured as one IC, and a frequency synthesizer is configured by combining such an IC circuit 20, the reference oscillator 1, the loop filter unit 5, the voltage controlled oscillator 6, the prescaler 7, and the like.

【0008】この周波数シンセサイザでは、IC回路2
0にクロックCLK、データDATA、ストローブ信号
STB、パワーセーブ信号PSが入力されており、この
データDATAにより基準分周器2と比較分周器8の分
周比を変えることで、周波数シンセサイザの出力周波数
を変えている。
In this frequency synthesizer, the IC circuit 2
The clock CLK, the data DATA, the strobe signal STB, and the power save signal PS are input to 0. By changing the division ratio of the reference frequency divider 2 and the comparison frequency divider 8 by this data DATA, the output of the frequency synthesizer is output. Changing the frequency.

【0009】[0009]

【発明が解決しようとする課題】従来の周波数シンセサ
イザでは、パワーセーブからの復帰時には上述の強制位
相同期回路9により引込みの高速化を実現することがで
きる。しかし、周波数切替えを行う場合、切替えを行っ
てからその目的とする周波数に位相同期ループが周波数
同期および位相同期するまでの時間は、ループフィルタ
の時定数および各部回路の伝達関数等によって決定され
る。この場合、ループフィルタはキャパシタの充放電に
ある程度の時間がかかるため、周波数切替えには時間が
かかる。このため、例えば前述した自動車電話機などに
おいて必要な周波数切替えの高速化の要求を十分満足で
きていなかった。
In the conventional frequency synthesizer, the pull-in speed can be increased by the above-mentioned forced phase synchronizing circuit 9 when returning from the power save. However, when frequency switching is performed, the time from the switching to the frequency synchronization and phase synchronization of the phase-locked loop to the target frequency is determined by the time constant of the loop filter and the transfer function of each circuit. . In this case, since the loop filter takes some time to charge and discharge the capacitor, it takes time to switch the frequency. For this reason, for example, the demand for speeding up the frequency switching necessary for the above-mentioned automobile telephones has not been sufficiently satisfied.

【0010】本発明はかかる事情に鑑みてなされたもの
であり、その目的とするところは、周波数シンセサイザ
の周波数切替えの高速化を図ることにある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to speed up frequency switching of a frequency synthesizer.

【0011】[0011]

【課題を解決するための手段】図1は本発明にかかる原
理説明図である。本発明に係る周波数シンセサイザは、
基本的な形態として、周波数可変制御形の制御発振器3
0の出力に基づく比較信号と基準発振器31の出力に基
づく基準信号とを位相比較器32で位相比較してその位
相差信号をループフィルタ33を通して制御発振器30
の制御信号とする位相同期ループで構成される周波数シ
ンセサイザにおいて、周波数シンセサイザで合成される
各出力周波数にそれぞれ対応した制御発振器30の制御
信号の値に関するデータを記憶する記憶部34を備え、
周波数シンセサイザの出力周波数を切り替える際に、そ
の前処理として切替え後の出力周波数に対応するデータ
を記憶部34から読み出して制御発振器30への制御信
号の値がその読み出したデータに応じた値となるように
しておくことを特徴とするものである。
FIG. 1 is a diagram illustrating the principle of the present invention. The frequency synthesizer according to the present invention is
As a basic form, a variable frequency control type controlled oscillator 3
The comparison signal based on the output of 0 and the reference signal based on the output of the reference oscillator 31 are phase-compared by the phase comparator 32, and the phase difference signal is passed through the loop filter 33 to the controlled oscillator 30.
In a frequency synthesizer configured with a phase locked loop as a control signal of, a storage unit 34 that stores data regarding the value of the control signal of the controlled oscillator 30 corresponding to each output frequency synthesized by the frequency synthesizer,
When switching the output frequency of the frequency synthesizer, the data corresponding to the output frequency after switching is read from the storage unit 34 as a pre-process, and the value of the control signal to the control oscillator 30 becomes a value according to the read data. It is characterized by doing so.

【0012】また本発明に係る周波数シンセサイザは、
他の形態として、上述の基本形態において、前処理にお
ける制御発振器30の制御信号の設定動作はループフィ
ルタ33のキャパシタを充放電することにより行われる
ようにしたものである。
Further, the frequency synthesizer according to the present invention is
As another mode, in the above-described basic mode, the setting operation of the control signal of the controlled oscillator 30 in the preprocessing is performed by charging and discharging the capacitor of the loop filter 33.

【0013】また本発明に係る周波数シンセサイザは、
他の形態として、上述の各形態において、周囲温度を検
出するための温度センサ35を備え、記憶部34には周
波数シンセサイザの出力周波数対応のデータが各温度別
に記憶されており、周波数シンセサイザの出力周波数の
切替えに際しては、温度センサ35で検出された温度に
対応するデータが記憶部34から読み出されるように構
成したものである。
Further, the frequency synthesizer according to the present invention is
As another mode, in each of the above modes, a temperature sensor 35 for detecting the ambient temperature is provided, and data corresponding to the output frequency of the frequency synthesizer is stored in the storage unit 34 for each temperature, and the output of the frequency synthesizer is stored. When the frequency is switched, the data corresponding to the temperature detected by the temperature sensor 35 is read from the storage unit 34.

【0014】また本発明に係る周波数シンセサイザは、
他の形態として、上述の各形態において、ループフィル
タ33の内部電圧を検出する検出部36と、検出部で検
出した内部電圧を記憶部34に書き込む書込み部37と
を備え、記憶部34には、各状態に対応して検出部36
で検出された内部電圧が制御信号対応のデータとして予
め書き込まれるようにしたものである。
Further, the frequency synthesizer according to the present invention is
As another mode, in each of the above modes, a detection unit 36 that detects the internal voltage of the loop filter 33 and a writing unit 37 that writes the internal voltage detected by the detection unit to the storage unit 34 are provided, and the storage unit 34 includes , The detection unit 36 corresponding to each state
The internal voltage detected in 1 is previously written as data corresponding to the control signal.

【0015】[0015]

【作用】周波数切替えを行うに際しては、まず前処理と
して、その切替え先の周波数に対応した制御発振器30
の制御信号に関するデータを記憶部34から読み出し、
制御発振器30の制御信号の値がその切替え先の周波数
に対応した値となるように予め設定しておく。これによ
り周波数引込み時間が短縮され、周波数切替えが高速化
される。
When the frequency is switched, first of all, as a pre-process, the controlled oscillator 30 corresponding to the frequency of the switching destination is used.
Reading the data relating to the control signal from the storage unit 34,
It is preset so that the value of the control signal of the controlled oscillator 30 becomes a value corresponding to the frequency of the switching destination. This shortens the frequency pull-in time and speeds up frequency switching.

【0016】また温度センサにより周囲温度を検出し、
その温度に対応したデータを記憶部34から読み出すよ
うにすると、周囲温度の違いによる誤差をなくして一層
正確な制御を行える。
The ambient temperature is detected by a temperature sensor,
By reading the data corresponding to the temperature from the storage unit 34, the error due to the difference in ambient temperature can be eliminated and more accurate control can be performed.

【0017】記憶部34へのデータの設定方法として
は、例えば、周波数シンセサイザの各出力周波数に対し
てループフィルタ33の実際の内部電圧を検出部36で
計測し、これを書込み部37により記憶部34に書き込
むことができる。
As a method of setting data in the storage unit 34, for example, the actual internal voltage of the loop filter 33 is measured by the detection unit 36 for each output frequency of the frequency synthesizer, and this is written by the writing unit 37 in the storage unit 37. Can be written to.

【0018】[0018]

【実施例】以下、図面を参照して本発明の実施例を説明
する。図2には本発明の一実施例としての周波数シンセ
サイザが示される。この周波数シンセサイザは前述同様
に自動車電話機の周波数源として用いられるものであっ
て、パワーセーブ機能を備えている。図中、基準発振器
1、基準分周器2、位相比較器3、チャージポンプ4、
ループフィルタ部5、電圧制御発振器6、プリスケーラ
7、比較分周器8、強制位相同期回路9は前述の従来技
術で説明したものと同じものである。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 shows a frequency synthesizer as an embodiment of the present invention. This frequency synthesizer is used as a frequency source for automobile telephones as described above, and has a power saving function. In the figure, a reference oscillator 1, a reference frequency divider 2, a phase comparator 3, a charge pump 4,
The loop filter unit 5, the voltage controlled oscillator 6, the prescaler 7, the comparison frequency divider 8, and the forced phase synchronization circuit 9 are the same as those described in the above-mentioned conventional technique.

【0019】従来回路との相違点として、実施例回路
は、制御回路10、ROM11、D/A変換器12、増
幅器13、スイッチ14、15、A/D変換器16、温
度センサ17を備えている。制御回路10にはクロック
CLK、データDATA、ストローブ信号STB、パワ
ーセーブ信号PSが入力されると共に温度センサ17か
ら検出温度値が入力されており、これらに基づいてスイ
ッチ14、15のON/OFFの制御およびROM11
のアドレス指定を行う。
As a difference from the conventional circuit, the embodiment circuit is provided with a control circuit 10, a ROM 11, a D / A converter 12, an amplifier 13, switches 14, 15, an A / D converter 16 and a temperature sensor 17. There is. The clock CLK, the data DATA, the strobe signal STB, and the power save signal PS are input to the control circuit 10, and the detected temperature value is input from the temperature sensor 17. Based on these, ON / OFF of the switches 14 and 15 is turned on. Control and ROM 11
Address is specified.

【0020】ROM11はEEPROMなどであり、こ
のROM11には、この周波数シンセサイザにより設定
可能な出力周波数の各値にそれぞれ対応させて、各温度
別に、その周波数を出力している時のループフィルタ部
5内のキャパシタ53の端子電圧値Vc (実質的に電圧
制御発振器6の制御電圧となる)がテーブルの形で記憶
されている。このテーブルの設定の仕方については後に
詳しく述べる。
The ROM 11 is an EEPROM or the like, and the loop filter section 5 is outputting to the ROM 11 for each temperature corresponding to each value of the output frequency which can be set by the frequency synthesizer. The terminal voltage value Vc of the internal capacitor 53 (which is substantially the control voltage of the voltage controlled oscillator 6) is stored in the form of a table. The method of setting this table will be described in detail later.

【0021】このROM11から読み出された端子電圧
データはD/A変換器12を介してアナログ信号に変換
された後、増幅器13とON時のスイッチ14を介して
ループフィルタ部5のキャパシタ53の端子に印加でき
るようになっている。またこのキャパシタ53の端子は
スイッチ15を介してA/D変換器16に接続されてお
り、それによりキャパシタ53の端子電圧値Vc をディ
ジタル信号に変換できるようになっている。このA/D
変換器16からの出力信号はROM11に書込みデータ
として入力される。
The terminal voltage data read from the ROM 11 is converted into an analog signal through the D / A converter 12, and then, through the amplifier 13 and the switch 14 at the time of ON, the capacitor 53 of the loop filter section 5 is converted. It can be applied to the terminals. The terminal of the capacitor 53 is connected to the A / D converter 16 via the switch 15 so that the terminal voltage value Vc of the capacitor 53 can be converted into a digital signal. This A / D
The output signal from the converter 16 is input to the ROM 11 as write data.

【0022】この実施例回路の動作を図4を参照して以
下に説明する。ここで図4は実施例回路の各部信号のタ
イムチャートであり、(a)はデータDATA、(b)
はクロックCLK、(c)はストローブ信号STB、
(d)はパワーセーブ信号PS、(e)はROM11に
入力されるアドレス信号、(f)はスイッチ14のON
/OFFを制御するスイッチ信号SW、(g)はループ
フィルタ部5におけるキャパシタ53の端子電圧値Vc
である。
The operation of the circuit of this embodiment will be described below with reference to FIG. Here, FIG. 4 is a time chart of signals at various parts of the embodiment circuit, in which (a) is data DATA and (b).
Is a clock CLK, (c) is a strobe signal STB,
(D) is the power save signal PS, (e) is the address signal input to the ROM 11, and (f) is the switch 14 ON.
A switch signal SW for controlling ON / OFF, (g) is a terminal voltage value Vc of the capacitor 53 in the loop filter unit 5.
Is.

【0023】この実施例回路の基本的な動作は従来例の
ものと同じである。すなわち、IC回路20に入力され
たデータDATAにより、周波数シンセサイザが所望の
周波数を出力するように基準分周器2および比較分周器
8の分周比が設定される。基準発振器1から出力された
出力信号は基準分周器2により基準信号fr に分周され
て位相比較器3の一方に入力され、またこの位相比較器
3の他方には電圧制御発振器6から出力された出力信号
が比較分周器8により比較信号fv に分周されて入力さ
れる。位相比較器3では入力された2入力信号の位相比
較を行って、その2入力信号の位相差に応じてチャージ
ポンプ4を駆動し、それによりループフィルタ部5のキ
ャパシタ53の充放電を行う。ループフィルタ部5から
出力された出力信号は電圧制御発振器6に制御電圧とし
て加えられ、これにより位相同期ループが形成されて、
位相同期および周波数同期がとられる。
The basic operation of the circuit of this embodiment is the same as that of the conventional example. That is, the data DATA input to the IC circuit 20 sets the frequency division ratios of the reference frequency divider 2 and the comparison frequency divider 8 so that the frequency synthesizer outputs a desired frequency. Output signal outputted from the reference oscillator 1 is divided into a reference signal f r by a reference frequency divider 2 is input to one of the phase comparator 3, also from the voltage controlled oscillator 6 and the other phase comparator 3 The output signal output is frequency-divided into the comparison signal f v by the comparison frequency divider 8 and is input. The phase comparator 3 compares the phases of the input two input signals and drives the charge pump 4 according to the phase difference between the two input signals, thereby charging and discharging the capacitor 53 of the loop filter unit 5. The output signal output from the loop filter unit 5 is applied to the voltage controlled oscillator 6 as a control voltage, whereby a phase locked loop is formed,
Phase synchronization and frequency synchronization are achieved.

【0024】ここで、周波数を他の値に切り替えるもの
とする。この周波数切替えを行う時には、まずIC回路
20にパワーセーブ信号PSが入力され、これにより周
波数シンセサイザはパワーセーブ状態となる。この後
に、外部からクロックCLK、データDATA、ストロ
ーブ信号STBが入力されると、このデータDATAに
基づき、基準分周器2および比較分周器8には、次に新
たに設定せんとする周波数に応じた分周比が設定され
る。
Here, it is assumed that the frequency is switched to another value. When this frequency switching is performed, first, the power save signal PS is input to the IC circuit 20, whereby the frequency synthesizer enters the power save state. After that, when the clock CLK, the data DATA, and the strobe signal STB are input from the outside, based on the data DATA, the reference frequency divider 2 and the comparison frequency divider 8 are set to the frequency to be newly set next. The corresponding division ratio is set.

【0025】これらクロックCLK、データDATA、
ストローブ信号STBは制御回路10にも入力され、こ
れにより制御回路10は、周波数シンセサイザで次に設
定せんとする周波数に対応したループフィルタ部5のキ
ャパシタ53の端子電圧値Vc のデータをROM11か
ら読み出すよう、ROM11に対してアドレス指定す
る。。おな、このデータは温度センサ17からの温度に
対応したものとなるようアドレス指定される。
These clock CLK, data DATA,
The strobe signal STB is also input to the control circuit 10, whereby the control circuit 10 reads from the ROM 11 the data of the terminal voltage value Vc of the capacitor 53 of the loop filter unit 5 corresponding to the frequency to be set next by the frequency synthesizer. Address to ROM 11. . Note that this data is addressed to correspond to the temperature from the temperature sensor 17.

【0026】これによりROM11からは切替え先の周
波数に対応したデータが読み出され、このデータがD/
A変換器12を介してアナログ値に変換されて増幅器1
3を介してスイッチ14に入力される。このスイッチ1
4は制御回路10からのスイッチ信号SWにより、パワ
ーセーブ中の適当なタイミングでONされ、それにより
ROM11から読み出されたデータがアナログ値に変換
されてスイッチ14を介してループフィルタ部5のキャ
パシタ53の端子に印加されることになる。この結果、
ループフィルタ部5のキャパシタ53の端子電圧値は、
ROM11から読み出されたデータに対応した値に一致
するよう充放電される。この値は、周波数シンセサイザ
が切替え先の周波数で安定した時のキャパシタ53の端
子電圧値(つまり電圧制御発振器6の制御電圧)であ
る。
As a result, the data corresponding to the frequency of the switching destination is read from the ROM 11, and this data is D /
The amplifier 1 after being converted into an analog value via the A converter 12
3 is input to the switch 14. This switch 1
The switch signal SW from the control circuit 10 turns on 4 at an appropriate timing during power saving, whereby the data read from the ROM 11 is converted into an analog value and the capacitor of the loop filter unit 5 is passed through the switch 14. It will be applied to the terminal of 53. As a result,
The terminal voltage value of the capacitor 53 of the loop filter unit 5 is
It is charged and discharged so as to match the value corresponding to the data read from the ROM 11. This value is the terminal voltage value of the capacitor 53 (that is, the control voltage of the voltage controlled oscillator 6) when the frequency synthesizer stabilizes at the frequency of the switching destination.

【0027】次にパワーセーブ信号PSがOFFとなっ
てパワーセーブ状態が解除されると、スイッチ14はO
FFとなり、これによりキャパシタ53はスイッチ14
側の回路からは切り離され、切替え先の周波数に周波数
同期および位相同期するよう通常の動作を開始する。
Next, when the power save signal PS is turned off and the power save state is released, the switch 14 is turned off.
It becomes FF, so that the capacitor 53 switches the switch 14
It is disconnected from the circuit on the side, and normal operation is started so as to be frequency-synchronized and phase-synchronized with the frequency of the switching destination.

【0028】このように、実施例回路では、パワーセー
ブ状態にある間に、ループフィルタ部5のキャパシタ5
3に、切替え先の周波数を設定するための電圧制御発振
器6の制御電圧をチャージして電圧制御発振器6の周波
数を合わせてしまい、それからパワーセーブ状態を解除
して、IC回路20内部の強制位相同期回路9によって
即座に位相同期を行っているので、周波数切替えの際の
引込み時間が極めて短時間でよく、周波数切替えの高速
化を図ることができる。
As described above, in the embodiment circuit, the capacitor 5 of the loop filter unit 5 is in the power saving state.
3, the control voltage of the voltage controlled oscillator 6 for setting the frequency of the switching destination is charged to match the frequency of the voltage controlled oscillator 6, and then the power save state is released to set the forced phase in the IC circuit 20. Since the phase synchronization is immediately performed by the synchronizing circuit 9, the pull-in time at the time of frequency switching can be extremely short, and the frequency switching can be speeded up.

【0029】またこの実施例回路では、温度センサ17
により周囲温度を計測して、周囲温度に応じてループフ
ィルタ部5のキャパシタ53に設定される端子電圧値を
制御しているので、周囲温度の違いに起因するキャパシ
タ53への設定電圧の誤差を低減できる。
In the circuit of this embodiment, the temperature sensor 17
Since the ambient voltage is measured by and the terminal voltage value set in the capacitor 53 of the loop filter unit 5 is controlled according to the ambient temperature, the error in the set voltage to the capacitor 53 due to the difference in ambient temperature is reduced. It can be reduced.

【0030】なお、実施例回路のスイッチ14の構成の
仕方としては種々のものがあり、例えば、図3の〔A〕
に示されるように、FETを使用し、周波数を上げる時
はFET1をONにしてループフィルタ部5のキャパシ
タ53を充電し、周波数を下げる時はFET2をONに
してループフィルタ部5のキャパシタ53を放電させ、
切替え時でない時は両方のFET1、FET2をOFF
にして位相同期ループに影響のないように構成する。あ
るいは図3の〔B〕に示されるように、スイッチ素子を
二つ使用し、周波数を切り替える時にスイッチSW4を
ONにしてループフィルタ部5のキャパシタ53を放電
させてその後にOFFにし、スイッチSW3をONにし
て所定の電圧をループフィルタ部5のキャパシタ53に
充電し、切替え時でない時は両方をOFFにして位相同
期ループに影響のないように構成する。
There are various ways of configuring the switch 14 of the embodiment circuit, for example, [A] in FIG.
As shown in, when FET is used, when increasing the frequency, FET1 is turned on to charge the capacitor 53 of the loop filter unit 5, and when decreasing frequency, FET2 is turned on and the capacitor 53 of the loop filter unit 5 is changed. Discharge
When not switching, turn off both FET1 and FET2
Then, the phase-locked loop is not affected. Alternatively, as shown in FIG. 3B, two switch elements are used, and when the frequency is switched, the switch SW4 is turned on to discharge the capacitor 53 of the loop filter unit 5 and then turned off, and the switch SW3 is turned on. The capacitor 53 of the loop filter unit 5 is charged with a predetermined voltage by turning it on, and both are turned off when switching is not performed so that the phase locked loop is not affected.

【0031】次に実施例回路におけるROM11へのデ
ータテーブルの設定の仕方について述べる。この設定は
例えば製品出荷時に行われることになる。
Next, a method of setting the data table in the ROM 11 in the embodiment circuit will be described. This setting is made at the time of product shipment, for example.

【0032】まず、電源を投入し、書込み信号を制御回
路10に与え、それにより制御回路10はROM11を
書込みモードにすると共にスイッチ15をONにする。
いま周波数が例えば1000チャネルあるとすると、1
チャネルから1000チャネルを4チャネル程ずつ順に
設定していき、各々の周波数でのループフィルタ部5の
制御電圧(つまりキャパシタ53の端子電圧)をスイッ
チ15を通してA/D変換器16に入力してここでディ
ジタル値の制御電圧データに変換し、この制御電圧デー
タをROM11に書き込む。この制御電圧データはその
時の出力周波数に対応したアドレス位置に書き込まれ
る。これにより、ROM11内のデータを自動的に書き
込んでいくことができる。
First, the power is turned on and a write signal is given to the control circuit 10, whereby the control circuit 10 sets the ROM 11 in the write mode and turns on the switch 15.
If there are now 1000 channels, for example, 1
About 1000 channels are sequentially set from about 4 channels, and the control voltage of the loop filter unit 5 at each frequency (that is, the terminal voltage of the capacitor 53) is input to the A / D converter 16 through the switch 15. Is converted into digital value control voltage data, and this control voltage data is written in the ROM 11. This control voltage data is written in the address position corresponding to the output frequency at that time. As a result, the data in the ROM 11 can be automatically written.

【0033】上述のようなデータ書込み処理を、周囲温
度を変化させて種々の温度対応に行い、各温度対応のR
OMテーブルを作成する。そして前述したように周波数
シンセサイザ動作中は温度センサ17により周囲温度を
検出してその温度に適したROMテーブルを使用して制
御電圧の設定を行う。
The data writing process as described above is performed for various temperatures by changing the ambient temperature, and R corresponding to each temperature is set.
Create an OM table. Then, as described above, during the operation of the frequency synthesizer, the ambient temperature is detected by the temperature sensor 17, and the control voltage is set by using the ROM table suitable for the temperature.

【0034】書込みが終了すると、制御回路10はスイ
ッチ15をOFFにして、位相同期ループに影響を与え
ないようにすると共に、ROM11を読出しモードに戻
す。
When the writing is completed, the control circuit 10 turns off the switch 15 so as not to affect the phase locked loop, and returns the ROM 11 to the read mode.

【0035】本発明の実施にあたっては種々の変形形態
が可能である。例えば上述の実施例では、ROM11に
自動的に制御電圧データを設定する回路(スイッチ1
5、A/D変換器16等)を設けてこの回路によりデー
タ設定を行ったが、もちろん本発明はこれに限られるも
のではなく、上述のような自動設定回路を用いずに、予
め行った実験により出力周波数と制御電圧値と温度の対
応表を作成しておき、この対応表に従ってROM11に
データ書込みを行うものであってもよい。もっとも実施
例のようにして周波数シンセサイザの出力周波数に対応
させて実際のループフィルタ部5の制御電圧を計測しそ
れをROMテーブル化すると、電圧制御発振器6やルー
プフィルタ部5の回路定数などにバラツキがあってもこ
れを吸収することができるので、より正確な制御が可能
となる。
Various modifications are possible in implementing the present invention. For example, in the above embodiment, the circuit (switch 1) for automatically setting the control voltage data in the ROM 11 is used.
5, A / D converter 16 and the like) were provided and the data was set by this circuit, but of course the present invention is not limited to this, and it was performed in advance without using the above-mentioned automatic setting circuit. It is also possible to create a correspondence table of the output frequency, the control voltage value, and the temperature by an experiment, and write the data in the ROM 11 according to this correspondence table. However, when the actual control voltage of the loop filter unit 5 is measured in correspondence with the output frequency of the frequency synthesizer as in the embodiment and the table is stored in the ROM table, the circuit constants of the voltage controlled oscillator 6 and the loop filter unit 5 vary. Even if there is, it can be absorbed, so that more accurate control becomes possible.

【0036】また上述の実施例では周囲温度による影響
を抑制するための温度センサ17を用いて温度補償を行
うようにしたが、もちろん本発明を実施するにあたって
はかかる温度補償を行わないものであってもよい。
In the above embodiment, the temperature sensor 17 for suppressing the influence of the ambient temperature is used for the temperature compensation, but of course, the temperature compensation is not performed when the present invention is carried out. May be.

【0037】また上述の実施例は自動車電話機の周波数
源として本発明の周波数シンセサイザを用いたが、これ
に限らず、種々の用途に本発明は適用可能である。
Although the frequency synthesizer of the present invention is used as the frequency source of the automobile telephone in the above-described embodiment, the present invention is not limited to this and the present invention can be applied to various uses.

【0038】[0038]

【発明の効果】以上に説明したように、本発明によれ
ば、周波数シンセサイザの周波数切替えを高速化するこ
とができる。
As described above, according to the present invention, it is possible to speed up the frequency switching of the frequency synthesizer.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.

【図2】本発明の一実施例としての周波数シンセサイザ
を示すブロック図である。
FIG. 2 is a block diagram showing a frequency synthesizer as one embodiment of the present invention.

【図3】実施例回路におけるスイッチの構成例を示すブ
ロック図である。
FIG. 3 is a block diagram showing a configuration example of a switch in the embodiment circuit.

【図4】実施例回路における各部信号のタイムチャート
である。
FIG. 4 is a time chart of each signal in the circuit of the embodiment.

【図5】周波数シンセサイザの従来例を示すブロック図
である。
FIG. 5 is a block diagram showing a conventional example of a frequency synthesizer.

【符号の説明】[Explanation of symbols]

1 基準発振器 2 基準分周器 3 位相比較器 4 チャージポンプ 5 ループフィルタ部 6 電圧制御発振器 7 プリスケーラ 8 比較分周器 9 強制位相同期回路 10 制御回路 11 ROM(読出し専用メモリ) 12 D/A変換器 13 増幅器 14、15 スイッチ 16 A/D変換器 17 温度センサ 1 Reference oscillator 2 reference divider 3 Phase comparator 4 charge pump 5 Loop filter section 6 Voltage controlled oscillator 7 Prescaler 8 comparison divider 9 Forced phase synchronization circuit 10 Control circuit 11 ROM (read-only memory) 12 D / A converter 13 Amplifier 14, 15 switch 16 A / D converter 17 Temperature sensor

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 周波数可変制御形の制御発振器(30)
の出力に基づく比較信号と基準発振器(31)の出力に
基づく基準信号とを位相比較器(32)で位相比較して
その位相差信号をループフィルタ(33)を通して該制
御発振器の制御信号とする位相同期ループで構成される
周波数シンセサイザにおいて、 周波数シンセサイザで合成される各出力周波数にそれぞ
れ対応した制御発振器の制御信号の値に関するデータを
記憶する記憶部(34)を備え、 該周波数シンセサイザの出力周波数を切り替える際に、
その前処理として切替え後の出力周波数に対応するデー
タを該記憶部から読み出して該制御発振器への制御信号
の値がその読み出したデータに応じた値となるようにし
ておくことを特徴とする周波数シンセサイザ。
1. A variable frequency control type controlled oscillator (30)
Of the reference signal based on the output of the reference oscillator and the reference signal based on the output of the reference oscillator (31) are compared in phase by the phase comparator (32), and the phase difference signal is used as the control signal of the control oscillator through the loop filter (33). A frequency synthesizer including a phase-locked loop is provided with a storage unit (34) for storing data relating to a control signal value of a controlled oscillator corresponding to each output frequency synthesized by the frequency synthesizer, and the output frequency of the frequency synthesizer. When switching between
As a preprocessing thereof, data corresponding to the output frequency after switching is read from the storage unit so that the value of the control signal to the controlled oscillator becomes a value according to the read data. Synthesizer.
【請求項2】 該前処理における制御発振器の制御信号
の設定動作は該ループフィルタのキャパシタを充放電す
ることにより行われる請求項1記載の周波数シンセサイ
ザ。
2. The frequency synthesizer according to claim 1, wherein the setting operation of the control signal of the controlled oscillator in the preprocessing is performed by charging and discharging the capacitor of the loop filter.
【請求項3】 周囲温度を検出するための温度センサ
(35)を備え、 該記憶部には周波数シンセサイザの出力周波数対応のデ
ータが各温度別に記憶されており、 周波数シンセサイザの出力周波数の切替えに際しては、
該温度センサで検出された温度に対応するデータが該記
憶部から読み出されるように構成された請求項1または
2記載の周波数シンセサイザ。
3. A temperature sensor (35) for detecting an ambient temperature is provided, and data corresponding to the output frequency of the frequency synthesizer is stored for each temperature in the storage unit, and when switching the output frequency of the frequency synthesizer. Is
3. The frequency synthesizer according to claim 1, wherein the data corresponding to the temperature detected by the temperature sensor is read from the storage unit.
【請求項4】 該ループフィルタの内部電圧を検出する
検出部(36)と、 該検出部で検出した内部電圧を該記憶部に書き込む書込
み部(37)とを備え、 該記憶部には、各状態に対応して該検出部で検出された
内部電圧が制御信号対応のデータとして予め書き込まれ
るよう構成された請求項1〜3の何れかに記載の周波数
シンセサイザ。
4. A detection unit (36) for detecting an internal voltage of the loop filter, and a writing unit (37) for writing the internal voltage detected by the detection unit to the storage unit, the storage unit comprising: The frequency synthesizer according to any one of claims 1 to 3, wherein the internal voltage detected by the detection unit corresponding to each state is pre-written as data corresponding to a control signal.
JP3207346A 1991-07-24 1991-07-24 Frequency synthesizer Withdrawn JPH0529931A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3207346A JPH0529931A (en) 1991-07-24 1991-07-24 Frequency synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3207346A JPH0529931A (en) 1991-07-24 1991-07-24 Frequency synthesizer

Publications (1)

Publication Number Publication Date
JPH0529931A true JPH0529931A (en) 1993-02-05

Family

ID=16538219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3207346A Withdrawn JPH0529931A (en) 1991-07-24 1991-07-24 Frequency synthesizer

Country Status (1)

Country Link
JP (1) JPH0529931A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750579A (en) * 1993-08-05 1995-02-21 Nec Corp Phase locked loop circuit
JP2009152910A (en) * 2007-12-21 2009-07-09 Renesas Technology Corp Semiconductor integrated circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750579A (en) * 1993-08-05 1995-02-21 Nec Corp Phase locked loop circuit
JP2009152910A (en) * 2007-12-21 2009-07-09 Renesas Technology Corp Semiconductor integrated circuit
US8334726B2 (en) 2007-12-21 2012-12-18 Renesas Electronics Corporation Semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
US5389899A (en) Frequency synthesizer having quick frequency pull in and phase lock-in
US5477194A (en) Temperature compensated PLL frequency synthesizer and high-speed frequency lock method using the same
US4780759A (en) Sampling clock generation circuit of video signal
US5113152A (en) Pll frequency synthesizer with circuit for changing loop filter time constant
US5008629A (en) Frequency synthesizer
EP0202072A2 (en) Frequency synthesizer
JPH05304467A (en) Oscillation circuit
US5661440A (en) PLL frequency synthesizer employing plural control frequencies to minimize overshoot
EP0376847B1 (en) PLL synthesizer
WO1999005792A1 (en) Pll frequency synthesizer and method for controlling the pll frequency synthesizer
EP0471502A1 (en) Phase locked loop circuit and semiconductor integrated circuit using the phase locked loop circuit
US5889824A (en) Intermittent receiving apparatus capable of reducing current consumption
JPH0529931A (en) Frequency synthesizer
JP2765443B2 (en) Phase locked loop circuit
US5406229A (en) Phase locked loop frequency synthesizer with fast frequency switching
JPH06338793A (en) Pll frequency synthesizer circuit
JP2001060870A (en) Frequency synthesizer device, frequency generation method and mobile radio unit
JPH06152404A (en) Frequency synthesizer
JPH09331253A (en) Phase-locked loop for improving phase-synchronizing time
JP2004282223A (en) Frequency synthesizer
JP3302082B2 (en) Frequency synthesizer
JPH0541664A (en) Frequency synthesizer
JPH0786931A (en) Frequency synthesizer
JP2921260B2 (en) Frequency synthesizer
JP2927801B2 (en) PLL circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981008