JPH0529918A - Ｅｃｌ論理回路ｉｃ - Google Patents
Ｅｃｌ論理回路ｉｃInfo
- Publication number
- JPH0529918A JPH0529918A JP3180013A JP18001391A JPH0529918A JP H0529918 A JPH0529918 A JP H0529918A JP 3180013 A JP3180013 A JP 3180013A JP 18001391 A JP18001391 A JP 18001391A JP H0529918 A JPH0529918 A JP H0529918A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- logic
- transistors
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体論理回路に係り、特にＥＣＬ論理回路
ＩＣに関し、広い温度範囲にわたって出力信号のレベル
シフト量を小さくして次段に接続される回路の論理出力
振幅を大きくとれるようにすることを目的とする。 【構成】電流スイッチ回路2 の、第一のトランジスタＴ
1,Ｔ2 と第二のトランジスタＴ3 のコレクタをそれぞれ
負荷抵抗Ｒ1、Ｒ2 を介してチップの外部に引出すコレ
クタ端子27、28を設ける。これにより、外部回路のレベ
ルシフト用の共通抵抗を介して、電流スイッチ回路２の
＋側をグランド線に接続できるので、温度に依存しない
定レベルシフト量を出力電位に与えることが可能とな
る。
ＩＣに関し、広い温度範囲にわたって出力信号のレベル
シフト量を小さくして次段に接続される回路の論理出力
振幅を大きくとれるようにすることを目的とする。 【構成】電流スイッチ回路2 の、第一のトランジスタＴ
1,Ｔ2 と第二のトランジスタＴ3 のコレクタをそれぞれ
負荷抵抗Ｒ1、Ｒ2 を介してチップの外部に引出すコレ
クタ端子27、28を設ける。これにより、外部回路のレベ
ルシフト用の共通抵抗を介して、電流スイッチ回路２の
＋側をグランド線に接続できるので、温度に依存しない
定レベルシフト量を出力電位に与えることが可能とな
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体論理回路に関
し、詳しくは温度変化に対して出力振幅を広くとれるＥ
ＣＬ論理回路ＩＣに関する。
し、詳しくは温度変化に対して出力振幅を広くとれるＥ
ＣＬ論理回路ＩＣに関する。
【０００２】一般に、ディジタル光通信などにおける信
号処理に用いる論理回路は、その高速性の特徴からＥＣ
Ｌ論理回路が多用される。このような論理回路をＩＣで
形成した場合に、出力電圧のレベルは次段への入力電圧
となるので、そのレベルの変化が小さいことが望まれ
る。
号処理に用いる論理回路は、その高速性の特徴からＥＣ
Ｌ論理回路が多用される。このような論理回路をＩＣで
形成した場合に、出力電圧のレベルは次段への入力電圧
となるので、そのレベルの変化が小さいことが望まれ
る。
【０００３】
【従来の技術】ＥＣＬ論理回路は一般に電流切替形論理
（ＣＭＬ）回路に負荷の駆動能力を向上させるために付
加したエミッタフォロワトランジスタにより構成される
高速デジタル回路である。
（ＣＭＬ）回路に負荷の駆動能力を向上させるために付
加したエミッタフォロワトランジスタにより構成される
高速デジタル回路である。
【０００４】図２は、従来のＥＣＬ論理回路ＩＣとその
使用例を示す図である。図において、１' は従来のＥＣ
Ｌ論理ＩＣで、例えばＯＲ／ＮＯＲゲートの単位論理回
路であり、このような単位論理回路の複数を１チップに
形成して標準のＥＣＬ論理ＩＣが構成されている。この
単位論理回路は、電流スイッチ回路２とエミッタフォロ
ワ出力回路３とからなる。電流スイッチ回路２は、ベー
スを入力端子21、22とし、コレクタが共通の負荷抵抗Ｒ
1 を介してグランド端子23に接続された２つのトランジ
スタＴ１、Ｔ２と、ベースに基準電圧Vrefが印加され、
コレクタが負荷抵抗Ｒ2 を介してグランド端子13に接続
されたトランジスタＴ3 とを、それぞれのエミッタを共
通接続し定電流回路24を介して電源端子25に接続して構
成される。
使用例を示す図である。図において、１' は従来のＥＣ
Ｌ論理ＩＣで、例えばＯＲ／ＮＯＲゲートの単位論理回
路であり、このような単位論理回路の複数を１チップに
形成して標準のＥＣＬ論理ＩＣが構成されている。この
単位論理回路は、電流スイッチ回路２とエミッタフォロ
ワ出力回路３とからなる。電流スイッチ回路２は、ベー
スを入力端子21、22とし、コレクタが共通の負荷抵抗Ｒ
1 を介してグランド端子23に接続された２つのトランジ
スタＴ１、Ｔ２と、ベースに基準電圧Vrefが印加され、
コレクタが負荷抵抗Ｒ2 を介してグランド端子13に接続
されたトランジスタＴ3 とを、それぞれのエミッタを共
通接続し定電流回路24を介して電源端子25に接続して構
成される。
【０００５】エミッタフォロワ出力回路２は、電流スイ
ッチ回路のトランジスタＴ１，Ｔ２の共通コレクタ、及
びＴ３のコレクタにそれぞれのベースが接続され、コレ
クタがグランド端子23に接続されたエミッタフォロワト
ランジスタＴ４，Ｔ５のエミッタを出力端子25,26 に接
続して出力を外部に取り出すオープンエミッタ形式とし
て構成されており、電流スイッチの出力電圧をＴ４，Ｔ
５のベースエミッタ電圧分だけ下げて出力電圧のレベル
シフトを行うとともに、出力インピーダスを小さくして
ファンアウト数を増加させる働きをなす。
ッチ回路のトランジスタＴ１，Ｔ２の共通コレクタ、及
びＴ３のコレクタにそれぞれのベースが接続され、コレ
クタがグランド端子23に接続されたエミッタフォロワト
ランジスタＴ４，Ｔ５のエミッタを出力端子25,26 に接
続して出力を外部に取り出すオープンエミッタ形式とし
て構成されており、電流スイッチの出力電圧をＴ４，Ｔ
５のベースエミッタ電圧分だけ下げて出力電圧のレベル
シフトを行うとともに、出力インピーダスを小さくして
ファンアウト数を増加させる働きをなす。
【０００６】この回路では、入力端子21,22 に加わる入
力のいずれかが"H" （基準電圧より大きい）のときT1,T
2 側のトランジスタが導通して定電流ＩO が負荷抵抗Ｒ
1 を流れ、負荷抵抗Ｒ1 から取り出される出力電位は
"L" となり、何れの入力も"L"のときは定電流ＩO は負
荷抵抗Ｒ2 を流れ、負荷抵抗Ｒ1 には流れないので出力
は"H" となり、この出力はエミッタフォロワトランジス
タＴ4 を介して出力端子16からＮＯＲ論理として出力さ
れる。負荷抵抗Ｒ2 からの出力電位は逆に動作して、Ｔ
5 を介して出力端子15にＯＲ論理として出力される。
力のいずれかが"H" （基準電圧より大きい）のときT1,T
2 側のトランジスタが導通して定電流ＩO が負荷抵抗Ｒ
1 を流れ、負荷抵抗Ｒ1 から取り出される出力電位は
"L" となり、何れの入力も"L"のときは定電流ＩO は負
荷抵抗Ｒ2 を流れ、負荷抵抗Ｒ1 には流れないので出力
は"H" となり、この出力はエミッタフォロワトランジス
タＴ4 を介して出力端子16からＮＯＲ論理として出力さ
れる。負荷抵抗Ｒ2 からの出力電位は逆に動作して、Ｔ
5 を介して出力端子15にＯＲ論理として出力される。
【０００７】ところで、このＥＣＬ論理回路ＩＣ１' の
出力側に電流スイッチ回路４を負荷として接続する場合
に、次段に入力する論理信号電位は、次段の電流スイッ
チのコレクタ電位より常に低くなければならない。これ
は、次段のトランジスタＴ6,Ｔ7 のコレクタベース間に
順方向電圧が加わってトランジスタが飽和することを防
止するためである。上記従来のＥＣＬ論理ＩＣを使用し
た論理回路網において、このトランジスタの飽和防止を
確実に実現するために、図に示す如く出力端子25,26
を、レベルシフト用のダイオードＤ1 、Ｄ2 と抵抗
Ｒ3 、Ｒ4 の直列接続を電源に接続した入力回路へ接続
して、次段電流スイッチ４への入力電圧をダイオードＤ
1 、Ｄ2 の順方向電圧降下分だけさらに低い方へレベル
シフトして用いていた。
出力側に電流スイッチ回路４を負荷として接続する場合
に、次段に入力する論理信号電位は、次段の電流スイッ
チのコレクタ電位より常に低くなければならない。これ
は、次段のトランジスタＴ6,Ｔ7 のコレクタベース間に
順方向電圧が加わってトランジスタが飽和することを防
止するためである。上記従来のＥＣＬ論理ＩＣを使用し
た論理回路網において、このトランジスタの飽和防止を
確実に実現するために、図に示す如く出力端子25,26
を、レベルシフト用のダイオードＤ1 、Ｄ2 と抵抗
Ｒ3 、Ｒ4 の直列接続を電源に接続した入力回路へ接続
して、次段電流スイッチ４への入力電圧をダイオードＤ
1 、Ｄ2 の順方向電圧降下分だけさらに低い方へレベル
シフトして用いていた。
【０００８】上記の２段のレベルシフトで、シリコン素
子の場合、次段ゲートへの入力電圧はエミッタフォロワ
用のトランジスタＴ４，Ｔ５のベースエミッタ間の順方
向ダイオード電圧０．７ＶとレベルシフトダイオードＤ
１，Ｄ２の順方向電圧降下０．６Ｖとの和の１．３Ｖだ
け、電流スイッチの出力電位からレベルシフトしてい
る。前段ゲートの出力が"H" の場合にこのようなダイオ
ード２段接続によるレベルシフトで、次段ＥＣＬ回路へ
の入力電圧は−１．３Ｖとなる。
子の場合、次段ゲートへの入力電圧はエミッタフォロワ
用のトランジスタＴ４，Ｔ５のベースエミッタ間の順方
向ダイオード電圧０．７ＶとレベルシフトダイオードＤ
１，Ｄ２の順方向電圧降下０．６Ｖとの和の１．３Ｖだ
け、電流スイッチの出力電位からレベルシフトしてい
る。前段ゲートの出力が"H" の場合にこのようなダイオ
ード２段接続によるレベルシフトで、次段ＥＣＬ回路へ
の入力電圧は−１．３Ｖとなる。
【０００９】
【発明が解決しようとする課題】ところで、ダイオード
の順方向電圧降下量は温度上昇により減少するので、使
用温度が高くなるとレベルシフト量が減少し次段への入
力電圧が高くなる。例えば、あるダイオードで順方向電
流１ｍＡのとき、２５°Ｃでは０．６Ｖの電圧降下が温
度１００°Ｃでは０．４５Ｖとなり１５０ｍＶだけ＋側
にレベルが変化する。従って、出力が"H" 論理のとき、
次段への入力電位は−１.3Ｖが−１.15 Ｖに上昇する。
の順方向電圧降下量は温度上昇により減少するので、使
用温度が高くなるとレベルシフト量が減少し次段への入
力電圧が高くなる。例えば、あるダイオードで順方向電
流１ｍＡのとき、２５°Ｃでは０．６Ｖの電圧降下が温
度１００°Ｃでは０．４５Ｖとなり１５０ｍＶだけ＋側
にレベルが変化する。従って、出力が"H" 論理のとき、
次段への入力電位は−１.3Ｖが−１.15 Ｖに上昇する。
【００１０】このような高温環境でも、次段の電流スイ
ッチのトランジスタのコレクタベース接合に順方向電圧
が加わらないように、即ち飽和を避けて正しい動作を行
わしるためには、予めこの分を見込んで、次段の電流ス
イッチ回路の出力が"L" 論理のときの電圧、即ちＴ６，
Ｔ７の導通時のコレクタ電位が上記−１.15 Ｖ以下とな
らないように定電流回路41と負荷抵抗Ｒ5 、Ｒ6 との組
合せを設定しておく必要がある。このため、次段の出力
論理振幅が制限されて大きくとれないという問題が生じ
る。また、レベルシフトダイオードはディスクリート部
品を個別に使用するので素子間のバラツキにより電圧シ
フト量が変動して次段の入力電位を高精度に保てないと
いう問題もある。
ッチのトランジスタのコレクタベース接合に順方向電圧
が加わらないように、即ち飽和を避けて正しい動作を行
わしるためには、予めこの分を見込んで、次段の電流ス
イッチ回路の出力が"L" 論理のときの電圧、即ちＴ６，
Ｔ７の導通時のコレクタ電位が上記−１.15 Ｖ以下とな
らないように定電流回路41と負荷抵抗Ｒ5 、Ｒ6 との組
合せを設定しておく必要がある。このため、次段の出力
論理振幅が制限されて大きくとれないという問題が生じ
る。また、レベルシフトダイオードはディスクリート部
品を個別に使用するので素子間のバラツキにより電圧シ
フト量が変動して次段の入力電位を高精度に保てないと
いう問題もある。
【００１１】このように、従来のＥＣＬ論理ＩＣでは、
チップ内部で電流スイッチのトランジスタのコレクタが
グランド端子に接続されているため、出力端子の外側で
個別ダイオードによるレベルシフトを行う必要があり、
使用温度範囲が広くなると次段に接続されるＥＣＬ回路
の出力論理振幅を大きくできず次段の設計が難しくなる
という問題があった。
チップ内部で電流スイッチのトランジスタのコレクタが
グランド端子に接続されているため、出力端子の外側で
個別ダイオードによるレベルシフトを行う必要があり、
使用温度範囲が広くなると次段に接続されるＥＣＬ回路
の出力論理振幅を大きくできず次段の設計が難しくなる
という問題があった。
【００１２】本発明は上記問題点に鑑み創出されたもの
で、広い温度範囲にわたって出力レベルの変動を小さく
して次段の論理出力振幅を大きくとれるＥＣＬ論理ＩＣ
を提供することを目的とする。
で、広い温度範囲にわたって出力レベルの変動を小さく
して次段の論理出力振幅を大きくとれるＥＣＬ論理ＩＣ
を提供することを目的とする。
【００１３】
【課題を解決するための手段】図１は本発明のＥＣＬ論
理回路ＩＣとその使用状態を示す回路図である。上記課
題は図１に示すように、第一のトランジスタＴ1,Ｔ2 と
第二のトランジスタＴ3 のエミッタを共通に接続し定電
流回路24を介して電源端子25に接続し、該第一のトラン
ジスタＴ1,Ｔ2のベースを入力端子21、22とし、該第一
のトランジスタＴ1,Ｔ2 のコレクタを共通接続して負荷
抵抗Ｒ1 を介してチップの外部に引き出してコレクタ端
子27とし、前記第二のトランジスタＴ3 のベースに基準
電位Ｖref を印加するとともにコレクタは別の負荷抵抗
Ｒ2 を介してチップの外部に引出してコレクタ端子28と
した電流スイッチ回路2 と、ベースをそれぞれ第一Ｔ1,
Ｔ2 と第二Ｔ3 のトランジスタのコレクタに接続し、コ
レクタをグランド端子23に接続し、エミッタを出力端子
25,26 に接続した第三、第四のトランジスタＴ4,Ｔ5 か
らなる開放エミッタ形式のエミッタフォロワ出力回路3
とを有することを特徴とする本発明のＥＣＬ論理回路Ｉ
Ｃにより解決される。
理回路ＩＣとその使用状態を示す回路図である。上記課
題は図１に示すように、第一のトランジスタＴ1,Ｔ2 と
第二のトランジスタＴ3 のエミッタを共通に接続し定電
流回路24を介して電源端子25に接続し、該第一のトラン
ジスタＴ1,Ｔ2のベースを入力端子21、22とし、該第一
のトランジスタＴ1,Ｔ2 のコレクタを共通接続して負荷
抵抗Ｒ1 を介してチップの外部に引き出してコレクタ端
子27とし、前記第二のトランジスタＴ3 のベースに基準
電位Ｖref を印加するとともにコレクタは別の負荷抵抗
Ｒ2 を介してチップの外部に引出してコレクタ端子28と
した電流スイッチ回路2 と、ベースをそれぞれ第一Ｔ1,
Ｔ2 と第二Ｔ3 のトランジスタのコレクタに接続し、コ
レクタをグランド端子23に接続し、エミッタを出力端子
25,26 に接続した第三、第四のトランジスタＴ4,Ｔ5 か
らなる開放エミッタ形式のエミッタフォロワ出力回路3
とを有することを特徴とする本発明のＥＣＬ論理回路Ｉ
Ｃにより解決される。
【００１４】
【作用】このＩＣを使用する時には、ＩＣの外部に引き
出されたコレクタ端子27,28 を共通接続して、かつ共通
のレベルシフト抵抗を介してグランド線に接続すること
ができる。この共通抵抗には、電流スイッチ回路４の定
電流Ｉ0 が常時流れるので、この共通抵抗による出力レ
ベルのシフト量は温度に影響されない一定値となる。従
って、論理"H" のときのＩＣの出力電位は共通抵抗の電
圧降下＋エミッタフォロワトランジスタＴ4,Ｔ5 のベー
スエミッタ接合電圧降下のみとなり、従来の如くレベル
シフト用のダイオードが接続されないので、温度変化に
対する"H"出力レベルの変動を小さくすることが可能と
なり、次段の出力振幅を大きくとれる。
出されたコレクタ端子27,28 を共通接続して、かつ共通
のレベルシフト抵抗を介してグランド線に接続すること
ができる。この共通抵抗には、電流スイッチ回路４の定
電流Ｉ0 が常時流れるので、この共通抵抗による出力レ
ベルのシフト量は温度に影響されない一定値となる。従
って、論理"H" のときのＩＣの出力電位は共通抵抗の電
圧降下＋エミッタフォロワトランジスタＴ4,Ｔ5 のベー
スエミッタ接合電圧降下のみとなり、従来の如くレベル
シフト用のダイオードが接続されないので、温度変化に
対する"H"出力レベルの変動を小さくすることが可能と
なり、次段の出力振幅を大きくとれる。
【００１５】
【実施例】以下添付図により本発明の実施例を説明す
る。図１は本発明のＥＣＬ論理ＩＣとその使用状態を示
す回路図である。なお全図を通じて同一符号は同一対象
物を示す。
る。図１は本発明のＥＣＬ論理ＩＣとその使用状態を示
す回路図である。なお全図を通じて同一符号は同一対象
物を示す。
【００１６】図において、１は本発明のＥＣＬ論理ＩＣ
( 単位論理回路) であり、その他は外部回路である。図
のＥＣＬ論理ＩＣ1 は図２で前述した２入力ＯＲ／ＮＯ
Ｒゲートであるため同一部分の説明は省略する。本発明
の従来技術との構成上の相違点は、電流スイッチ回路２
の各トランジスタＴ１、Ｔ２，Ｔ３のコレクタをチップ
内部でグランド端子に接続せず、負荷抵抗Ｒ1 、Ｒ2 を
介してＩＣの外部へ引き出すようにコレクタ端子27,28
を設けたことにある。
( 単位論理回路) であり、その他は外部回路である。図
のＥＣＬ論理ＩＣ1 は図２で前述した２入力ＯＲ／ＮＯ
Ｒゲートであるため同一部分の説明は省略する。本発明
の従来技術との構成上の相違点は、電流スイッチ回路２
の各トランジスタＴ１、Ｔ２，Ｔ３のコレクタをチップ
内部でグランド端子に接続せず、負荷抵抗Ｒ1 、Ｒ2 を
介してＩＣの外部へ引き出すようにコレクタ端子27,28
を設けたことにある。
【００１７】次に、このＩＣの使用例を図により説明す
る。即ち、使用に際しては、外部回路により二つのコレ
クタ端子27,28 間を短絡接続し、且つレベルシフト用の
共通抵抗Ｒ7 を介してグランド線ＧＮＤに接続する。こ
のように接続することにより、電流スイッチ回路２の何
れのトランジスタのオンオフとは無関係に、定電流Ｉｃ
がこの抵抗Ｒ7 に常に流れるので、出力論理値に関係な
く出力電圧をＲ7 ×Ｉｃだけ−側へシフトさせることが
できる。従って、このＩＣの出力端子25,26 は、レベル
シフトダイオードを介すことなく、電流スイッチ回路４
のトランジタＴ6,Ｔ7 のベースへ直接接続して用いるこ
とがてきる。
る。即ち、使用に際しては、外部回路により二つのコレ
クタ端子27,28 間を短絡接続し、且つレベルシフト用の
共通抵抗Ｒ7 を介してグランド線ＧＮＤに接続する。こ
のように接続することにより、電流スイッチ回路２の何
れのトランジスタのオンオフとは無関係に、定電流Ｉｃ
がこの抵抗Ｒ7 に常に流れるので、出力論理値に関係な
く出力電圧をＲ7 ×Ｉｃだけ−側へシフトさせることが
できる。従って、このＩＣの出力端子25,26 は、レベル
シフトダイオードを介すことなく、電流スイッチ回路４
のトランジタＴ6,Ｔ7 のベースへ直接接続して用いるこ
とがてきる。
【００１８】ＩＣ１が内蔵する定電流回路24による電流
は温度補償されており、温度によって電流値が変化しな
いので、ＩｃＲ7 分の電位シフト量は温度に依存ぜず、
レベルシフトダイオードを用いた従来技術にくらべて次
段の電流スイッチの設計が容易になる。
は温度補償されており、温度によって電流値が変化しな
いので、ＩｃＲ7 分の電位シフト量は温度に依存ぜず、
レベルシフトダイオードを用いた従来技術にくらべて次
段の電流スイッチの設計が容易になる。
【００１９】
【発明の効果】以上の説明から明らかなように、本発明
によれば、出力電位に与えるレベルシフト量の温度によ
る変動を小さく抑えることが可能となり、次段に接続さ
れる電流スイッチのベース電位の変動が小さくなり次段
回路の設計が容易になるという効果がある。
によれば、出力電位に与えるレベルシフト量の温度によ
る変動を小さく抑えることが可能となり、次段に接続さ
れる電流スイッチのベース電位の変動が小さくなり次段
回路の設計が容易になるという効果がある。
【図１】 本発明のＥＣＬ論理回路ＩＣとその使用状態
を示す回路図
を示す回路図
【図２】 従来のＥＣＬ論理回路ＩＣとその使用例を示
す図
す図
１─ＥＣＬ論理回路ＩＣ、２─電流スイッチ回路、21、
22─入力端子、24─定電流回路、25、26─出力端子、2
7,28 ─コレクタ端子、４─次段に接続される電流スイ
ッチ
22─入力端子、24─定電流回路、25、26─出力端子、2
7,28 ─コレクタ端子、４─次段に接続される電流スイ
ッチ
Claims (1)
- 【特許請求の範囲】 【請求項１】 第一のトランジスタ（Ｔ1,Ｔ2)と第二の
トランジスタ（Ｔ3)のエミッタを共通に接続し定電流回
路(24)を介して電源端子(25)に接続し、該第一のトラン
ジスタ（Ｔ1,Ｔ2)のベースを入力端子(21 、22) とし、
該第一のトランジスタ（Ｔ1,Ｔ2)のコレクタを共通接続
して負荷抵抗（Ｒ1)を介してチップの外部に引き出して
コレクタ端子(27)とし、前記第二のトランジスタ（Ｔ3)
のベースに基準電位（Ｖref)を印加するとともにコレク
タは別の負荷抵抗（Ｒ2 ）を介してチップの外部に引出
してコレクタ端子(28)とした電流スイッチ回路(2) と、
ベースをそれぞれ第一( Ｔ1,Ｔ2)と第二（Ｔ3)のトラン
ジスタのコレクタに接続し、コレクタをグランド端子(2
3)に接続し、エミッタを出力端子(25,26) に接続した第
三、第四のトランジスタ（Ｔ4,Ｔ5)からなる開放エミッ
タ形式のエミッタフォロワ出力回路(3) とを有すること
を特徴とするＥＣＬ論理回路ＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180013A JPH0529918A (ja) | 1991-07-20 | 1991-07-20 | Ｅｃｌ論理回路ｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180013A JPH0529918A (ja) | 1991-07-20 | 1991-07-20 | Ｅｃｌ論理回路ｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529918A true JPH0529918A (ja) | 1993-02-05 |
Family
ID=16075934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3180013A Withdrawn JPH0529918A (ja) | 1991-07-20 | 1991-07-20 | Ｅｃｌ論理回路ｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529918A (ja) |
-
1991
- 1991-07-20 JP JP3180013A patent/JPH0529918A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900000830B1 (ko) | 상보형(相補型) Bi-MIS 게이트 회로 | |
| JPH02179120A (ja) | 負荷制御エミッタ結合論理過渡ドライバ | |
| EP0375979A2 (en) | BICMOS driver circuit for high density CMOS logic circuits | |
| US4112314A (en) | Logical current switch | |
| JPH04287519A (ja) | 交流結合相補形プル・アップ及びプル・ダウン回路 | |
| US4578602A (en) | Voltage signal translator | |
| US5059827A (en) | ECL circuit with low voltage/fast pull-down | |
| US6211722B1 (en) | Low voltage high speed multiplexer and latch | |
| EP0258627B1 (en) | Logic level control for current switch emitter follower logic | |
| JP2852972B2 (ja) | 差動出力端を有するｔｔｌからｅｃｌ／ｃｍｌへの変換回路 | |
| EP0098155B1 (en) | Schmitt trigger circuit | |
| JPH0633715Y2 (ja) | トランジスタ−トランジスタ論理回路 | |
| US5852367A (en) | Speed enhanced level shifting circuit utilizing diode capacitance | |
| EP0285157A2 (en) | Tri-state output circuit | |
| US5057714A (en) | BiCMOS integrated circuit device utilizing Schottky diodes | |
| US4868904A (en) | Complementary noise-immune logic | |
| US5334886A (en) | Direct-coupled PNP transistor pull-up ECL circuits and direct-coupled complementary push-pull ECL circuits | |
| JPH0529918A (ja) | Ｅｃｌ論理回路ｉｃ | |
| US5028820A (en) | Series terminated ECL buffer circuit and method with an optimized temperature compensated output voltage swing | |
| EP0161015A1 (en) | Input circuit for producing discharge path to enhance operation | |
| US4259599A (en) | Complementary transistor switching circuit | |
| JPH0575438A (ja) | 相補型エミツタフオロワ | |
| US4743781A (en) | Dotting circuit with inhibit function | |
| JP2636558B2 (ja) | 論理判定回路 | |
| JP2534353B2 (ja) | 論理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |