JPH05298212A - 一連のアドレスを表す２進ワード中のビット数減少方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、変換メモリの一連のアドレスを表
す２進ワード中のビット数を減少する方法を提供するこ
とを目的とする。 【構成】 固定されたランクを持つ１以上のビット(C1)
を各開始アドレス(AI)から取出し、このビットから選択
アドレス(AS)を形成し、選択アドレスの関数として多数
の予め定められた第１のフォーマット(M11,M12,M13,M1
4) から選択されたフォーマット(M1i) を使用して一連
のビットを各開始アドレス(AI)から取出し、この一連の
ビット(C3,C6) により第１の相対アドレス２進ワード(A
V1) を形成し、選択されたフォーマットと関連した基本
アドレスにこの第１の相対アドレスを付加することを特
徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は一連のアドレスを表す２
進ワード中のビット数を減少する方法に関する。

【０００２】

【従来の技術】一連のアドレスは、シリーズ中のアドレ
スを全て符号化するために厳密に必要とされるビット数
よりかなり大きい多数のビットを有する２進ワードによ
って表されることが多い。例えば、遠隔通信フィールド
において、非同期的な時分割多重通信ネットワークを介
してデータを送信するために使用される各セルはＣＣＩ
ＴＴによって標準化され、特にセルと関連した通信の識
別を可能にする非常に多数のビットによって形成される
ヘッダを含む。通信ネットワークにおける２つのノード
間の境界部分において、このヘッダは12のラジアルリン
ク識別ビット、16のチャンネル識別ビットおよび４のチ
ャンネル属性ビットを含んでいる。各ラジアルリンクは
ネットワーク中のノードによって単一のエンティティと
して考えられ処理されるか、或は例えば異なる方向に関
連した通信を導くようにチャンネルごとに処理されるこ
とができる１セットのチャンネルを構成する。４のチャ
ンネル属性ビットは特に同じチャンネルを通じて導かれ
ることができる異なるタイプのデータ、例えば利用者に
よって発生されたデータまたは保守データ間で行われる
区別を可能にする。

【０００３】これらの32ビットにそれぞれ割当られた値
は、ネットワーク中の２つのノード間のリンクに対して
のみ有効である。ネットワーク中の各ノードを通過した
とき、この値は変化され、変換表と呼ばれる表において
読取られる値によって置換される。上記の32ビットおよ
びノード入力リンクを指定する番号はこの変換表にアク
セスするために使用される。表はヘッダの32ビットに新
しい値およびノード出力リンクを示す数を提供し、また
セル処理のために局部的に使用される情報を副次的に提
供する。この情報は各セルに対応し、セルに並列に送信
される信号情報を含む。

【０００４】

【発明が解決しようとする課題】ネットワーク中の２つ
のノード間の境界部分において通信が識別されることを
可能にするヘッダは32ビットを含み、したがって 228個
の異なる通信を識別し、各チャンネルに対して24個の異
なる属性を区別することを可能にする。利用者とネット
ワークとの間のインターフェイス部分において、ラジア
ルリンク識別フィールドは８ビットだけを含み、チャン
ネル識別性フィールドは16ビットを含み、チャンネル属
性フィールドは４ビットだけである。したがって、 244
個の通信を識別することが可能であり、各チャンネルに
対して24個の異なる属性を区別することを可能にする。
さらに、ノード入力リンクの数は異なるリンクに到達し
たチャンネルが区別されることを可能にする。実際に、
標準化されたヘッダによって与えられたアドレス能力は
ノードに実際に到達するチャンネルの数をかなり越えて
いる。この過剰状態は、ヘッダの32ビットまたは28ビッ
トが読取り・書込みアドレスとして直接使用される場
合、変換表を含むメモリ装置に対して深刻な欠点を伴
う。メモリの低い容量に対してその複雑さがつり合わな
いため、例えば４キロワードのような比較的小さい数の
ワードを含むことだけを必要とするメモリをアドレスす
るためにデコーダに32ビットまたは28ビットの入力ビッ
トを供給することは問題外である。

【０００５】１つの既知の解決方法は、アドレスするた
めのラジアルリンク識別フィールドおよびチャンネル識
別フィールドから取出されたビットのシリーズを使用す
ることである。このシリーズのフォーマットは予め定め
られており、そのビット数はラジアルリンク識別フィー
ルド用およびチャンネル識別フィールド用のビットの合
計数より低く、例えば28または32ビットの代わりに14ま
たは16ビットである。この方法の欠点は、ラジアルリン
ク識別フィールドおよびチャンネル識別フィールドの値
を選択するときにネットワークオペレータの自由度を制
限することである。

【０００６】別の解決方法は、ラジアルリンク識別フィ
ールドおよびチャンネル識別フィールド中の全ビットを
変換する内容によってアドレスされることができるメモ
リを使用することである。これらのフィールドが合計32
ビットを有している場合、このメモリは32ビットアドレ
ス入力を含んでいなければならない。例えば区別される
べきラジアルリンクまたはチャンネルが4096に等しい場
合、それは12ビットで符号化されたアドレスを提供する
出力を含む。この変換メモリは4096個の32ビットレジス
タおよび4096個の32ビット比較器を含んでいなければな
らず、各レジスタはラジアルリンク識別フィールドおよ
びチャンネル識別フィールドに対する予測値の１つを含
む。このメモリはまたメモリ中に蓄積された各値に対し
て装置が最初のアドレスの特定のビットをマスクするよ
うにマスク装置を含む。現在の技術状態においてこのよ
うなメモリはマスクするのに非常に高価であり、また単
一の集積回路中に含まれることができない。

【０００７】第３の解決方法は、プロセッサを使用して
28または32ビットの開始アドレスに関して減少された数
のビットを持つアドレスを計算することである。しかし
ながら、この解決方法はこのような計算を行うのに十分
な時間を残さない非常に高い２進データ速度のために非
同期的な時分割多重通信ネットワークにおけるセルヘッ
ダの変換に対して適応不可能である。

【０００８】本発明の目的は、これらのフィールドの値
に対する選択の優先自由度を制限せずにこのような変換
メモリの読取り・書込みアドレスを形成する２進ワード
におけるビットの数を減少する方法を提供することであ
って、それは容易に集積可能な通常の電子部品を使用し
て構成されることが可能であり、非同期的な時分割多重
通信ネットワークにおける２進データ伝送速度に対応し
た高速で実行可能である。

【０００９】

【課題を解決するための手段】本発明の方法は、固定さ
れたランクを有する少なくとも１つのビットを各開始ア
ドレスから取出し、上記のビットにより選択アドレスと
呼ばれるアドレスを形成し、選択アドレスの関数として
多数の予め定められた第１のフォーマットから選択され
たフォーマットを使用して各開始アドレスから一連のビ
ットを取出し、第１の相対アドレスと呼ばれる２進ワー
ドを上記の一連のビットにより形成し、予め定められて
おり、相対アドレスを決定し、開始アドレスより小さい
数のビットを持つ第１の減少アドレスを得るために選択
されたフォーマットと関連されている基本アドレスと呼
ばれるアドレスにこの相対アドレスを付加することから
なる連続的な少なくとも１つの第１のステップを含み、
さらに、第１のフォーマットの１つと関連した基本アド
レスを予め定めるために、第１のフォーマットを連続的
に考慮し、前記第１のフォーマットにおいて考慮された
第１のフォーマットと関連した基本アドレスとして０を
採用し、前に考慮された第１のフォーマットに対して決
定された最後の基本アドレスおよび１単位だけインクレ
メントされた前に考慮された最後の第１のフォーマット
を使用して得られることができる最大相対アドレス値の
合計を別の第１のフォーマットとそれぞれ関連した各基
本アドレスの値に対して採用することを特徴とする開始
アドレスと呼ばれる一連のアドレスを表わす２進ワード
におけるビットの数を減少する方法である。

【００１０】上記を特徴とする方法は、一連の減少アド
レスが１単位のインクレメントにおいて増加する一連の
値に対する一連の開始アドレスより近く、これはこれら
のアドレスを表すのに必要とされるビットの数を最小に
するのに最適な形態であるため開始アドレスのものより
少ない数のビットを持つアドレスを生成する。例えば、
一連のアドレスが２ｑ−１と２ｑとの間において多数の
値を含んでいる場合、この一連のアドレスを表すのに最
適なビット数はｑ−１に等しく、この一連のアドレスの
最適な形態は、例えば０から始まる一連の連続した値で
ある。開始アドレスがｑ−１より大きい多数のビットに
より符号化された場合、ヘッダ中のいくつかの群のビッ
トが可能な２進値の全てを取るわけではなく、所定の群
のビットによって取られた各値に対して別のビットが連
続または不連続的であるが、通常考慮された群のビット
が決して取らない値に対応した大きい空の間隔によって
別のサブセットから分離されたアドレス値のサブセット
を限定する値を取りことが観察されることができる。

【００１１】第１の観点において、本発明による方法は
上記のサブセット間の少なくともいくつかの空の間隔が
取除かれることを可能にする。各セブセットに対して一
連の相対アドレスを決定することは、サブセットを形成
する開始アドレスの連続性または相対的連続性を利用す
ることを可能にする。各サブセットに対して決定された
相対アドレスに基本アドレスを付加することは結果的に
２つの連続したサブセット間の間隔を減少するか、或は
取除くようにサブセット中の開始アドレスの値を全て変
換する。

【００１２】第１のステップに対して考慮された所定の
ビット群のもの以外のビットを考慮する。これらの別の
ビット間において、潜在的な値を全て取るわけではない
所定の群のビットを考慮する。このような群が存在して
いる場合、これは第１のステップ中に考慮された各サブ
セット自身が空の間隔によって分離されたアドレス値の
サブセットによって形成されることを意味する。

【００１３】本発明による方法の第２のステップはそれ
らを分離する空の間隔の少なくともいくつかを減少する
か、或は取除くように減少されたアドレスのサブステッ
プを変換することに等しい。

【００１４】これらのサブステップはそれら自身不連続
的であってもよい。開始アドレス値の分布は、最適なビ
ット数に等しい多数のビットが得られるまで一連のアド
レスを表すことを許した場合、方法中のステップ数は増
加されてもよい。

【００１５】一般に、第１のステップに加えて本発明に
よる方法はｎ−１の連続したステップを含み、ここにお
いてｎは少なくとも２に等しく、ｊが２乃至ｎの範囲の
持つ第ｊのステップは：第ｊのシリーズがｊ−１番目の
ステップによって与えられた減少アドレスを持つものよ
り小さい多数のビットを有するように、多数の予め定め
られた第ｊのフォーマットから選択されたフォーマット
にしたがって第ｊのシリーズのビットを各開始アドレス
から取出し、そのフォーマットはｊ−１番目のステップ
によって与えられた減少アドレスを利用して選択され、
第ｊの相対アドレスと呼ばれる２進ワードをこの第ｊの
シリーズのビットにより形成し、開始アドレスを置換
し、ｊ−１番目の減少アドレスのものより小さい多数の
ビットを有する第ｊの減少アドレスを得るために予め定
められ、選択されたフォーマットと関連された基本アド
レスと呼ばれるアドレスにこの第ｊの相対アドレスを付
加し、第ｊのフォーマットのものと関連した基本アドレ
スを予め定めるために：第ｊのフォーマットを連続的に
考慮し、これらの第ｊのフォーマットにおいて考慮され
た第１のフォーマットと関連した基本アドレスとして０
を採用し、前に考慮された第ｊのフォーマットに対して
決定された最後の基本アドレスおよび１単位だけインク
レメントされた考慮されたフォーマットを使用して得ら
れることができる最大相対アドレス値の合計を別の第ｊ
のフォーマットとそれぞれ関連した各基本アドレスの値
として採用することから成る。

【００１６】このようにして選択された基本アドレス
は、各基本アドレスにより得られた一連の減少アドレス
が別の第ｊのフォーマットと関連した基本アドレスによ
り得られる一連の減少アドレスと共通の値を持たない。

【００１７】非同期的な時分割多重送信用のリンク数お
よびセルヘッダによって形成された開始アドレスにおけ
るビットの数を減少するために特別な技術が使用され
る。請求項３は、ヘッダにおいてラジアルリンクおよび
チャンネル識別フィールドだけを考慮するこの技術の第
１の別の実施態様を提供する。請求項４は、ヘッダにお
いてチャンネル属性フィールドを考慮する別の別の実施
態様を提供する。

【００１８】本発明は以下の説明および関連した図面か
らさらに良く理解され、その他の詳細が明らかになるで
あろう。

【００１９】

【実施例】図１は一連の開始アドレスを表す２進ワード
ＡＩにおけるビット数を減少するように本発明による方
法を適用するための一般的な技術の第１のステップＥ1
および第ｊのステップＥj を示す。例えば、この２進ワ
ードは基準Ｃ1 ，…Ｃ7 により１／２バイトごとに基準
を付けられた28ビットを含む。

【００２０】第１のステップＥ1 は最初に予め定められ
たマスクＭＳ1 を使用して他のビットをマスクすること
によって開始アドレスから一連のビットを取出す。例え
ば、マスクＭＳ1 は１／２バイトＣ1 の４ビットを取出
す。その後、それは選択ビットＡＳｉと呼ばれるビット
を取出されたビットにより形成する。これを行うため
に、取出されたビットは動作基準１によって圧縮され
る。すなわち、それらはレレジスタの段階内で連続的に
なされる。選択アドレスＡＳｉは、それぞれフォーマッ
トメモリおよび基本アドレスメモリと呼ばれる２つのメ
モリＭＦ1 およびＭＡ1 を同時にアドレスするために使
用される。メモリＭＦ1 はいくつかのマスクＭｌｉを含
み、それぞれ選択アドレスＡＳｉ中の種々の潜在的な値
のそれぞれに対応する予め定められたフォーマットを限
定する。メモリＭＡ1 は、ＡＢ（Ｍｌｉ）で示されたい
くつかの基本アドレスを含み、それぞれ選択アドレスＡ
Ｓｉの値の１つにそれぞれ対応する。この例において、
選択アドレスを形成する１／２バイトＣ1 が実際に16個
の値を取るならば、ｉは値１乃至16を取る。

【００２１】各マスクＭｌｉはこの例において28ビット
を含み、一連のビットが開始アドレスＡＩから取出され
ることを可能にする。例えば、１／２バイトＣ3 および
Ｃ6が 256のアドレスの連続したセットを符号化したこ
とが認められた場合、それはその他全てのビットをマス
クすることによってこれら２つのバイトＣ3 およびＣ6
の取出しを可能にする。２つの１／２バイトＣ3 および
Ｃ6 はこの例において0 乃至255 の全ての値を取る第１
の相対アドレスＡＶ1 と呼ばれる２進ワードを形成する
ように動作基準２によって圧縮される。相対アドレスＡ
Ｖ1 は、第１の減少アドレスＡＴ1 と呼ばれるアドレス
を得るためにメモリＭＡ1 によって与えられた基本アド
レスＡＢ（Ｍｌｉ）に動作基準３を通して付加される。
減少したアドレスＡＴ1 は基本アドレス（Ｍｌｉ）中の
ビット数に主として依存し、可変アドレスＡＶ1 中のも
のより通常大きいビット数を含む。減少したアドレスＡ
Ｔ1 中のビット数は最初のアドレスＡＩのビット数より
常に小さい。

【００２２】第１のフォーマットＭｌｉの１つと関連さ
れた基本アドレス（Ｍｌｉ）の決定は；任意の順序で第
１のフォーマットＭｌｉを連続的に考慮し、０はこの第
１のフォーマットにおいて考慮された第１のフォーマッ
トと関連した基本アドレスと考え、１単位だけインクレ
メントされた前に考慮された第１のフォーマットを使用
して得られることができる最大減少アドレス値は別の第
１のフォーマットとそれぞれ関連した各基本アドレスの
値と考えることから成る。

【００２３】実際に、この最大減少アドレス値は前に考
慮された第１のフォーマットに対して決定された最後の
基本アドレス、並びに考慮されたフォーマットを使用し
て得られることができる最大相対アドレス値を加算する
ことによって計算される。

【００２４】図２は図１に示された適応技術のこの第１
のステップＥ1 を示す。図２中の第１のラインは、一連
の開始アドレスＡＩを表す28ビットを使用して符号化さ
れることができる最初のアドレスの 228個の値の全てを
示す。この例において、これらの28ビットによって７×
214個のアドレス値だけが実際に符号化されている。こ
れらの実際に符号化された値は、216 ，214 および215
の連続した値をそれぞれ含む例えば３つのサブセットＥ
Ｎ1 ，ＥＮ2 およびＥＮ3 と関連され、これらのサブセ
ットは符号化されることができるが、アドレスとして使
用されない値に対応した空の間隔によって分離される。
第１のステップＥ1 を示すために各サブセットは連続的
である、すなわち一連の連続した値によって形成される
と考えられるが、これは特定の場合だけである。第１の
サブセットは値０で始まる。第１および第２のセットは
２× 214個の値に対応した空の間隔によって分離され
る。第２および第３のサブセットは 214個の値に対応し
た空の間隔によって分離される。

【００２５】本発明による方法の第１のステップは、開
始アドレス値ＡＩの３つの分離したサブセットに３つの
結合されたサブセットＳＥ1 ，ＳＥ2 およびＳＥ3 から
構成された減少アドレス値ＡＴ1 の連続したセットを関
連させる。サブセットＥＮ1，ＥＮ2 およびＥＮ3 と関
連した開始アドレス値ＡＩは、16，14および15ビットを
それぞれ含む３つのシリーズのＡＩビットの値の変化に
よってそれぞれ符号化される。

【００２６】図１に示されたように、これらの３つのシ
リーズのビットは３つのマスクＭ11，Ｍ12およびＭ13を
使用してそれぞれ取出される。

【００２７】 これら３つのシリーズのビットによって得られた値は３
つのシリーズの重畳した相対アドレスＡＶ1 ：０乃至 2
16−1 ；０乃至 214−1 ０乃至 215−1 ；を形成する。
これら３つのシリーズの相対アドレスＡＶ1 は、これが
共通の値を持たず、実現可能なならば結合されている３
つのシリーズの減少アドレス値ＡＴ1 を得るように変換
されなければならない。

【００２８】全シリーズの相対アドレスは、アドレスＡ
Ｉから一定値の任意のビットを取出すために使用できな
い、すなわち値０を決して取らず、したがって値１のま
まであるため値０で始まることに留意すべきである。

【００２９】選択アドレスＡＳｉの３つの値はそれぞれ
３つのマスクＭ11，Ｍ12およびＭ13並びに３つのシリー
ズの相対アドレス値ＡＴ1 を変換するために使用された
３つの基本アドレス値ＡＢ（Ｍ11），ＡＢ（Ｍ12）およ
びＡＢ（Ｍ13）を選択する。例えば、考慮された第１の
シリーズの相対アドレス値はサブセットＥＮ1 の開始ア
ドレスＡＩに対応したものである。それは値０で始まる
ため変換される必要がない。したがって、基本アドレス
ＡＢ（Ｍ11）は０に等しく取られる。サブセットＥＮ1
の開始アドレスＡＩに対応した減少アドレスＡＴ1 は０
乃至 216−1である。これは図２におけるサブセットＳ
Ｅ1 である。

【００３０】例えば、考慮された第２のシリーズの相対
アドレス値はサブセットＥＮ2 の開始アドレスＡＩに対
応したものである。このシリーズは値０で始まるため、
それは前に得られた最大の減少アドレス値と結合される
ように４× 214＝ 216から変換される必要がある。した
がって、基本アドレスＡＢ（Ｍ3 ）は 216に等しく取ら
れる。したがって、サブセットＥＮ2 の開始アドレスＡ
Ｉに対応した減少アドレスＡＴ1 は 215乃至 216＋ 214
−1 ＝５× 214−1 である。これは図２におけるサブセ
ットＳＥ2 である。

【００３１】例えば、考慮された第３のシリーズの相対
アドレス値はサブセットＥＮ3 の開始アドレスＡＩに対
応したものである。このシリーズは値０で始まるため、
それは前に決定された最大の減少アドレス値と結合され
るように５× 214から変換される必要がある。したがっ
て、基本アドレスＡＢ（Ｍ12）は 216に等しく取られ
る。したがって、サブセットＥＮ3 の開始アドレスＡＩ
に対応した減少アドレスＡＴ1 は５× 214乃至５× 214
＋ 215−1 ＝７× 214−1 である。これは図２における
サブセットＳＥ3 である。

【００３２】この例において、セットＥＮ1 ，ＥＮ2 お
よびＥＮ3 は増加している開始アドレス値に対応し、同
じ順序で増加する減少アドレスを得るために連続的に考
慮される。これは本発明による方法に対して好ましい
が、強制的ではない適応技術である。

【００３３】この非常に簡単な例において、開始アドレ
ス値の各サブセットＥＮ1 ，ＥＮ2およびＥＮ3 は連続
していると考えられるため、単一のステップは連続した
シリーズの減少アドレスＡＴ1 を得るために十分であ
る。これらのサブセットが連続していないならば、通常
さらに多くのステップが最も小さい可能な数のビットを
達成するために必要である。

【００３４】図１に示されているように、ｊが少なくと
も２に等しい一般的な適応技術の第ｊのステップは最初
に第ｊ−１のステップによって読取りモードにおけるア
ドレスにアドレスとしてフォーマットメモリＭＦｊおよ
び基本アドレスメモリＭＡｊをｊ−１ステップにより与
えられた減少アドレスＡＴ（ｊ−１）を使用する。メモ
リＭＦｊは例えば開始アドレスＡＩから一連のビットを
取出すようにフォーマットを限定する予め定められたマ
スクＭｊｋを提供する。メモリＭＦｊはｐ個の異なるマ
スクＭｊ1 ，…，Ｍｊｐを蓄積し、数ｐは通常減少アド
レスＡＴ（ｊ−１）に対する潜在的な値の数よりかなり
小さい。メモリＭａｊはマスクＭｊｋに対応した基本ア
ドレスＡＢ（Ｍｊｋ）を与える。マスクＭｊｋは、例え
ば２つの１／２バイトＣ2 およびＣ4 によって形成され
る一連のビットの開始アドレスＡＩからの取出しを可能
にする。

【００３５】一般に、この一連のビットは値におけるそ
の変化が第ｊ−１の減少アドレスにおける値のセットに
対する連続した値のサブセットを表すように選択される
ため、第ｊのステップ中開始アドレスＡＩから取出され
た一連のビットは第ｊ−１のステップによって与えられ
た減少アドレスＡＴ（ｊ−１）のものより小さい多数の
ビットを含む。さらに、このサブセットは常にセットよ
り小さい値を含んでいる。この例において、マスクはＭ
ｊｋは開始アドレスからの８ビットの取出しを可能にす
る。これらの８ビットは、メモリＭＡｊによって与えら
れた基本アドレスＡＢ（Ｍｊｋ）に動作基準５によって
付加される相対アドレスＡＢ（Ｍｊｋ）を形成する２進
ワードを得るために動作基準４によって圧縮される。こ
の付加は第ｊの減少アドレスＡＴ（ｊ−１）のものより
小さい多数のビットを第ｊの減少アドレス（ＡＴｊ）に
与える。

【００３６】ｋ＝１，…，Ｐである基本アドレスＡＢ
（Ｍｊｋ）は、予め定められたマスクＭｊｋによって限
定されたフォーマットとそれぞれ関連させられ、１から
ｐまでの各値ｊに対して得られた一連の減少アドレスＡ
ＴｊがマスクＭｊ1 ，…，Ｍｊｋ−１，Ｍｊｋ＋１，…
Ｍｊｐによってそれぞれ限定された別の第ｊのフォーマ
ットと関連した基本アドレスにより得られた一連の減少
アドレスと共通の値を持たないように選択される。第ｊ
のフォーマットの数ｐは、開始アドレス値が分配された
方法に依存している。基本アドレスＡＢ（Ｍｊｉ）はｊ
の固定された値に対してマスクＭｉｊにおいて考慮され
た第１のマスクに対して０に等しく取られ；またこの最
大値を１単位だけインクレメントすることによってｊの
同じ値に対して別のマスクＭｊｉに対して前に得られた
減少アドレスの最大値に等しく取られる。

【００３７】ｊの固定された値に対して前に考慮された
別のマスクを使用して得られることができる減少アドレ
スのこの最大値は、もしあるならばこれらの第ｊのマス
クに対して計算されたに最後の基本アドレス値、および
考慮されたマスクを使用して得られることができる最大
の相対アドレス値、すなわちこのマスクを使用して取出
され、その後圧縮された一連のビットの最大値を付加す
ることによって計算される。ｊのこの値に対する第１の
基本アドレスが考慮された場合、それは０に等しく取ら
れる。

【００３８】図３は、図２に示されたものに類似してい
るが、しかしその後一連の連続値によってそれぞれ形成
されないサブステップを考慮した一例に対してｊ＝２の
場合の第ｊのステップＥｊの一使用例を示す。図３中の
第１のラインは、図２を参照して示されたものに類似し
た第１のステップ中の変換によって得られる減少アドレ
ス値ＡＴ1 の３つのサブステップＳＥ1'，ＳＥ2'および
ＳＥ3'を表わし、これら３つのサブステップ間の空の間
隔が取除かれている。

【００３９】減少アドレスＡＴ1 は17ビットで、しかし
この例においてそれらの値が０乃至７× 214−1 の範囲
で符号化される。さらに、これらの値はこの間隔を連続
的にスパンしない。減少アドレスＡＴ1 は実際には213
，214 ，213 ，213 ，212 ，212 ，212 および212 の
連続した値をそれぞれ含んでいる８つのサブステップＳ
Ｓ1 乃至ＳＳ8 でグループ化される７× 213個の値だけ
を取る。

【００４０】これらのサブステップは、アドレスを形成
するためには使用されない潜在的な値に対応した空の間
隔によって分離されている。サブステップＳＥ1'，ＳＥ
2'およびＳＥ3'は全て同数の値を有しているわけではな
い。この例において、サブセットＳＳ1 の第１の値は０
である；したがってそれは変換される必要がない。

【００４１】一例として、本発明の方法の第２のステッ
プＥ2 によるサブステップＳＳ1 乃至ＳＳ4 の処理を考
慮する。第１のステップＥによって与えられた減少アド
レスＡＴ1 におけるこれらの値全てのうちのサブセット
ＳＳ1 に属しているものはマスクＭ21がフォーマットメ
モリＭＦ2 において読取られることを可能にする。フォ
ーマットメモリＭＦ2 は、相対アドレスＡＶ2 を形成す
るように開始アドレスＡＩから一連のビットの取出しを
可能にする。マスクＭ21は減少アドレスＡＴ1の各値に
対して相対アドレスＡＶ2 の値を得るように、またサブ
のサブセットＳＳ1 の減少アドレス値に対応した相対ア
ドレス値ＡＶの全てが互いに異なっているように選択さ
れる。同様に、マスクＭ22乃至Ｍ28はサブのサブセット
ＳＳ2 乃至ＳＳ8 の各減少アドレスＡＴ1 に対してメモ
リＭＦ2 において読取られる。

【００４２】各減少アドレスＡＴ1 はまた基本アドレス
が基本アドレスメモリＭＡ2 において読取られることを
可能にする。メモリＭＡ2 は、サブのサブセットＳＳ1
に対応した1 減少アドレスＡＴ1 の全てに基本アドレス
ＡＢ（Ｍ21）を；サブのサブセットＳＳ2 に対応した減
少アドレスＡＴ1 の全てに基本アドレスＡＢ（Ｍ22）
を；サブのサブセットＳＳ3 に対応した減少アドレスＡ
Ｔ1 の全てに基本アドレスＡＢ（Ｍ22）を；およびサブ
のサブセットＳＳ4 に対応した減少アドレスＡＴ1 の全
てに基本アドレスＡＢ（Ｍ23）を提供する。

【００４３】例えば、マスクＭ21はサブのサブセットＳ
Ｓ1 における減少アドレスＡＴ12の213 個の連続した値
にそれぞれ対応した相対アドレスＡＶ2 の213 個の連続
した値を形成するように一連の13ビットが開始アドレス
ＡＴから取出されることを可能にする。

【００４４】サブのサブセットＳＳ1 に対する相対アド
レスＡＶ2 の値は、サブのサブセットＳＳ1 中のこの例
に対する減少アドレス値ＡＴ1 のように０乃至 213−１
を範囲とする。相対アドレス値ＡＶ2 はそれらの最小値
に対して０を有するから、それらを変換する必要はな
い。したがって、基本アドレスＡＢ（Ｍ21）は０に等し
く取られる。したがって、ＳＳ1 に対して得られた減少
アドレスＡＴ2 は０乃至213−１を範囲とする。

【００４５】マスクＭ22は、サブのサブセットＳＳ2 中
の範囲０乃至 214−１の 214個の減少アドレス値ＡＴ1
にそれぞれ対応した 214個の連続した相対アドレス値Ａ
Ｖ2を形成するように開始アドレスＡＩが一例の14ビッ
トから取出されることを可能にし、一方対応した減少ア
ドレス値ＡＴ1 は 214乃至 215を範囲とする。ＳＳ1に
対して前に得られたものと結合された減少アドレス値Ａ
Ｔ2 を得るために、ＳＳ2 に対して得られる相対アドレ
ス値ＡＶ2 はＳＳ1 に対して得られた減少アドレスＡＴ
2 の最大値 213−1 プラス１単位をそれらに付加するこ
とによって変換されなければならない。したがって、Ｓ
Ｓ2 に対して得られた減少アドレスＡＴ2 は 213乃至３
× 213−１を範囲とする。

【００４６】マスクＭ23は、サブのサブセットＳＳ3 中
の減少アドレスＡＴ1 の213 個の連続した値にそれぞれ
対応した相対アドレス値ＡＶ2 の213 個の連続した値を
形成するように一連の13ビットが開始アドレスＡＩから
取出されることを可能にする。ＳＳ3 に対する相対アド
レス値ＡＶ2 は０乃至 213−１を範囲とし、一方対応し
た減少アドレス値ＡＴ1 は５× 213乃至３× 214−１を
範囲とする。ＳＳ2 に対して前に得られたものと結合さ
れた減少アドレス値ＡＴ2 を得るために、ＳＳ3 に対し
て得られる相対アドレス値ＡＶ2 はＳＳ2 に対して得ら
れた減少アドレスＡＴ2 の最大値３× 213−1 プラス１
単位をそれらに付加することによって変換されなければ
ならない。したがって、基本アドレスＡＢ（Ｍ23）は３
× 213に等しく得られる。したがって、ＳＳ3 に対して
得られた減少アドレスＡＴ2 は３× 213乃至 215−1 を
範囲とする。

【００４７】マスクＭ24は、サブのサブセットＳＳ4 中
の減少アドレスＡＴ1 の213 個の連続した値にそれぞれ
対応した相対アドレス値ＡＶ2 の213 個の連続した値を
形成するように一連の13ビットが開始アドレスＡＩから
取出されることを可能にする。ＳＳ4 に対する相対アド
レス値ＡＶ2 は０乃至 213−１を範囲とする。基本アド
レスＡＢ（Ｍ24）は 215に等しく採用される。ＳＳ4 に
対して得られた減少アドレスＡＴ2 は 215乃至５× 213
−1 を範囲とする。

【００４８】したがって、変換後にサブのサブセットＳ
Ｓ1 ，ＳＳ2 ，ＳＳ3 およびＳＳ4の全てに対して得ら
れた減少アドレスＡＴ2 は図３の第１のラインに表され
たように連続した値を有する。これはまたサブセットＳ
Ｅ1'を形成するサブのサブセットＳＳ1 乃至ＳＳに対し
て上記されたものと同じ方法で本発明による方法の第２
のステップがそれらに適用された後のサブセットＳＥ2'
およびＳＥ3'のサブのサブセットＳＳ5 乃至ＳＳ8 に対
する場合である。３つのサブセットＳＥ1'乃至ＳＥ2'に
対して得られた減少アドレスＡＴ2 全体は７× 213個の
連続した値を含み、したがって16ビットの２進ワードを
使用して符号化されることが可能であり、一方開始アド
レスＡＩは28ビットの２進ワードを使用して符号化され
る。

【００４９】当然、仮定されるような連続した値によっ
てサブのサブセットＳＳ1 等が形成されない場合、アド
レスに対して使用されない潜在的な値に対応した空の間
隔を取除くためにステップＥ2 に類似した第３のステッ
プＥ3 を実行することが可能である。

【００５０】図４は、非同期的な時分割多重通信ネット
ワークのリンクにおいて変換メモリをアドレスするため
のビットの数を減少する本発明による方法の適用を示
す。例えば、ネットワーク中の２つのノード間のインタ
ーフェイス部分においてセルが考慮される。結果的に、
各セルのヘッダはラジアルリンク識別フィールドＶＰＩ
を形成する12ビット；チャンネル識別フィールドＶＣＩ
を形成する16ビット；チャンネル属性フィールドＣＡを
形成する４ビットを含む。開始アドレスＡＩ´は、各セ
ルのヘッダから、およびセルが考慮されたノードの入力
に到達するリンクを識別する２ビットによって形成され
たフィールドＬＩから取出される上記のフィールドから
形成される。

【００５１】この例において、各リンクはそれぞれＶＰ
Ｉフィールドにおいて16個の異なる値を取ることがで
き、このフィールドが 212個の値まで符号化されること
ができるヘッダを受取ることができる。さらに、ＶＰＩ
フィールドの各値に対して、ＶＣＩフィールド中の多数
のビットがチャンネルを識別するアドレスを表すために
使用され、ＶＰＩフィールドの他のビットは使用されな
いままである。方法の各ステップに対するマスクおよび
基本アドレスの決定は、ネットワークオペレータによっ
て使用された値および使用されない値から導かれ、また
アドレスを形成する種々のフィールドの階級から導か
れ、この階級はセルヘッダを限定する標準形式によって
与えられる。階級の順序は以下の通りである；リンク数
フィールドＬＩに対する潜在的な値；ラジアルリンク識
別フィールドＶＰＩに対する潜在的な値；各ラジアルリ
ンクに対するチャンネル識別フィールドＶＣＩに対する
潜在的な値；チャンネル属性フィールドＣＡに対する潜
在的な値。通常、ＬＩフィールドの各値に対してＶＰＩ
フィールド中の一連の連続値が存在する。通常、ＶＰＩ
フィールドの各値に対してＶＣＩフィールド中の一連の
連続値が存在する。換言すると、リンクは通常連続数を
持つ多数のチャンネルからそれぞれ形成されたいくつか
のラジアルリンクを受取る。開始アドレスＡＩ´におけ
るビットの使用時のこの階級は３つのステップすなわち
フィールドＶＯＩおよびＬ；ＶＣＩフィールド；チャン
ネル属性フィールドＣＡを連続的に考慮する。

【００５２】図４において、ＶＰＩフィールドの12ビッ
トは３つの１／２バイトｎ0 ，ｎ1，ｎ2 の形態で示さ
れている。ＶＣＩフィールド中の16ビットは４つの１／
２バイトｎ3 ，…，ｎ6 の形態で表される。フィールド
ＣＡの４つのビットは１／２バイトｎ7 の形態で表され
る。ＬＩフィールド中の２ビットはＬのラベルを付けら
れている。この例において、考慮されたノードは４つの
リンク用の入力を有する。したがって、ＬＩフィールド
は４つの値を取る。

【００５３】第１のステップＥ1'は、34ビットを有する
各開始アドレスＡＩ´、リンク番号ＬＩの２ビットを取
出すことからなる。これら２つのビットは、ＶＰＩフィ
ールドから一連のビットを取出すためのマスクをそれぞ
れ限定する３ビットの４つのワードＭ1'を含むメモリＭ
Ｆ1'をアドレスするように選択アドレスＡＳ´として使
用される。各マスクは12ビットを含む。ワードＭ1'の各
ビットは１／４のマスクを表し、値０を持つ１ビットが
0000を表し、値１を持つ１ビットが1111を表す。図４に
示された例において、ワードＭ1'＝101 は１／２バイト
ｎ1 を取除き、ＶＰＩフィールドから１／２バイトｎ0
およびｎ2 を取出すマスクを表す。

【００５４】２´のラベルを付けられた以下の動作は、
この例において14ビットまで含むことができる相対アド
レスＡＶ1'を形成するためにＶＰＩフィールドから取出
されたビットを圧縮することからなる。アドレスＡＶ1'
は、減少アドレス値ＡＴ1'を得るために動作基準３´を
通して基本アドレスＡＢ1'に付加される。

【００５５】この例において、開始アドレス値ＡＩ´全
体は入力リンクを識別する所定の値が考慮された場合、
256個の連続した値の４つのサブセットを含む。各サブ
セットの連続した値はＶＰＩフィールドにおける12ビッ
トの中の８ビット値の変化のためである。このためにワ
ードＭ1'によって限定された各マスクはＶＰＩフィール
ドにおいて８ビットを選択する。

【００５６】得られた相対アドレスＡＶ1'は、各サブセ
ットに対して０乃至255 の範囲の値を有する。第１のサ
ブセットに対応した相対アドレスＡＶ1'は変換される必
要がない。基本アドレスＡＢ1'が０に等しく取られるこ
とで十分である。したがって第１のサブセットに対応し
た減少アドレスＡＶ1'は０乃至 255の範囲である。

【００５７】第２のサブセットに対応した相対アドレス
ＡＶ1'は、このようにして得られた減少アドレスＡＴ1'
が第１のサブセットに対して得られたものと結合される
ように 256から変換されなければならない。基本アドレ
スＡＢ1'は第２のサブセットに対して 256に等しく取ら
れる。したがって、第２のサブセットに対応した減少ア
ドレスＡＴ1'は 256乃至 511を範囲とする。

【００５８】第３のサブセットに対応した相対アドレス
ＡＶ1'は、このようにして得られた減少アドレスＡＴ1'
が第２のサブセットに対して得られたものと結合される
ように 512から変換されなければならない。基本アドレ
スＡＢ1'は第２のサブセットに対して 512に等しく取ら
れる。したがって、第２のサブセットに対応した減少ア
ドレスＡＴ1'は 512乃至 767を範囲とする。

【００５９】第４のサブセットに対応した相対アドレス
ＡＶ1'は、このようにして得られた減少アドレスＡＴ1'
が第３のサブセットに対して得られたものと結合される
ように 768から変換されなければならない。基本アドレ
スＡＢ1'は第３のサブセットに対して 768に等しく取ら
れる。したがって、第３のサブセットに対応した減少ア
ドレスＡＴ1'は 768乃至1023を範囲とする。

【００６０】この適用例において、開始アドレスＡＩ´
から取出された一連のビット中の各値に対して基本アド
レス値ＡＢ1'を得るために基本アドレスメモリをアドレ
スする必要はない。基本アドレス値ＡＢ1'は、さらに小
さい桁の８ビットによって後続されたＬＩフィールドの
値Ｌ，0000 0000に等しく取られる。このようにして形
成された２進ワードの10進値はＬ＝00，01，10，11に対
してそれぞれ０，256512，768 である。動作３´は14ビ
ットを含む減少アドレスＡＴ1'を提供する。この適用に
おいて、本発明による方法はこの第１のステップＥ1'に
対して別の方法で適用可能であることに留意しなければ
ならない。開始アドレス値ＡＩ´全体はＬＩフィールド
の４つの潜在的な値がＶＰＩフィールドによって取られ
た 256個の各値に対して考慮されたときに４つの連続し
た値によって形成された 256個のサブセットを含む。し
たがって、値０，１，２および３を取ることができる相
対アドレス：ＡＩ´＝Ｌを形成し、 256個の基本アドレ
スＡＢ1'を使用して各４つの値のこれらの 256個のシリ
ーズを変換するためにＬＩフィールドから２ビットを取
出すことができる。ＬＩフィールド中の２ビットを選択
するマスクは常に同じであり；結果的にフォーマットメ
モリを提供する必要はない。しかしながら、ＶＰＩフィ
ールドの12ビットによってアドレスされ、 256個の基本
アドレス値：０，４，８，12，16，…，1020を含む基本
アドレスメモリを設けることが必要である。

【００６１】ステップＥ2'は、減少アドレスＡＴ1'を使
用してフォーマットメモリＭＦ2'および基本アドレスメ
モリＭＡ2'をアドレスする。メモリＭＦ2'は４ビットの
２進ワードＭ2'を蓄積し、それぞれＶＣＩフィールドに
おける16ビット中から一連のビットを取出すためのフォ
ーマットを限定する。ビットは16ビットマスクを通して
取出される。各ビットはマスクの１／４表わし、値０の
１ビットが0000を表し、値１の１ビットが1111を表す。
図４に示された例において、メモリＭＦ2'はＶＣＩフィ
ールドにおいて１／２バイトｎ3 およびｎ5 が選択され
ることを可能にするマスクを表わす２進ワードＭ2'＝10
10を提供する。動作基準５´はこの例において８ビット
を含み、あらゆる場合に16ビットを決して越えないＶＣ
Ｉフィールド中のビットの数の相対アドレスＡＶ2'を形
成するようにこれらの１／２バイトを圧縮する。

【００６２】同時に、基本アドレスメモリＭＡ2'はワー
ドＭ2'と関連した22ビットを含む基本アドレスＡＢ2'を
提供する。その後、動作５´は22ビットを含む減少アド
レスＡＴ2'を得るために基本アドレスＡＢ1'に各相対ア
ドレスＡＶ2'を付加し、一方開始アドレスＡＴ´は34ビ
ットを含む。

【００６３】基本アドレスＡＢ2'は、各基本アドレスに
対して得られた一連の減少アドレスＡＴ2'が別の基本ア
ドレスにより得られた一連の減少アドレスと共通の値を
持たないように選択される。したがって、これらの基本
アドレスの選択はＶＣＩおよびＶＰＩフィールドの値が
分配される方法に依存している。

【００６４】実際に、この選択は：連続的または実質的
に連続しているＶＣＩ値のセットのサブセット決定し；
通常フィールドＶＰＩおよびＬＩの結合体によって実際
に取られる各値に対してＶＣＩ値の連続したサブセット
が存在しており；変化するおよび変化しないＶＣＩフィ
ールドのビットを各サブセットに対して予測し；各サブ
セットに対して、常に値０で始まる相対アドレス値を形
成するマスク、換言するとこれらのビットだけを選択す
るマスクを形成するように変化するビットを使用し；各
サブセットを連続的に考慮し、もしあるならば、直前に
考慮されたサブセットに対応した最大の減少アドレス値
をそのマスクと関連した基本アドレスに対して採用し、
そうでなければ０に等しく基本アドレスを取り、次に考
慮されたサブセットに対応した最大の減少アドレス値を
計算し、基本アドレスを得るためにそれに１単位を付加
することからなる。最大の減少アドレス値は前に計算さ
れた最大の基本アドレスおよび考慮されたマスクを使用
して得ることができる最大の相対アドレス値を付加する
ことによって計算される。

【００６５】第３のステップＥ3'は最初にアドレスＡＴ
2'でマスクＭ3'および基本アドレスＡＢ3'をそれぞれ読
取るようにフォーマットメモリＭＦ3'および基本アドレ
スメモリＭＡ3'を読取る。マスクＭ3'は４ビットを含
み、メモリＭＦ3'においてこの形態で直接的に蓄積され
る。示された例において、マスクＭ3'は２進ワード1100
によって形成され、開始アドレスＡＩ´においてチャン
ネル属性フィールドＣＡを形成する１／２バイトｎ7 の
第１の２ビットの取出しを可能にする。この例におい
て、２つの取出されたビットは考慮されたヘッダにより
セルにおいて送信されたデータのタイプを識別するもの
である。２つの取出されたビットｂ1 ，ｂ2は相対アド
レスＡＶ3'を形成するように動作基準６´を通して圧縮
される。

【００６６】メモリＭＡ3'によって与えられた基本アド
レスＡＢ3'は14ビットを含む。それは14ビットだけを含
む減少アドレスＡＴ3'を得るために動作７´により相対
アドレスＡＶ3'に付加され、一方第２のステップＥ2'に
よって提供される第２の減少アドレスＡＴ2'は22ビット
を含み、開始アドレスＡＩ´は34ビットを含む。

【００６７】基本アドレスＡＢ3'は、ＶＰＩ、ＶＣＩお
よびＬＩフィールドの結合体によって実際に取られた各
値に対してフィールドＣＡによって取られた値の分配を
考慮することによって基本アドレスＡＢ2'に対して上記
に示されたものに類似した方法で選択される。

【００６８】フォーマットメモリＭＦ1'，ＭＦ2'および
ＭＦ3'および基本アドレスメモリＭＡ2'およびＭＡ3'は
大きさまたは速度の問題がないため、通常のランダムア
クセスメモリであることが可能である。減少アドレスＡ
Ｔ3'は34の代わりに14ビットだけを含んでいるため、し
たがって各セルの伝送経路のために要求されるヘッダお
よびデータの変換を含んでいるランダムアクセスメモリ
を変換メモリに対して使用することができる。２´，４
´および６´ビット圧縮動作は通常のマルチプレクサを
使用して実行されることができる。３´，５´および７
´付加動作は通常の加算器を使用して実行されることが
できる。

【００６９】セルヘッダの変換に対する適用において、
代わりの方法はネットワーク中の第１のノードの入力、
ネットワークと利用者との間のインターフェイス、およ
び利用者において変換することである。この場合、ＶＰ
Ｉフィールドは８ビットだけを含み、これはある程度ま
でビット数の減少を簡単にする。

【００７０】別の代りの方法は、ＶＣＩフィールドの内
容を修正せずに同じラジアルリンクのチャンネル全てを
同じ出力リンクに再度伝送することによって１つまたは
いくつかのラジアルリンクを送信し、一方においてチャ
ンネルに対して伝送性であるノードの場合の対するもの
である。この場合、変換メモリをアドレスし、変換せず
にＶＣＩフィールドを送信するためにＶＰＩフィールド
中のビット数だけを減少することで十分なので、ビット
数の減少は簡単である。

【００７１】本発明の技術的範囲は上記に示された使用
例に限定されるものではない。開始アドレスにおけるビ
ット数を減少するために必要とされるステップ数は開始
アドレスを構成するフィールドの構造を特徴付ける階級
レベル数に依存しているため、この数は適用に応じて変
化する。

【００７２】例えば、別の適用はターミナルまたは通信
ネットワークにおける応用で識別子のビット数を減少す
ることである。ＣＣＩＴＴ推奨のＥ164 は一連の16の十
進デジットまたは４ビットの16フィールドとしてこの識
別子を限定する。これらの16の独立したフィールドは16
個までの分離した階級レベルがアドレスフィールドにお
いて形成されることを可能にし、したがって16個までの
ステップがこの識別子に対するビット数を減少するため
に形成されることを可能にする。

【００７３】開始アドレスにおける一連のビットを取出
すために種々の別の実施態様が可能である。マスクされ
るフィールドと同数のビットを含むマスクを蓄積するこ
とが可能であるが、例えば開始アドレスから取出される
べき一連の連続したビットのそれぞれに対して取出され
るべき最初のビットのランクおよび最後のビットのラン
クをそれぞれ示すことによって取出されるべきビットの
フォーマットを表わす少ないビット数を蓄積することも
可能である。

【図面の簡単な説明】

【図１】本発明による方法を適用する一般的な技術の第
１および第ｊのステップを示した概略図。

【図２】一連の開始アドレスの一例に対するこの適用に
おける第１のステップを示した概略図。

【図３】一連の開始アドレスの一例に対するこの適用に
おける第２のステップを示した概略図。

【図４】２つのステップを含み、開始アドレスに適用さ
れ、それぞれ非同期時分割多重送信用のリンク数および
セルヘッダによって形成された本発明による方法の一適
用例を示した概略図。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 イブ・テラース ベルギー国、ビー − 1450 シャスト ル、アベニュー・ジュノン 22 (72)発明者 バート・ヨゼフ・ジェラルト・パウエルス ベルギー国、ビー − 2140 ボルゲルハ ウト、モンテンスストラート 29 (72)発明者 レイモンド・ディディア・アルベルト・ウ ルマン ベルギー国、ビー − 1140 ブリュッセ ル、ブス ７、シセロラーン 23

Claims (4)

【特許請求の範囲】
1. 【請求項１】 開始ビットと呼ばれる一連のアドレスを
   表す２進ワード中のビット数減少方法において、 固定されたランクを持つ少なくとも１ビットを各開始ア
   ドレスから取出し、 このビットから選択アドレスと呼ばれるアドレスを形成
   し、 選択アドレスの関数として多数の予め定められた第１の
   フォーマットから選択されたフォーマットを使用して一
   連のビットを各開始アドレスから取出し、 この一連のビットにより第１の相対アドレスと呼ばれる
   ２進ワードを形成し、 この第１の相対アドレスを決定して開始アドレス中のも
   のより少数のビットを持つ第１の減少アドレスと呼ばれ
   るアドレスを得るために選択されたフォーマットと関連
   した予め定められた基本アドレスと呼ばれるアドレスに
   この第１の相対アドレスを付加することから成る連続的
   な第１のステップを少なくとも含み、 第１のフォーマット中の１つと関連した基本アドレスを
   決定するために、 第１のフォーマットを連続的に考慮し、前記第１のフォ
   ーマットから考慮された第１のフォーマットと関連した
   基本アドレスとして０を採用し、 別の第１のフォーマットとそれぞれ関連した各基本アド
   レスの値として前に考えられた第１のフォーマットに対
   して決定された最後の基本アドレスと１単位だけインク
   レメントされた前に考えられた最後の第１のフォーマッ
   トを使用して得られることができる最大の相対アドレス
   値との合計を採用することを特徴とするビット数減少方
   法。
2. 【請求項２】 それはまたｎ−１個の連続ステップを含
   み、ここにおいてｎは少なくとも２に等しく、ｊが２乃
   至ｎを範囲とするｊ番目のステップは、 このｊ番目のシリーズがｊ−１番目のステップによって
   与えられる減少アドレスのものより少数のビットを有す
   るように、多数の予め定められたｊ番目のフォーマット
   から選択されたフォーマットを使用して各開始アドレス
   からｊ番目の連続したビットを取出し、フォーマットは
   ｊ−１番目のステップによって与えられる減少アドレス
   を使用して選択され、 このｊ番目のシリーズのビットによりｊ番目の相対アド
   レスと呼ばれる２進ワードを形成し、 開始アドレスを置換し、ｊ−１番目の減少アドレスのも
   のより少ない多数のビットを有するｊ番目の減少アドレ
   スを得るために選択されたフォーマットと関連した予め
   定められた基本アドレスと呼ばれるアドレスにこのｊ番
   目の相対アドレスを付加する連続的名ステップを含み、 ｊ番目のフォーマット中のものと関連した基本アドレス
   を決定するために、 ｊ番目のフォーマットを連続的に考慮し、 これらのｊ番目のフォーマットから考慮された第１のフ
   ォーマットと関連した基本アドレスとして０を採用し、 別のｊ番目のフォーマットとそれぞれ関連した各基本ア
   ドレスの値として、前に考えられたｊ番目のフォーマッ
   トに対して決定された最後の基本アドレスおよび１単位
   だけインクレメントされた考えられたフォーマットを使
   用して得られることができる最大の相対アドレス値の合
   計を採用することを特徴とする請求項１記載の方法。
3. 【請求項３】 リンク数および非同期的な時分割多重送
   信セルヘッダによって形成された開始アドレス中のビッ
   ト数を減少するために使用され、 ヘッダは実質的ラジアルリンク識別フィールド（ＶＰ
   Ｉ）、実質的チャンネル識別フィールド（ＶＣＩ）およ
   びチャンネル属性フィールド（ＣＡ）を含み、各ラジア
   ルリンクは１セットのチャンネルであり、 それは少なくとも２つのステップを含み、それにおいて
   各選択アドレスを形成するために各開始アドレスからリ
   ンク数を取出し、 各第１の相対アドレスを形成するために各開始アドレス
   からラジアルリンク識別フィールド（ＶＰＩ）に属して
   いる一連のビットを取出し、 選択アドレスにそれぞれ対応した第１のフォーマットと
   それぞれ関連した第１の基本アドレスを予め定めるため
   に小さい桁のビットおよび値０をそれらに結合すること
   によって選択アドレスを直接的に採用し、 各第２の相対アドレスを形成するために実質的チャンネ
   ル識別フィールド（ＶＣＩ）に属している一連のビット
   を各開始アドレスから取出すことを特徴とする請求項２
   記載の方法。
4. 【請求項４】 さらに第３のステップを含み、各第３の
   相対アドレスを形成するためにチャンネル属性フィール
   ド（ＣＡ）に属している一連のビットを各開始アドレス
   から取出すことを特徴とする請求項３記載の方法。