JPH0529461A - Wiring method inside lsi - Google Patents

Wiring method inside lsi

Info

Publication number
JPH0529461A
JPH0529461A JP18077691A JP18077691A JPH0529461A JP H0529461 A JPH0529461 A JP H0529461A JP 18077691 A JP18077691 A JP 18077691A JP 18077691 A JP18077691 A JP 18077691A JP H0529461 A JPH0529461 A JP H0529461A
Authority
JP
Japan
Prior art keywords
wiring
terminals
area
small
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP18077691A
Other languages
Japanese (ja)
Inventor
Junichi Kitsukawa
淳一 橘川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18077691A priority Critical patent/JPH0529461A/en
Publication of JPH0529461A publication Critical patent/JPH0529461A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PURPOSE:To provide a wiring method inside LSI capable of effectively using regions by flexibly modifying the initial program in relation to the title wiring method of LSI. CONSTITUTION:This wiring method inside LSI is devised so that the wiring region 10 inside an LSI may be divided into multiple small regions 12-1, 12-2 to set up the existence and positions of the temporary terminals 20, 22 in the small regions 12-1, 12-2 in case of global routing while flexibly modifying said existence and positions of the temperary terminals 20, 22 in the small regions 12-1, 12-2 in case of detailed routing.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、LSI内部の配線方式
に関する。近年、1つのLSIチップ内に集積される素
子の数は指数的に増大しており、この素子間の配線量も
飛躍的に増大している。このように配線量が膨大なた
め、一度に総ての領域の配線をすることは、電子計算機
の機能上の制約から難しくなってきており、チップ全体
をいくつかの小領域に分割して配線することが多い。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring system inside an LSI. In recent years, the number of elements integrated in one LSI chip has increased exponentially, and the amount of wiring between these elements has also increased dramatically. Due to the enormous amount of wiring, it is becoming difficult to wire all areas at one time due to functional restrictions of the computer, and the entire chip is divided into several small areas for wiring. I often do it.

【0002】小領域に分割する場合、まず、全体で配線
の通っている状態を調べ、各々の配線ネットを小領域に
割り付ける。この割付操作は引き続き行われる各小領域
ごとの配線より荒く計算されるので、後になって、配線
のための領域が足りなくなったり余ったりすることがあ
る。
In the case of dividing into small areas, first, the state in which the wiring is running as a whole is checked, and each wiring net is assigned to the small area. Since this allocation operation is calculated more roughly than the wiring for each small area that is subsequently performed, the area for the wiring may become insufficient or redundant later.

【0003】一般には、領域が足りなくなることがない
ように余裕をもって割付操作を行うのが普通であるが、
LSIチップの集積度を向上させるためには、この余分
な領域を減少させあるいはなくすことが望まれている。
また、逆に余分な領域が小さすぎたために、領域が不足
し、配線が不可能になる場合かある。そこで、本発明で
は、割付操作を計算途中で動的に変更することにより、
領域を有効に使用することを目的としている。
Generally, it is common to perform allocation operations with a margin so that the area will not run out.
In order to improve the integration degree of the LSI chip, it is desired to reduce or eliminate this extra area.
On the contrary, since the extra area is too small, the area may be insufficient and wiring may be impossible. Therefore, in the present invention, by dynamically changing the allocation operation during calculation,
The purpose is to use the area effectively.

【0004】[0004]

【従来の技術】大きなLSIチップをいくつかの小領域
に分割して配線を行う場合に、複数の小領域にまたがる
配線については、各小領域の最外周(隣の小領域との境
界)に仮端子と呼ばれる仮想的な端子を設定することが
多い。
2. Description of the Related Art When a large LSI chip is divided into several small areas for wiring, the wiring extending over a plurality of small areas is located at the outermost periphery of each small area (border between adjacent small areas). A virtual terminal called a temporary terminal is often set.

【0005】[0005]

【発明が解決しようとする課題】上記仮端子は、初めに
設定された後、各小領域の配線の際には変更されないの
が普通である。このため、各小領域内の配線を確実に該
小領域内で行うことができるようにするため、小領域の
大きさを見積る際に多少余分を設定するのが普通であ
り、小領域内の大部分の領域が余る場合があった。従っ
て、より高密度のLSIチップを製作する場合には、余
分な領域を減少させあるいはなくす必要がある。
After the initial setting, the temporary terminal is usually not changed during the wiring of each small area. Therefore, in order to ensure that the wiring in each small area can be performed in the small area, it is common to set a little extra when estimating the size of the small area. There were cases where most of the area was left over. Therefore, when manufacturing a higher density LSI chip, it is necessary to reduce or eliminate the extra area.

【0006】また、逆に、余分な領域が小さすぎたため
に、領域が不足し、配線が不可能になる場合がある。そ
こで、本発明の目的は、初めの計画を動的に変更するこ
とにより領域を有効に使用することができるLSI内部
の配線方式を提供することにある。
On the contrary, since the extra area is too small, there is a case where the area becomes insufficient and wiring becomes impossible. Therefore, an object of the present invention is to provide a wiring system inside an LSI that can effectively use an area by dynamically changing an initial plan.

【0007】[0007]

【課題を解決するための手段】本発明は、LSI内部の
配線領域(10)を複数の小領域(12−1、12−
2)に分割し、大まかな計画の際に小領域(12−1、
12−2)に仮端子(20、22)の有無及び位置を設
定し、詳細な配線の際に小領域(12−1、12−2)
の仮端子(20、22)の有無及び位置を動的に変更す
ることを特徴とする。
According to the present invention, a wiring area (10) inside an LSI is divided into a plurality of small areas (12-1, 12-).
2) and divide it into small areas (12-1,
The presence and position of the temporary terminals (20, 22) are set in 12-2), and the small areas (12-1, 12-2) are set during detailed wiring.
It is characterized in that the presence or absence and the position of the temporary terminals (20, 22) are dynamically changed.

【0008】[0008]

【作用】図1を参照しながら、本発明の作用を説明す
る。図1は、本発明の原理による配線方式を示してお
り、図において、実線内は現在配線中の領域を示し、点
線の領域は未だ配線されておらず大きさを変更できる領
域を示す。なお、領域内では、トランジスタパターン、
他の配線等は省略されている。
The operation of the present invention will be described with reference to FIG. FIG. 1 shows a wiring system according to the principle of the present invention. In the figure, a solid line shows a region currently being wired, and a dotted region shows a region which is not yet wired and whose size can be changed. In the region, the transistor pattern,
Other wiring and the like are omitted.

【0009】まず、図1(A)、(B)は、余分な領域
を削除できる場合を示している。図1(A)において、
LSI内部の配線領域10は、2つの小領域12−1、
12−2に分割され、小領域12−1は、端子14、1
6を有している。これらの端子14、16は、互いに接
続されるべきであるが、大まかな計画の際に両端子1
4、16の間に他の配線18が存在するため、両端子1
4、16を直線の配線で継ぐことができない。そこで、
小領域12−1と小領域12−2との間に仮端子20、
22を設定し、小領域12−2を利用して、両端子1
4、16を配線24で継いでいた。
First, FIGS. 1A and 1B show a case where an extra area can be deleted. In FIG. 1 (A),
The wiring area 10 inside the LSI includes two small areas 12-1,
12-2, and the small area 12-1 is divided into terminals 14 and 1
Have six. These terminals 14 and 16 should be connected to each other, but both terminals 1
Since the other wiring 18 exists between 4 and 16, both terminals 1
4 and 16 cannot be connected by a straight line wiring. Therefore,
Between the small area 12-1 and the small area 12-2, the temporary terminal 20,
22 is set and both terminals 1 are used by using the small area 12-2.
4 and 16 were connected by wiring 24.

【0010】ところが、小領域12−1内で詳細な配線
を行ったところ、両端子14、16の間に配線18は存
在しないことが分かった。そこで、図1(B)に示され
るように、仮端子20、22を削除し、両端子14、1
6を直線の配線26で継いでいる。これにより、小領域
12−1内の余分な領域12−1a及び小領域12−2
内の余分な領域12−2aが削除され、小領域12−1
及び小領域12−2は、全体として減少させられる。
However, when detailed wiring was performed in the small region 12-1, it was found that the wiring 18 did not exist between the terminals 14 and 16. Therefore, as shown in FIG. 1B, the temporary terminals 20 and 22 are deleted and both terminals 14 and 1 are removed.
6 is connected by a straight wiring 26. Thus, the extra area 12-1a and the small area 12-2 in the small area 12-1 are included.
The extra area 12-2a in the
And the small area 12-2 is reduced as a whole.

【0011】以上のように、図1(A)、(B)におい
ては、大まかな計画の際に小領域12−2を利用して、
小領域12−1内の両端子14、16を配線24で継ぐ
予定であったが、詳細な配線の際に両端子14、16を
直線の配線26で継ぐことができたので、仮端子20、
22が不要になり、小領域12−1、12−2が全体と
して減少している。
As described above, in FIGS. 1A and 1B, the small area 12-2 is used for rough planning,
It was planned to connect both terminals 14 and 16 in the small region 12-1 with the wiring 24, but since both terminals 14 and 16 could be connected with the straight wiring 26 during the detailed wiring, the temporary terminal 20 ,
22 is no longer necessary, and the small areas 12-1 and 12-2 are reduced as a whole.

【0012】次に、図1(C)、(D)は、足りない領
域を追加する場合を示している。図1(C)において、
小領域12−1内の両端子14、16は、互いに接続さ
れるべきであり、大まかな計画の際に両端子14、16
は、小領域12−1内の配線28により接続されること
になっていた。ところが、小領域12−1内で詳細な配
線を行ったところ、両端子14、16の間に他の配線3
0、32が存在し、両端子14、16を小領域12−1
内の配線28により接続することができなくなった。
Next, FIGS. 1 (C) and 1 (D) show a case where a missing area is added. In FIG. 1 (C),
Both terminals 14, 16 in the small area 12-1 should be connected to each other and both terminals 14, 16 will be used during rough planning.
Were to be connected by the wiring 28 in the small area 12-1. However, when detailed wiring is performed in the small area 12-1, another wiring 3 is provided between the terminals 14 and 16.
0 and 32 exist, and both terminals 14 and 16 are connected to the small area 12-1.
The internal wiring 28 made it impossible to connect.

【0013】そこで、図1(D)に示されるように、小
領域12−1と小領域12−2との間に仮端子34、3
6、38、40を設定し、小領域12−2を利用して、
両端子14、16を配線42で接続する。これにより、
小領域12−2は、余分な領域44、46だけ増えるこ
とになるが、両端子14、16の接続が確実になされる
ことになる。
Therefore, as shown in FIG. 1D, the temporary terminals 34, 3 are provided between the small area 12-1 and the small area 12-2.
Set 6, 38, 40 and use the small area 12-2,
Both terminals 14 and 16 are connected by a wiring 42. This allows
The small areas 12-2 are increased by the extra areas 44 and 46, but the terminals 14 and 16 are reliably connected.

【0014】以上のように、図1(C)、(D)におい
ては、大まかな計画の際に両端子14、16は小領域1
2−1内の配線28により接続される予定であったが、
詳細な配線の際に小領域12−1内の配線28で両端子
14、16を接続することができなかったので、仮端子
34、36、38、40を設定して両端子14、16を
配線42で接続し、これにより、両端子14、16を確
実に接続している。
As described above, in FIGS. 1C and 1D, both terminals 14 and 16 are arranged in the small area 1 in the rough planning.
It was supposed to be connected by the wiring 28 in 2-1.
Since it was not possible to connect both terminals 14 and 16 with the wiring 28 in the small region 12-1 during the detailed wiring, the provisional terminals 34, 36, 38 and 40 are set to connect both terminals 14 and 16. The connection is made by the wiring 42, so that the terminals 14 and 16 are surely connected.

【0015】[0015]

【実施例】以下、図面に基づいて本発明の好適な実施例
を説明する。図2には、LSI内部の配線方式が示され
ている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described below with reference to the drawings. FIG. 2 shows a wiring system inside the LSI.

【0016】図2において、LSI内部の配線領域10
は、5つの小領域12−1〜12−5に分割され、小領
域12−1〜12−5には、それぞれ、端子44−1〜
44−5が設定されている。小領域12−1と12−2
との間、小領域12−2と12−3との間、小領域12
−3と12−4との間、小領域12−4と12−5との
間には、それぞれ、仮端子46、48、50、52が設
定されており、該仮端子46、48、50、52を利用
して、小領域12−1〜12−5内の端子44−1〜4
4−5は、配線54により接続されている。
In FIG. 2, the wiring area 10 inside the LSI is shown.
Are divided into five small areas 12-1 to 12-5, and the small areas 12-1 to 12-5 have terminals 44-1 to 4-5, respectively.
44-5 is set. Small areas 12-1 and 12-2
Between the small areas 12-2 and 12-3, and the small area 12
-3 and 12-4 and between the small areas 12-4 and 12-5, temporary terminals 46, 48, 50 and 52 are set, respectively, and the temporary terminals 46, 48 and 50 are set. , 52 are used to connect the terminals 44-1 to 4-4 in the small areas 12-1 to 12-5.
4-5 are connected by a wiring 54.

【0017】前記小領域12−1、12−2には、それ
ぞれ、余分な領域12−1a、12−2aが設定され、
配線のための領域が足りなくならないようにしている。
そして、小領域12−2内の2つの端子14、16を接
続する際に、大まかな計画では仮端子20、22を設定
して両端子14、16を配線24で接続していたが、詳
細な配線では両端子14、16を小領域12−2内の直
線の配線26で接続できたので、仮端子20、22を削
除している(前記図1(A)、(B)も参照)。
Extra areas 12-1a and 12-2a are set in the small areas 12-1 and 12-2, respectively.
I try not to run out of space for wiring.
Then, when connecting the two terminals 14 and 16 in the small area 12-2, the provisional terminals 20 and 22 were set and both terminals 14 and 16 were connected by the wiring 24 in the rough plan. Since the terminals 14 and 16 can be connected by the linear wiring 26 in the small area 12-2, the temporary terminals 20 and 22 are deleted (see also FIGS. 1A and 1B). .

【0018】また、小領域12−4において、2つの端
子14′、16′を接続する際に、大まかな計画では両
端子14′、16′は、小領域12−4内の配線28に
より接続される予定であったが、詳細な配線では両端子
14′、16′を小領域12−4内の配線28で接続で
きない場合がある。この場合には、前記図1(C)、
(D)に示されるように、仮端子を設定し、小領域12
−4の外側の領域を利用して配線を行う。なお、小領域
12−4の外側の領域(図1(C)、(D)では実線と
点線との間の領域)は、簡単に無限で多くの配線ができ
るものと考える。
When the two terminals 14 'and 16' are connected in the small area 12-4, both terminals 14 'and 16' are connected by the wiring 28 in the small area 12-4 according to a rough plan. Although it was planned to be done, there are cases where both terminals 14 'and 16' cannot be connected by the wiring 28 in the small region 12-4 with the detailed wiring. In this case, as shown in FIG.
As shown in (D), a temporary terminal is set and the small area 12
Wiring is performed using a region outside -4. It should be noted that the area outside the small area 12-4 (the area between the solid line and the dotted line in FIGS. 1C and 1D) is considered to be infinitely large in number.

【0019】なお、与えられた領域の外にある領域の配
線は、全て無視できるものと考える。なお、配線に先立
って、端子が多く集中する部分と端子がなく配線専用の
部分とに領域を分割し、配線専用領域の大きさを自由に
変更できるようにすると都合がよい。
It is considered that the wiring in the area outside the given area can be all ignored. Prior to wiring, it is convenient to divide the region into a region where many terminals are concentrated and a region dedicated to wiring where there are no terminals, so that the size of the region dedicated to wiring can be freely changed.

【0020】また、仮端子の位置は、領域の最外周に設
定される必要はなく、領域の内部に設定されてもよい。
例えば、電源用の仮端子を領域の内部に設定してもよ
い。なお、このときには、領域の内部の仮端子が他の部
分にある仮端子あるいは他の端子まで確実に配線される
ようにする必要がある。
The position of the temporary terminal does not have to be set at the outermost periphery of the area, but may be set inside the area.
For example, a temporary terminal for power supply may be set inside the area. At this time, it is necessary to surely wire the temporary terminals inside the region to the temporary terminals in other portions or to the other terminals.

【0021】次に、図3には、本発明の実施例による配
線方式のフローチャートが示されている。ステップ10
0でセルを配置し、ステップ102で全体の配線の流れ
を決め、大まかな計画を立てる。従来の場合には、ステ
ップ102からステップ104に進み、大まかな計画に
従って詳細な配線を行い、領域が足りないときは、中止
していた。
Next, FIG. 3 shows a flow chart of a wiring system according to an embodiment of the present invention. Step 10
A cell is arranged at 0, and the flow of the whole wiring is decided at step 102 to make a rough plan. In the conventional case, the process proceeds from step 102 to step 104, the detailed wiring is performed according to the rough plan, and when the area is insufficient, the process is stopped.

【0022】これに対し、本発明の実施例の場合には、
ステップ102からステップ106に進み、大まかな計
画に従って詳細な配線を行う。そして、余分な領域を簡
略化できるときは、簡略化する(図1(A)、(B)の
場合)。逆に、領域が足りないときは、大まかな計画を
変える(図1(C)、(D)の場合)。
On the other hand, in the case of the embodiment of the present invention,
From step 102 to step 106, detailed wiring is performed according to a rough plan. When the extra area can be simplified, it is simplified (in the case of FIGS. 1A and 1B). On the contrary, when the area is insufficient, the rough plan is changed (in the case of FIGS. 1C and 1D).

【0023】[0023]

【発明の効果】以上説明したように、本発明によれば、
小領域の仮端子についての計画を動的に変更することに
より、配線領域を有効に利用することができる。そし
て、本発明によれば、従来の配線方式と比較して、各小
領域への配線の割り当ての計算を簡単且つ確実に行うこ
とができる。また、従来の配線方式では、初めに設定さ
れた仮端子を変更しない(あるいは変更できない)ため
に、大まかな計画で仮端子の位置を精密に設定しなけれ
ばならなかったが、本発明では、詳細な配線の際に仮端
子の有無及び位置を後で変更できるので、大まかな計画
の際に仮端子の位置を精密に設定しなくともよい。ま
た、本発明では、余分な領域を削除できるので、従来の
配線方式と比較して、LSIチップを高密度にすること
ができる。
As described above, according to the present invention,
The wiring area can be effectively used by dynamically changing the plan for the temporary terminals in the small area. Further, according to the present invention, as compared with the conventional wiring method, the calculation of the wiring allocation to each small area can be performed easily and reliably. In addition, in the conventional wiring method, since the temporary terminal initially set is not changed (or cannot be changed), the position of the temporary terminal must be precisely set in a rough plan. Since the presence or absence and the position of the temporary terminal can be changed later during the detailed wiring, it is not necessary to precisely set the position of the temporary terminal during rough planning. Further, in the present invention, since the extra area can be deleted, the density of the LSI chip can be increased as compared with the conventional wiring method.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理による配線方式の説明図であり、
(A)、(B)は、仮端子が不要になった例を示し、
(C)、(D)は、仮端子が必要になった例を示す。
FIG. 1 is an explanatory diagram of a wiring system according to the principle of the present invention,
(A) and (B) show examples in which temporary terminals are no longer needed,
(C) and (D) show an example in which a temporary terminal is required.

【図2】LSI内部の配線方式の説明図である。FIG. 2 is an explanatory diagram of a wiring system inside an LSI.

【図3】本発明の実施例による配線方式のフローチャー
ト図である。
FIG. 3 is a flowchart of a wiring method according to an exemplary embodiment of the present invention.

【符号の説明】 10…配線領域 12−1、12−2…小領域 14、16…端子 20、22…仮端子 24…配線 26…配線 28…配線 34、36、38、40…仮端子 42…配線[Explanation of symbols] 10 ... Wiring area 12-1, 12-2 ... Small area 14, 16 ... Terminal 20, 22 ... Temporary terminal 24 ... Wiring 26 ... Wiring 28 ... Wiring 34, 36, 38, 40 ... Temporary terminals 42 ... Wiring

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 LSI内部の配線領域(10)を複数の
小領域(12−1、12−2)に分割し、大まかな計画
の際に小領域(12−1、12−2)に仮端子(20、
22)の有無及び位置を設定し、詳細な配線の際に小領
域(12−1、12−2)の仮端子(20、22)の有
無及び位置を動的に変更することを特徴とするLSI内
部の配線方式。
1. A wiring area (10) inside an LSI is divided into a plurality of small areas (12-1, 12-2), and the small areas (12-1, 12-2) are provisionally divided in rough planning. Terminal (20,
22) presence / absence and position are set, and the presence / absence and position of the temporary terminals (20, 22) in the small regions (12-1, 12-2) are dynamically changed during detailed wiring. Wiring method inside the LSI.
【請求項2】 請求項1記載のLSI内部の配線方式に
おいて、 大まかな計画の際に小領域(12−1)に仮端子(2
0、22)を設定したが、詳細な配線の際に小領域(1
2−1)の仮端子(20、22)を削除することを特徴
とするLSI内部の配線方式。
2. The wiring method inside the LSI according to claim 1, wherein a temporary terminal (2) is provided in a small area (12-1) at the time of rough planning.
0, 22) was set, but a small area (1
2-1) Wiring method inside LSI characterized by deleting the temporary terminals (20, 22).
【請求項3】 請求項1記載のLSI内部の配線方式に
おいて、 大まかな計画の際に小領域(12−1)に仮端子を設定
しないが、詳細な配線の際に小領域(12−1)に仮端
子(34、36、38、40)を設定することを特徴と
するLSI内部の配線方式。
3. The wiring method inside the LSI according to claim 1, wherein a temporary terminal is not set in the small area (12-1) during rough planning, but a small area (12-1) is set during detailed wiring. ), The temporary terminals (34, 36, 38, 40) are set to the wiring system inside the LSI.
JP18077691A 1991-07-22 1991-07-22 Wiring method inside lsi Withdrawn JPH0529461A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18077691A JPH0529461A (en) 1991-07-22 1991-07-22 Wiring method inside lsi

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18077691A JPH0529461A (en) 1991-07-22 1991-07-22 Wiring method inside lsi

Publications (1)

Publication Number Publication Date
JPH0529461A true JPH0529461A (en) 1993-02-05

Family

ID=16089132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18077691A Withdrawn JPH0529461A (en) 1991-07-22 1991-07-22 Wiring method inside lsi

Country Status (1)

Country Link
JP (1) JPH0529461A (en)

Similar Documents

Publication Publication Date Title
US7647574B2 (en) Basic cell design method for reducing the resistance of connection wiring between logic gates
US5331572A (en) Integrated circuit and layout system therefor
JP2001306641A (en) Automatic arranging and wiring method for semiconductor integrated circuit
US6496968B1 (en) Hierarchical wiring method for a semiconductor integrated circuit
JPH0529461A (en) Wiring method inside lsi
US5394337A (en) Method for wire routing of a semiconductor integrated circuit and apparatus for implementing the same
JP2664465B2 (en) Cell placement method for semiconductor device
JP3541782B2 (en) Design method of semiconductor integrated circuit
JPS61208237A (en) Master slice integrated circuit
JP3721304B2 (en) Plating lead wire wiring method
JPH05181936A (en) Wiring method
JPS62139342A (en) Lsi design
JP2580982B2 (en) LSI power supply wiring layout system
JPH08316419A (en) Semiconductor integrated circuit and automatic wiring method of semiconductor integrated circuit
JPS63217643A (en) Method for building multilayer interconnection
JPS59182540A (en) Design for wiring pattern at semiconductor device
JP2001308189A (en) Semiconductor integrated circuit device and method for routing clock line and recording medium
JPH0644594B2 (en) Semiconductor integrated circuit
JP3214332B2 (en) Layout method for semiconductor integrated circuit device
JP2656840B2 (en) Channel wiring device
JPH0563080A (en) Semiconductor integrated device
JPH0794589A (en) Method and system for designing semiconductor
JPH07147324A (en) Treatment method of automatic arrangement and wiring by cad apparatus
JPH0529463A (en) Design method of lsi wiring layout
JP2825928B2 (en) Channel merge wiring method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981008