JPH05292550A - ダイヤルパルス認識装置 - Google Patents

Abstract

(57)【要約】 【目的】 ダイヤルパルスに雑音が発生した場合にも十
分な認識率が得られる認識装置の提供 【構成】 装置は、回線が接続された後にダイヤルされ
たパルスを認識するものであって、Ａ／Ｄ変換回路１
と、Ａ／Ｄ変換回路１の出力側に接続された分析回路２
とを有し、分析回路２の出力側は、２つに分岐され、一
方が立下がり波形検出回路１０に接続され、他方が立上
がり波形検出回路１１に接続されている。波形検出回路
１０，１１の出力は、時間監視判定回路１２に接続さ
れ、時間監視判定回路１２出力は、カウンタ回路１３に
接続されている。時間監視判定回路１２は、ダイヤルパ
ルスの立下がりおよび立上がり周期に基づいてその正否
を判断する。カウンタ回路１３は、判定回路１２の出力
信号を計数して、その値を外部に送出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ダイヤルパルス認識
装置に関し、特に、回線接続後にダイヤル式電話機のダ
イヤル回転により発生するダイヤルパルスを認識するダ
イヤルパルス認識装置に関するものである。

【０００２】

【従来の技術】近時の電話回路においては、通常の電話
回線が接続された後に、種々の情報伝達手段として、ダ
イヤルパルス信号を利用することが提案されており、そ
の一例が、例えば、特開昭６１−２２４６９６号公報に
示されている。

【０００３】図９は、この公報に示されているダイヤル
パルス認識装置のブロック図である。同図において、認
識装置は、ダイヤルパルスの回転により発生するインパ
ルス応答をディジタル信号に変換するＡ／Ｄ変換器１
と、このＡ／Ｄ変換出力を分析して、雑音等を除去した
周期性信号を求める分析回路２を有している。この分析
回路２としては、例えば、昭和５４年１０月共立出版株
式会社発行の「音声認識」第３２頁−第３３頁記載の自
己相関関数法や同書第３８頁−第３９頁記載のケプスト
ラム分析が使用できる。

【０００４】この分析回路２の出力は、図９（ｂ）に示
すように、ダイヤルパルスの立上りおよび立下り（図９
（ａ））を示す周期性パルス信号となる。ダイヤルパル
ス認識装置は、さらにこの周期性パルスを計数するカウ
ンタ３と、上記周期性パルスのブレイク時間を計数する
時間検出回路４と、カウンタ出力と時間検出回路４の出
力に応答してダイヤルパルスの数を判定する判定手段５
とを有している。

【０００５】カウンタ３は、可逆カウンタから構成さ
れ、図９（ｂ）のパルスを計数する。このカウンタ３
は、パルス計数時に、パルスのブレイク期間を計数する
時間検出回路４が所定の時間（約３３ミリ秒）を計数す
る前に、次のパルスを検出するときは、時間検出回路４
の信号によりカウンタ３のカウント数を１減ずるよう動
作し、メイクを示すパルスやノイズ性パルスを計数しな
い。

【０００６】時間検出回路４は、上述したように、各ブ
レイク期間を計数するとともに、ダイヤルパルスの最初
から最後までの時間を計数する。判定回路５は、カウン
タ出力とこのカウンタ出力に対応する時間出力が時間検
出回路から得られたとき、カウンタ出力をダイヤル番号
として出力する。

【０００７】例えば、この判定回路５は、カウンタ出力
をアドレスとし、カウンタ出力対応の時間を出力とする
ＲＯＭと、このＲＯＭ出力と時間検出回路出力との差を
求める演算器とから構成され、この差が所定の値以内な
ら前記カウンタ出力をダイヤル番号として出力する。

【０００８】すなわち、カウンタ出力が例えば３にもか
かわらず、時間検出出力が３００ミリ秒の場合には、カ
ウンタ出力３はエラーと判定する。

【０００９】一方、特開昭６２−１６９５９７号公報や
特開昭６３−１４５９５号公報には、予め入力したダイ
ヤルパルスに基づいて特徴部分（メーク期間，ブレイク
期間，パルス周期）や計数結果（入力された信号がある
閾値を越えた回数）を抽出した標準を作製し、この標準
を記憶させておき、その後に入力されたダイヤルパルス
と前記標準とを比較することで、ダイヤルパルスを認識
しようとする装置が提案されている。しかしながら、こ
れらの従来の認識装置には、いずれも以下に説明する技
術的課題があった。

【００１０】

【発明が解決しようとする課題】すなわち、前者の認識
装置では、時間検出回路４でダイヤルパルスのブレーク
期間を計数し、これが所定期間経過しない前に、次のパ
ルスをカウンタ３で計数すると、これが不要なパルスで
あるとして除去する構成を採用しているが、ダイヤルパ
ルスの直前に雑音性パルスが発生すると、時間検出回路
４が起動されていないので、この雑音性パルスを除去す
ることができない。

【００１１】また、後者の認識装置においても、ダイヤ
ルパルスに雑音が発生した場合には、リダイヤルが必要
になるとともに、何れもダイヤルパルスの強度に基づい
てパルスを認識しているので、十分な認識率が得られな
い。この発明は、以上述べた従来の問題点に鑑みてなさ
れたものであり、その目的とするところは、ダイヤルパ
ルスに雑音が発生した場合にも十分な認識率が得られる
ダイヤルパルス認識装置を提供することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、第１発明は、回線接続後に発せられたダイヤルパル
スの認識装置において、前記ダイヤルパルスの立下がり
を検出する立下がり波形検出回路と、前記ダイヤルパル
スの立上がりを検出する立上がり波形検出回路と、前記
立下がりおよび立上がり波形検出回路の信号を受けて、
前記ダイヤルパルスの立下がりおよび立上がり周期に基
づいてその正否を判断する時間監視判定回路と、前記時
間監視判定回路の出力信号を受けて、これを計数するカ
ウンタ回路とからなることを特徴とする。

【００１３】また、第２発明は、回線接続後に発せられ
たダイヤルパルスの認識装置において、前記ダイヤルパ
ルスの立下がりを検出し、該ダイヤルパルスの立下がり
周期からその正否を判断する立下がり波形検出回路と、
前記立下がり波形検出回路の信号を受けて、前記ダイヤ
ルパルスの立下がり周期を監視する立下がり波形時間監
視回路と、前記立下がり検出回路の信号を受けて前記ダ
イヤルパルスの立下がり回数を計数する第１のパルス計
数回路と、前記ダイヤルパルスの立上がりを検出し、該
ダイヤルパルスの立上がり周期からその正否を判断する
立上がり波形検出回路と、前記立上がり波形検出回路の
信号を受けて、前記ダイヤルパルスの立上がり周期を監
視する立上がり波形時間監視回路と、前記立上がり波形
検出回路の信号を受けて前記ダイヤルパルスの立上がり
回数を計数する第２のパルス計数回路と、前記第１およ
び第２の計数回路の出力信号を受け、これらの信号のう
ち計数値の大きい方を前記ダイヤルパルス信号として認
識送出する総合判定回路とからなることを特徴とする。

【００１４】さらに、第３発明は、回線接続後に発せら
れたダイヤルパルスの認識装置において、入力パルスの
特徴波形を抽出する分析回路と、前記ダイヤルパルスの
特徴波形から予め作成された標準パターンを格納する標
準パターンメモリと、前記分析回路の出力信号を受け、
前記入力パルスの特徴波形と前記標準パターンとを比較
演算して、これらの類似度合いを距離値として出力する
照合演算回路と、前記照合演算回路の出力に基づいてダ
イヤルパルスを検出して、計数回路に出力するダイヤル
パルス検出回路とを有することを特徴とする。

【００１５】

【作用】上記構成の第１発明によれば、ダイヤルパルス
を立下がりと立上がりとに別けてその正否を時間監視判
定回路で判断するので、何れか一方に雑音が混入しても
ダイヤルパルスを正確に認識できる。

【００１６】また、第２発明によれば、ダイヤルパルス
を立下がりと立上がりとに別けてその正否を波形検出回
路で判断し、さらにその結果を判定回路で総合的に判断
するので、雑音が混入してもダイヤルパルスを正確かつ
安定的に認識できる。

【００１７】さらに、第３発明によれば、ダイヤルパル
スの特徴的部分と、標準パターンとを波形同士の比較に
おいて類似しているか否かにより判断するので、ダイヤ
ルパルスの認識率が向上する。

【００１８】

【実施例】以下、本発明の好適な実施例について添付図
面を参照にして詳細に説明する。なお、以下の説明で
は、前述した従来例と同一若しくは相当する部分に同一
符号を用いる。図１は、本発明にかかるダイヤルパルス
認識装置の第１実施例を示すブロック図である。

【００１９】同図に示すダイヤルパルス認識装置は、回
線が接続された後にダイヤルされたパルスを認識するも
のであって、従来のこの種の装置と同様に、Ａ／Ｄ変換
回路１と、Ａ／Ｄ変換回路１の出力側に接続された分析
回路２とを有している。分析回路２の出力側は、２つに
分岐され、一方が立下がり波形検出回路１０に接続さ
れ、他方が立上がり波形検出回路１１に接続されてい
る。

【００２０】立下がり波形検出回路１０及び立上がり波
形検出回路１１の出力は、いずれも時間監視判定回路１
２に接続され、時間監視判定回路１２の出力は、カウン
タ回路１３に接続されている。カウンタ回路１３は最終
認識結果を外部に出力する。

【００２１】以上の構成のダイヤルパルス認識装置で
は、一般公衆回線より入力されるパルスが、まずＡ／Ｄ
変換回路１に入力され、Ａ／Ｄ変換回路１では、あらか
じめ決められているサンプリング周期に従ってＡ／Ｄ変
換が行われる。Ａ／Ｄ変換回路１でディジタル化された
パルスは、分析回路２に入力される。

【００２２】分析回路２では、入力されたパルスの分析
処理を行い、入力パルス波形の特徴量を抽出する。本発
明では、後で述べるように、ダイヤルパルスの立下がり
波形と立上がり波形を別々に検出するために、分析処理
としても、立下がり波形と立上がり波形で区別が明瞭に
なるような分析手法を用いる。上記の分析手法の例とし
ては、一次差分法（サンプルと１つ前のサンプルとの
差）などがある。

【００２３】分析回路２の出力は、２つに分岐して、そ
れぞれ立下がり波形検出回路１０及び立上がり波形検出
回路１１に入力される。立下がり波形検出回路１０及び
立上がり波形検出回路１１は、分析回路２の出力信号に
基づいてダイヤルパルスの立下がり波形、立上がり波形
をそれぞれ検出し、その旨を出力する。

【００２４】立下がり波形検出回路１０及び立上がり波
形検出回路１１の出力は、時間監視判定回路１２に入力
される。時間監視判定回路１２は、検出された立下がり
波形，立上がり波形の間隔を監視しており、ダイヤルパ
ルスであると確認した場合、カウンタ回路１３にその旨
を出力する。

【００２５】図２に、時間監視判定回路１２のダイヤル
パルス確認動作の説明図を示している。図２では、立下
がり波形検出，立上がり波形検出およびダイヤルパルス
確認は、それぞれパルスで図示してある。時間監視判定
回路１２は、立下がり波形検出回路１０の出力と立上が
り波形検出回路１１の出力とを受けて、（立下がり）−
（立上がり）までの間隔ｔ_BM、（立下がり）−（立下が
り）までの間隔ｔ_BBを演算し、立下がり波形がある一定
時間検出されない場合は、そこでダイヤルパルスが終了
したと判定する。

【００２６】そして間隔ｔ_BM，ｔ_BBが、ともにダイヤル
パルスの規定時間内であるとき、検出されたパルスは、
ダイヤルパルスであると確認されて、時間監視判定回路
１２はその旨を出力する。ただし、最終パルスの場合に
は、ｔ_BBが算出されないため、ｔ_BMが規定時間以内であ
れば、検出されたパルスはダイヤルパルスであると判定
し、その旨を出力する。

【００２７】図３はダイヤルパルスに雑音が混入した例
について示している。ここでは、雑音ａを立下がり波
形、雑音ｂを立上がり波形として示している。雑音ａ，
ｂのため立下がり波形検出回路１０および立上がり波形
検出回路１１の出力信号は、それぞれ図３に示す状態に
なる。このような信号が時間監視判定回路１２に入力さ
れると、まず、初めにｔ_BM１が演算される。するとｔ_BM
１が規定時間を満たさないことが確認される。次に、ｔ
_BM２が演算され、これが規定時間を満たしていることを
確認する。

【００２８】次に、第２パルス確認のためにｔ_BB１が演
算される。ｔ_BB１は、規定時間を満たしていることが確
認される。次にｔ_BM３が演算される。ｔ_BM３は規定時間
を満たしていないことが確認される。次にｔ_BM４が演算
され、これも規定時間を満たしていないことが確認され
る。以下同様にしてパルスの間隔時間ｔ_BMｎ，ｔ_BBｎが
順次演算確認されることになる。

【００２９】この結果、図３に示す例では、ｔ_BMとｔ_BB
とがともにダイヤルパルスの規定時間内であることが確
認された部分でのみ時間監視判定回路１２から出力信号
が送出される。カウンタ回路１３では、時間監視判定回
路１２によって確認されたダイヤルパルスを計数し、こ
れを認識結果として出力する。

【００３０】さて、以上のように構成されたダイヤルパ
ルス認識装置では、ダイヤルパルスの立下がりと立上が
りとを別々に波形検出回路１０，１１で検出し、検出さ
れたこれらの情報に基づいて、ダイヤルパルスであるか
否かを時間監視判定回路１２で判断するので、立下がり
あるいは立上がりの何れか一方に雑音が混入したとて
も、他方で正確な認識が行われ、認識時の不安定さが解
消され、高い認識率を得ることが期待できる。

【００３１】図４および図５は、この発明にかかる認識
装置の第２実施例を示している。同図に示すダイヤルパ
ルス認識装置は、第１実施例と同様に、Ａ／Ｄ変換回路
１と、Ａ／Ｄ変換回路１の出力側に接続された分析回路
２とを有している。分析回路２の出力側は、２つに分岐
され、一方が立下がり波形検出回路１４に接続され、他
方が立上がり波形検出回路１５に接続されている。

【００３２】立下がり波形検出回路１４，立上がり波形
検出回路１５は、それぞれ立下がり波形時間監視回路１
６，立上がり波形時間監視回路１７と接続されている。
また、立下がり波形検出回路１４，立上がり波形検出回
路１５の出力は、それぞれ立下がり波形計数回路１８，
立上がり波形計数回路１９にそれぞれ接続されている。

【００３３】立下がり波形計数回路１８と立上がり波形
計数回路１９の出力は、総合判定回路２０に接続され、
総合判定回路２０の出力が最終的な認識結果となる。以
下、各部の動作について説明する。Ａ／Ｄ変換回路１
と、分析回路２の動作は、従来技術の項で説明した通り
である。分析回路２の出力は、２つに分岐して、立下が
り波形と立上がり波形とを立下がり波形検出回路１４と
立上がり波形検出回路１５とで別々に検出する。立下が
り波形と立上がり波形の検出以降の信号処理は、基本的
に同じなのでここでは、立下がり波形の処理についての
み説明する。

【００３４】立下がり波形検出回路１４では、分析回路
２の出力を受けて、立下がり波形の検出を行うわけであ
るが、それに先立って、立下がり波形時間監視回路１６
をリセットしておく。また、立下がり波形計数回路１８
に内蔵するパルス回数保持レジスタ（図示せず）もリセ
ットしておく。

【００３５】第１の立下がり波形を検出したら、立下が
り波形検出回路１４は、その旨を立下がり波形計数回路
１８に通知するとともに、立下がり波形時間監視回路１
６に対して、時間監視開始の通知を発する。立下がり波
形時間監視回路１６は、これを受けて、時間監視を開始
する。立下がり波形計数回路１８は、立下がり波形検出
回路１４からのパルス検出通知信号を受け取ったら、内
部に持つパルス回数保持レジスタ（図示せず）の内容を
インクリメントする。

【００３６】そして、ｎ（ｎ≧２）番めの立下がり波形
を、立下がり波形検出回路１４が検出した場合には、以
下のような動作を行う。立下がり波形検出回路１４は、
第ｎ番めの立下がり波形を検出した際に、その時点での
立下がり波形時間監視回路１６を参照して、１つ前の立
下がり波形からの経過時間ｔ_n を演算する。次に、この
ｔ_n が、ダイヤルパルスの規定時間範囲の中に入ってい
るかどうかの判定を行う。そして、ｔ_n が規定時間範囲
内になければ、異常であると判定して、立下がり波形検
出動作を中止する。

【００３７】ｔ_n が規定時間範囲内にあれば、正常であ
ると判定して、立下がり波形検出回路１４は、立下がり
波形計数回路１８に、立下がり波形を検出した旨を通知
し、立下がり波形時間監視回路１６に対しては、時間監
視の再開始を指示する。これを受けた立下がり波形計数
回路１８は、内部のパルス回数保持レジスタをインクリ
メントし、立下がり波形時間監視回路１６はリセットさ
れ、時間監視が再び開始され、来たるべき次の立下がり
波形のための準備を行う。

【００３８】以上のようにして、次々と立下がり波形を
順次検出して、ある一定時間波形が検出されなかった場
合、ダイヤルパルスの終了とする。立上がり波形の検出
も同様にして行う。尚、検出の方法については、従来技
術の項で述べたように、パワーを用いる方法や、パター
ンマッチング法を用いることができる。

【００３９】総合判定回路２０は、ダイヤルパルスが終
了した時点で、立下がり波形計数回路１８、立上がり波
形計数回路１９の出力を受けて、その数の多い方をパル
ス数として、必要な情報に変換して、それを認識結果と
して出力する。

【００４０】第４図は、雑音性パルスがダイヤルパルス
の立下がり時に混入した場合の動作説明図である。図で
は、ダイヤルパルスの“３”が入力された際、２番めの
立下がり時に雑音性パルスが混入した場合を示してい
る。図のように雑音性パルスが混入したために、分析部
出力も乱れてしまい、立下がり波形検出において検出さ
れない。第１の立下がり波形と第３の立下がり波形の間
隔ｔ_B1が規定時間範囲を満たさないため、立下がり波形
パルス計数部の出力は“１”である。一方、立上がり波
形の方は正常であるので、立上がり波形パルス計数部の
出力は最終的に“３”となる。そして認識結果として
は、双方の計数値を比較して、“３”が出力される。

【００４１】以上のダイヤルパルス認識装置によれば、
ダイヤルパルスの立下がりおよび立上がりを別々に検出
し、これらの両方の情報に基づいて総合判定回路２０で
パルスを認識するので、安定した認識動作を行うことが
できる。

【００４２】図６から図８は、この発明の第３実施例を
示している。この実施例のダイヤルパルス認識装置は、
上記実施例と同様にＡ／Ｄ変換回路１と、Ａ／Ｄ変換回
路１の出力側に接続された分析回路２とを有している。

【００４３】分析回路２の出力側には、照合演算回路２
１が接続されており、この照合演算回路２１は、標準パ
ターンメモリ２２に記憶されているパルス波形と、分析
回路２から入力されたパルス波形とを比較演算し、その
類似度合いを距離値に変換して出力する。

【００４４】そして、照合演算回路２１の出力側には、
ダイヤルパルスを検出するダイヤルパルス検出回路２３
が接続され、この検出回路２３の出力側には、検出され
たダイヤルパルスを計数して、その値を外部に出力する
カウンタ回路２４が接続されている。

【００４５】以上の構成の認識装置では、回線接続後に
一般公衆回線より入力されるダイヤルパルスは、まず、
Ａ／Ｄ変換回路１に入力される。Ａ／Ｄ変換回路１で
は、予め決められているサンプリング周期に従って、ア
ナログ−デジタル変換が行われ、デジタル化された信号
が分析回路２に入力される。

【００４６】分析回路２では、入力された複数のパルス
信号を１つの単位（これをフレームという）として分析
処理を行う。分析処理の手法としては、従来技術で述べ
た自己相関関数法，ケプストラム法，その他の手法が採
用される。分析回路２からは、１フレーム毎に分析結果
が照合演算回路２１に送られる。

【００４７】分析回路２の出力信号は、図７に示すよう
に、ダイヤルパルスの立下がり，立上がりにて特徴的な
波形となる。このような信号が入力された照合演算回路
２１では、１フレーム毎に標準パターンとの比較演算を
行う。

【００４８】ここで、標準パターンとは、予め分析回路
２の出力から切り出したダイヤルパルスの特徴波形であ
り、図７では、その一例として、ダイヤルパルスの立下
がり時の特徴波形を標準パターンとして示している。こ
れ以外にも、例えば、立上がり時の波形や、立下がり，
立上がり時の両方の波形を標準パターンとして採用する
ことができる。

【００４９】このような標準パターンは、装置の使用に
先立って予め作成し、標準パターンメモリ２２に格納し
ておく。照合演算回路２１で行われる入力パルスと標準
パターンとの比較演算には、ユークリッド距離尺度や市
街地距離尺度が用いられる。このような距離尺度を用い
た場合、入力パルスの特徴波形と標準パターンとが類似
している程距離値は小さくなる。

【００５０】図７に示した例では、ダイヤルパルスの立
下がり時において、分析回路２の特徴波形と標準パター
ンとがほぼ一致することになるので、この部分において
距離値が最も小さくなり、照合演算回路２１の出力が極
小値となっている。ダイヤルパルス検出回路２３は、予
め決められた閾値よりも照合演算回路２１の出力が小さ
く、かつ、極小値である点をダイヤルパルスの存在点と
して検出し、カウンタ回路２４に出力する。

【００５１】この信号を受けたカウンタ回路２４は、ダ
イヤルパルスの数を計数し、その値を外部に送出する。
図８は、ダイヤルパルスに雑音が混入した場合を示して
いる。同図に示すように、雑音が混入したとても、照合
演算回路２１で標準パターンとダイヤルパルスの特徴波
形とを比較演算するため、雑音の特徴波形と標準パター
ンとの類似度合いが小さくなり、この結果、距離値が大
きくなって、雑音部分はダイヤルパルスとして検出され
ない。

【００５２】

【発明の効果】以上、詳細に説明したように、請求項１
の構成によれば、ダイヤルパルスの立下がり波形と立上
がり波形とを別々に検出し、その両方の情報に基づいて
総合的な判断が行われるので、認識時の不安定さが克服
され、高い認識率が得られる。また、請求項２の構成に
よれば、ダイヤルパルスの検出、及び計数を立下がり
時、立上がり時でそれぞれ別々に行い、その計数値の多
い方を認識結果として用いるようにしたため、立下がり
波形、あるいは立上がり波形が雑音等で乱れてしまって
も安定した認識動作が実現でき、その結果、認識率の向
上が期待できる。

【００５３】さらに、請求項３の構成によれば、ダイヤ
ルパルス認識は、パルスの特徴波形と標準パターンとを
波形同士の比較演算によって行われるるので、雑音性パ
ルスの誤認識が非常に少なくなり、認識率が向上する。

【図面の簡単な説明】

【図１】本発明にかかるダイヤルパルスの認識装置の第
１実施例を示すブロック図である。

【図２】図１の認識装置の要部の波形を示す説明図であ
る。

【図３】図１の認識装置で雑音が混入した場合の要部の
波形を示す説明図である。

【図４】本発明にかかるダイヤルパルスの認識装置の第
２実施例を示すブロック図である。

【図５】図４の認識装置の要部の波形を示す説明図であ
る。

【図６】本発明にかかるダイヤルパルスの認識装置の第
３実施例を示すブロック図である。

【図７】図６の認識装置の要部の波形を示す説明図であ
る。

【図８】図６の認識装置で雑音が混入した場合の要部の
波形を示す説明図である。

【図９】従来の認識装置を示すブロック図である。

【図１０】図９の認識装置の要部の波形を示す説明図で
ある。

【符号の説明】

１ Ａ／Ｄ変換回路 ２ 分析回路 １０ 立下がり波形検出回路 １１ 立上がり波形検出回路 １２ 時間監視判定回路 １３ カウンタ回路 １４ 立下がり波形検出回路 １５ 立上がり波形検出回路 １６ 立下がり波形時間監視回路 １７ 立上がり波形時間監視回路 １８ 立下がり波形計数回路 １９ 立上がり波形計数回路 ２０ 総合判定回路 ２１ 照合演算回路 ２２ 標準パターンメモリ ２３ ダイヤルパルス検出回路 ２４ カウンタ回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 回線接続後に発せられたダイヤルパルス
   の認識装置において、 前記ダイヤルパルスの立下がりを検出する立下がり波形
   検出回路と、 前記ダイヤルパルスの立上がりを検出する立上がり波形
   検出回路と、 前記立下がりおよび立上がり波形検出回路の信号を受け
   て、前記ダイヤルパルスの立下がりおよび立上がり周期
   に基づいてその正否を判断する時間監視判定回路と、 前記時間監視判定回路の出力信号を受けて、これを計数
   するカウンタ回路とからなることを特徴とするダイヤル
   パルス認識装置。
2. 【請求項２】 回線接続後に発せられたダイヤルパルス
   の認識装置において、 前記ダイヤルパルスの立下がりを検出し、該ダイヤルパ
   ルスの立下がり周期からその正否を判断する立下がり波
   形検出回路と、 前記立下がり波形検出回路の信号を受けて、前記ダイヤ
   ルパルスの立下がり周期を監視する立下がり波形時間監
   視回路と、 前記立下がり検出回路の信号を受けて前記ダイヤルパル
   スの立下がり回数を計数する第１のパルス計数回路と、 前記ダイヤルパルスの立上がりを検出し、該ダイヤルパ
   ルスの立上がり周期からその正否を判断する立上がり波
   形検出回路と、 前記立上がり波形検出回路の信号を受けて、前記ダイヤ
   ルパルスの立上がり周期を監視する立上がり波形時間監
   視回路と、 前記立上がり波形検出回路の信号を受けて前記ダイヤル
   パルスの立上がり回数を計数する第２のパルス計数回路
   と、 前記第１および第２の計数回路の出力信号を受け、これ
   らの信号のうち計数値の大きい方を前記ダイヤルパルス
   信号として認識送出する総合判定回路とからなることを
   特徴とするダイヤルパルス認識装置。
3. 【請求項３】 回線接続後に発せられたダイヤルパルス
   の認識装置において、 入力パルスの特徴波形を抽出する分析回路と、 前記ダイヤルパルスの特徴波形から予め作成された標準
   パターンを格納する標準パターンメモリと、 前記分析回路の出力信号を受け、前記入力パルスの特徴
   波形と前記標準パターンとを比較演算して、これらの類
   似度合いを距離値として出力する照合演算回路と、 前記照合演算回路の出力に基づいてダイヤルパルスを検
   出して、計数回路に出力するダイヤルパルス検出回路と
   を有することを特徴とするダイヤルパルス認識装置。