JPH05291610A - Optoelectric transducer - Google Patents

Optoelectric transducer

Info

Publication number
JPH05291610A
JPH05291610A JP4121343A JP12134392A JPH05291610A JP H05291610 A JPH05291610 A JP H05291610A JP 4121343 A JP4121343 A JP 4121343A JP 12134392 A JP12134392 A JP 12134392A JP H05291610 A JPH05291610 A JP H05291610A
Authority
JP
Japan
Prior art keywords
type
layer
semiconductor layer
type semiconductor
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4121343A
Other languages
Japanese (ja)
Inventor
Shusuke Mimura
秀典 三村
Yasumitsu Ota
泰光 太田
Toshirou Futaki
登史郎 二木
Koichi Kitamura
公一 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP4121343A priority Critical patent/JPH05291610A/en
Publication of JPH05291610A publication Critical patent/JPH05291610A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

PURPOSE:To provide a title device which can increase quantum efficiency above 1 and suppress the electric resistance of forward characteristics at low level. CONSTITUTION:A glass substrate 10 is overlaid with a 2000Angstrom chromium layer 12 serving as the lower electrode, a 300Angstrom p-type a-Si: H layer 14, a 6000Angstrom thickness i-type a-Si: YH layer 16, a 50Angstrom i-type a-SiC layer 18, a 300Angstrom n-type a-SiC layer 20, and an ITO film 22 to constitute a pin diode. Alternately, an n-type muc-SiC layer 24 can be formed by using an ECRCVD device instead of the a-SiC layer 20. Because of high electric resistance, the i-type a-SiC layer 18 generates avalanche effect by concentration of electric fields, so that quantum efficiency can be increased equivalently above 1. The band gap of the n-type a-SiC layer 20 and that of the muc-SiC layer 24 are almost equal to that of the i-type a-SiC layer 18, so that resistance in a forward direction can be suppressed at low level.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、密着型イメージセンサ
などに使用される光電変換素子に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photoelectric conversion element used in a contact type image sensor or the like.

【0002】[0002]

【従来の技術】密着型イメージセンサに使用される水素
化アモルファスシリコン(a−Si:H)からなるダイ
オードには、ホトコンダクタタイプのものとホトダイオ
ードタイプのものがある。ホトコンダクタタイプのダイ
オードは、例えば図6に示すように、基板60上にi型
もしくはn型のa−Si:Hの膜62を形成し、この上
に平面状に二つの電極64,66を形成することによっ
て作られる。そしてこの二つの電極とa−Si:Hの膜
とはオーミックコンタクトで接続されている。
2. Description of the Related Art Diodes made of hydrogenated amorphous silicon (a-Si: H) used in a contact type image sensor include a photodiode type and a photodiode type. In the photoconductor type diode, as shown in FIG. 6, for example, an i-type or n-type a-Si: H film 62 is formed on a substrate 60, and two electrodes 64 and 66 are planarly formed on the film 62. Made by forming. The two electrodes and the a-Si: H film are connected by ohmic contact.

【0003】図7は図6のホトコンダクタタイプのダイ
オードのバンド図である。上記のようにa−Si:Hの
層62の両側の電極と接する部分はオーミックコンタク
トであることから、電子はa−Si:H層62と電極と
の間を自由に行き来できる。このため光が入射して電子
と正孔の対が生成され電子がプラス側へ、正孔がマイナ
ス側へ移動すると、マイナスの電極からa−Si:H層
62の中へ電子が注入されるので、より多くの電流が流
れ、等価的に量子効率は1よりも大きくなる。したがっ
て、ホトコンダクタタイプのダイオードは光感度が高い
という特徴がある。
FIG. 7 is a band diagram of the photodiode of the photoconductor type shown in FIG. As described above, since the portions in contact with the electrodes on both sides of the a-Si: H layer 62 are ohmic contacts, electrons can freely move between the a-Si: H layer 62 and the electrodes. Therefore, when light is incident and a pair of electron and hole is generated to move the electron to the plus side and the hole to the minus side, the electron is injected from the minus electrode into the a-Si: H layer 62. Therefore, more current flows, and the quantum efficiency is equivalently larger than 1. Therefore, the photoconductor type diode is characterized by high photosensitivity.

【0004】しかしながら、これらのキャリヤーは両電
極から注入されるので、電子がa−Si:H層62の内
部を移動するのにかかる時間よりも長い時間にわたって
電流が流れ続ける。このため、ホトコンダクタタイプの
ダイオードは応答速度が数ミリ秒程度と非常に遅く、高
速動作の用途には向かないという欠点がある。以上のよ
うな特徴から、ホトコンダクタタイプのダイオードは低
価格のファクシミリなどに使用されることが多い。すな
わち、応答速度が遅いために高機能化は難しいが、光感
度が大きいために回路構成が簡単になるからである。
However, since these carriers are injected from both electrodes, the current continues to flow for a time longer than the time it takes for the electrons to move inside the a-Si: H layer 62. Therefore, the photodiode of the photoconductor type has a very slow response speed of about several milliseconds, which is not suitable for high-speed operation. Due to the above features, the photodiode of the photoconductor type is often used for low-priced facsimiles. That is, it is difficult to achieve high functionality due to the slow response speed, but the circuit configuration is simplified due to the high photosensitivity.

【0005】図8はホトダイオードタイプのダイオード
の概略断面図で、これは基板68上に下部電極となるク
ロム層70を形成し、この上にp型半導体層72、i型
半導体層74、n型半導体層76、及びIndium Tin Oxi
de(ITO)膜78を積層した構造を持つ。そして、各
半導体層は例えばa−Si:Hからなる。ホトダイオー
ドタイプのダイオードは両端に逆バイアスを印加し、光
の入射によって発生する電子と正孔によって電流を流す
ことによって光電変換を行う。
FIG. 8 is a schematic cross-sectional view of a photodiode of a photodiode type, in which a chromium layer 70 to be a lower electrode is formed on a substrate 68, on which a p-type semiconductor layer 72, an i-type semiconductor layer 74 and an n-type semiconductor layer 74 are formed. Semiconductor layer 76, and Indium Tin Oxi
It has a structure in which de (ITO) films 78 are laminated. Each semiconductor layer is made of, for example, a-Si: H. A photodiode of a photodiode type applies a reverse bias to both ends and carries out photoelectric conversion by causing a current to flow by electrons and holes generated by the incidence of light.

【0006】このホトダイオードタイプのダイオードの
バンド図を図9に示す。ホトダイオードタイプのダイオ
ードはバンドギャップの両端のエネルギー障壁が高いた
め、電極からはキャリヤーが注入されない。したがっ
て、通常は量子効率が1以上になることはなく、このた
め光感度が低い。しかし、キャリヤーの注入がないため
応答速度はキャリヤーが半導体領域を通過する時間に相
当するので、数μ秒程度の速い応答速度が得られる。こ
のように応答速度が速いことから、ホトダイオードタイ
プのダイオードは比較的高価なファクシミリの密着型イ
メージセンサなどに使用されることが多い。但し、光感
度が小さいので増幅回路を設けるなどの回路上の工夫が
必要となる。
A band diagram of this photodiode type diode is shown in FIG. Since the photodiode of the photodiode type has a high energy barrier at both ends of the band gap, carriers are not injected from the electrodes. Therefore, the quantum efficiency usually does not become 1 or more, and therefore the photosensitivity is low. However, since there is no carrier injection, the response speed corresponds to the time for the carriers to pass through the semiconductor region, so a high response speed of about several microseconds can be obtained. Due to such a high response speed, the photodiode type diode is often used for a relatively expensive facsimile contact image sensor or the like. However, since the photosensitivity is low, it is necessary to devise a circuit such as providing an amplifier circuit.

【0007】他の光電変換素子としてホトトランジスタ
がある。図10はnpn型のホトトランジスタのバンド
図である。この場合、光が入射して電子と正孔が生成さ
れると、p層の部分に正孔が貯る。すると、マイナスに
接続されているn型と正孔が貯るp層は、よりいっそう
順方向バイアスとなるので、マイナスに接続されている
n層より電子が注入されることになり、このため光感度
は上昇する。しかし、このようなキャリヤーの注入があ
ると、応答速度は実質的にホトコンダクタタイプと同程
度となり、やはり動作速度が遅いという欠点がある。
There is a phototransistor as another photoelectric conversion element. FIG. 10 is a band diagram of an npn type phototransistor. In this case, when light is incident and electrons and holes are generated, holes are stored in the p layer portion. Then, the n-type connected to the minus and the p-layer where holes are stored are further forward biased, so that electrons are injected from the n-layer connected to the negative, and thus the light is emitted. Sensitivity increases. However, the injection of such a carrier has a drawback that the response speed becomes substantially the same as that of the photoconductor type and the operation speed is also slow.

【0008】応答速度が速く、しかも光感度の高いホト
ダイオードを実現するために、ホトダイオードタイプの
ダイオードに高電圧を印加してアバランシェ増倍等の効
果を生じさせ、高速動作を維持したまま等価的に量子効
率を1以上とする試みがなされている。その一つとして
例えば特開平3−66178号において説明されている
ように、i層がa−Si:Hで構成されたpinダイオ
ードにおいて、p層とn層との間にa−SiN膜を形成
するというものがある。このa−SiN膜は電気抵抗が
高いため、電圧を印加すると電界がこの部分に集中して
電界の急勾配が生じ、そのため電子は加速されて高い運
動エネルギーを持つ。その結果アバランシェ効果が生じ
てキャリヤーが増倍し、結果的として光感度が上昇す
る。また、a−SiCとa−Si:Hからなる超格子を
用いてアバランシェ増倍を生じさせるという試みもある
(Shin-Cheng Two他、IEEE Transactions on Electron
Devices, vol.35No.8,p1279-1283,1988 参照)。これら
のダイオードは電子の注入が行われずにキャリヤーを増
倍させることができるので、速い応答速度を維持したま
ま光感度を向上させることができるという利点がある。
In order to realize a photodiode having a high response speed and high photosensitivity, a high voltage is applied to a photodiode type diode to produce an effect such as avalanche multiplication, and equivalently while maintaining a high speed operation. Attempts have been made to increase the quantum efficiency to 1 or more. As one of them, for example, as described in Japanese Patent Laid-Open No. 3-66178, in a pin diode in which an i layer is composed of a-Si: H, an a-SiN film is formed between the p layer and the n layer. There is something to do. Since this a-SiN film has a high electric resistance, when a voltage is applied, the electric field concentrates on this portion and a steep gradient of the electric field is generated, so that the electrons are accelerated and have high kinetic energy. As a result, the avalanche effect is generated, the carriers are multiplied, and as a result, the photosensitivity is increased. There is also an attempt to generate avalanche multiplication using a superlattice composed of a-SiC and a-Si: H (Shin-Cheng Two et al., IEEE Transactions on Electron.
Devices, vol.35 No.8, p1279-1283, 1988). Since these diodes can multiply carriers without injection of electrons, there is an advantage that photosensitivity can be improved while maintaining a high response speed.

【0009】[0009]

【発明が解決しようとする課題】高速な画像の読み取り
が可能なイメージセンサとして、各画素をバック・ツウ
・バック又はフロント・ツウ・フロントに接続した一組
のホトダイオードとブロッキングダイオードで形成し、
この多数の画素をマトリックス状に接続し、これらを所
定のブロック毎に順次駆動して画像を読み取る密着型イ
メージセンサがある。このような密着型イメージセンサ
は、例えば特願平2−83258号において説明されて
いる。
As an image sensor capable of reading an image at high speed, each pixel is formed by a set of a photodiode and a blocking diode in which each pixel is connected to back-to-back or front-to-front.
There is a contact type image sensor in which a large number of pixels are connected in a matrix and these are sequentially driven for each predetermined block to read an image. Such a contact image sensor is described in, for example, Japanese Patent Application No. 2-83258.

【0010】このような密着型イメージセンサは、入射
した光によって発生した電荷を蓄積させるときにはホト
ダイオードに逆バイアスを加えるが、蓄積した電荷を取
り出す際にはブロッキングダイオードに順バイアスを加
え順方向電流を流す。しかしながら、上述のようなa−
SiN膜やa−SiCとa−Siからなる超格子などは
光感度を向上させるという点では優れているものの、a
−SiNをa−Sipinダイオード間に形成したり、
a−SiCとa−Siの超格子を形成するとn層または
p層のa−Siとa−SiNとa−SiCとのバンドギ
ャップ差が大きいためp層、n層から順バイアス時に電
荷が注入されにくく、そのため順方向特性が劣化すると
いう問題がある。したがって従来は、a−SiN膜やa
−SiCとa−Siからなる超格子の層をマトリックス
駆動の密着型イメージセンサの画素を形成するダイオー
ドに設けることは適当な方法とはいえず、このため光感
度を向上させることが難しかった。
In such a contact image sensor, a reverse bias is applied to the photodiode when accumulating the charges generated by the incident light, but a forward bias is applied to the blocking diode when the accumulated charges are taken out so that a forward current flows. Shed. However, a- as described above
Although a SiN film or a superlattice composed of a-SiC and a-Si is excellent in improving photosensitivity, a
-SiN is formed between a-Sipin diodes,
When a superlattice of a-SiC and a-Si is formed, the band gap difference between a-Si and a-SiN and a-SiC in the n-layer or p-layer is large, so that charges are injected from the p-layer and the n-layer during forward bias. Therefore, there is a problem that the forward characteristic is deteriorated. Therefore, conventionally, an a-SiN film or a
Providing a superlattice layer composed of -SiC and a-Si on a diode forming a pixel of a matrix-driven contact image sensor is not an appropriate method, and thus it is difficult to improve photosensitivity.

【0011】本発明は上記事情に基づいてなされたもの
であり、上記ホトダイオードとブロッキングダイオード
を有する密着型イメージセンサに用いた場合でも、速い
応答速度を維持したまま光感度を向上させることができ
る光電変換素子を提供することを目的とするものであ
る。
The present invention has been made based on the above circumstances, and even when it is used in a contact type image sensor having the photodiode and the blocking diode, it is possible to improve the photosensitivity while maintaining a fast response speed. The purpose is to provide a conversion element.

【0012】[0012]

【課題を解決するための手段】上記の目的を達成するた
めの請求項1記載の発明は、基板側から下部電極、p型
半導体層、i型半導体層、n型半導体層、及び透明電極
の順で積層された光電変換素子において、前記i型半導
体層と前記n型半導体層の間に膜厚が20Å以上100
Å以下であるi型の水素化アモルファスシリコンカーボ
ン(a−SiC)層を形成するとともに、前記n型半導
体層をn型のa−SiCより形成したことを特徴とする
ものである。
The invention according to claim 1 for achieving the above object comprises a lower electrode, a p-type semiconductor layer, an i-type semiconductor layer, an n-type semiconductor layer, and a transparent electrode from the substrate side. In the photoelectric conversion element stacked in this order, the film thickness between the i-type semiconductor layer and the n-type semiconductor layer is 20 Å or more and 100 or more.
It is characterized in that an i-type hydrogenated amorphous silicon carbon (a-SiC) layer having a thickness of Å or less is formed and the n-type semiconductor layer is formed of n-type a-SiC.

【0013】また、請求項2記載の発明は、基板側から
下部電極、p型半導体層、i型半導体層、n型半導体
層、及び透明電極の順で積層された光電変換素子におい
て、前記i型半導体層と前記n型半導体層の間に膜厚が
20Å以上100Å以下であるi型のa−SiC層を形
成するとともに、前記n型半導体層を微結晶を含むn型
のアモルファスシリコンカーボン(μc−SiC)より
形成したことを特徴とするものである。
According to a second aspect of the present invention, there is provided a photoelectric conversion element in which a lower electrode, a p-type semiconductor layer, an i-type semiconductor layer, an n-type semiconductor layer, and a transparent electrode are laminated in this order from the substrate side. An i-type a-SiC layer having a film thickness of 20 Å or more and 100 Å or less is formed between the n-type semiconductor layer and the n-type semiconductor layer, and the n-type semiconductor layer includes n-type amorphous silicon carbon containing microcrystals ( μc-SiC).

【0014】更に、請求項3記載の発明は、基板側から
下部電極、n型半導体層、i型半導体層、p型半導体
層、及び透明電極の順で積層された光電変換素子におい
て、前記i型半導体層と前記p型半導体層の間に膜厚が
20Å以上100Å以下であるi型のa−SiC層を形
成するとともに、前記p型半導体層をp型のa−SiC
より形成したことを特徴とするものである。
Further, the invention according to claim 3 is a photoelectric conversion element in which a lower electrode, an n-type semiconductor layer, an i-type semiconductor layer, a p-type semiconductor layer, and a transparent electrode are laminated in this order from the substrate side, wherein the i An i-type a-SiC layer having a film thickness of 20 Å or more and 100 Å or less is formed between the p-type semiconductor layer and the p-type semiconductor layer, and the p-type semiconductor layer is formed as a p-type a-SiC layer.
It is characterized by being formed more.

【0015】また、請求項4記載の発明は、基板側から
下部電極、n型半導体層、i型半導体層、p型半導体
層、及び透明電極の順で積層された光電変換素子におい
て、前記i型半導体層と前記p型半導体層の間に膜厚が
20Å以上100Å以下であるi型のa−SiC層を形
成するとともに、前記p型半導体層をμc−SiCより
形成したことを特徴とするものである。
According to a fourth aspect of the present invention, there is provided a photoelectric conversion element in which a lower electrode, an n-type semiconductor layer, an i-type semiconductor layer, a p-type semiconductor layer, and a transparent electrode are laminated in this order from the substrate side. An i-type a-SiC layer having a film thickness of 20Å or more and 100Å or less is formed between the p-type semiconductor layer and the p-type semiconductor layer, and the p-type semiconductor layer is formed of μc-SiC. It is a thing.

【0016】[0016]

【作用】請求項1記載の発明は前記の構成により、20
Å以上100Å以下であるi型のa−SiC層を形成す
ることにより、この部分の高い電気抵抗によって、電界
を加えた場合にこの部分に電界が集中して急勾配の電界
となる。このため入射光によって発生したキャリヤーは
アバランシェ増倍作用を起こし、等価的に量子効率が1
以上となって光感度が上昇する。また、n型半導体層を
n型のa−SiCより形成したことにより、i型a−S
iC層とn型a−SiC層のエネルギーバンドギャップ
がほぼ等しくなり、順バイアス時にn型a−SiCから
i型a−SiCに良好に電荷が注入されるため順方向特
性の抵抗値を低く抑えることができる。
The invention according to claim 1 has the following features.
By forming the i-type a-SiC layer having a thickness of Å or more and 100 Å or less, when the electric field is applied, the electric field is concentrated in this part due to the high electric resistance of this part, and a steep electric field is formed. Therefore, the carriers generated by the incident light have an avalanche multiplication effect and equivalently have a quantum efficiency of 1
As described above, the photosensitivity is increased. In addition, since the n-type semiconductor layer is formed of n-type a-SiC, i-type a-S
The energy band gaps of the iC layer and the n-type a-SiC layer are almost equal to each other, and charges are favorably injected from the n-type a-SiC to the i-type a-SiC at the time of forward bias, so that the resistance value of the forward characteristic is kept low. be able to.

【0017】請求項2記載の発明は前記の構成により、
20Å以上100Å以下であるi型のa−SiC層を形
成することにより、この部分の高い電気抵抗によって、
電界を加えた場合にこの部分に電界が集中して急勾配の
電界となる。このため入射光によって発生したキャリヤ
ーはアバランシェ増倍作用を起こし、等価的に量子効率
が1以上となって光感度が上昇する。また、n型半導体
層をn型のμc−SiCより形成したことにより、i型
a−SiC層よりn型μc−SiC層のエネルギーバン
ドギャップがほぼ等しくなり、順バイアス時にn型μc
−SiCからi型a−SiCに良好に電荷が注入される
ため、順方向特性の抵抗値を低く抑えることができる。
しかもこのμc−SiCはa−SiCよりも電気抵抗が
小さいので、順方向特性をより向上させることができ
る。
According to a second aspect of the present invention, by the above configuration,
By forming an i-type a-SiC layer of 20 Å or more and 100 Å or less, the high electric resistance of this portion
When an electric field is applied, the electric field concentrates on this portion to form a steep electric field. Therefore, the carriers generated by the incident light have an avalanche multiplication effect, equivalently having a quantum efficiency of 1 or more and increasing photosensitivity. In addition, since the n-type semiconductor layer is formed of n-type μc-SiC, the energy band gap of the n-type μc-SiC layer is almost equal to that of the i-type a-SiC layer, and the n-type μc-type is increased during forward bias.
Since the charge is favorably injected from -SiC to i-type a-SiC, the resistance value of the forward characteristic can be suppressed to be low.
Moreover, since the μc-SiC has a smaller electric resistance than the a-SiC, the forward characteristic can be further improved.

【0018】請求項3記載の発明は請求項1記載の発明
とダイオードの各層の形成順序が逆になっており、また
請求項4記載の発明は請求項2記載の発明とダイオード
の各層の形成順序が逆になっている。このため請求項3
記載の発明は請求項1記載の発明の対応する各半導体層
の導電型を変えたものであり、請求項4記載の発明は請
求項2記載の発明の対応する各半導体層の導電型を変え
たものである。したがって、請求項3記載の発明は請求
項1記載の発明と、請求項4記載の発明は請求項2記載
の発明と同様の作用を奏する。
In the invention according to claim 3, the order of forming the layers of the diode is reverse to that of the invention according to claim 1, and in the invention of claim 4, the invention of claim 2 is formed with the layers of the diode. The order is reversed. Therefore, claim 3
In the invention described in claim 1, the conductivity type of each semiconductor layer corresponding to the invention of claim 1 is changed, and in the invention described in claim 4, the conductivity type of each semiconductor layer corresponding to the invention of claim 2 is changed. It is a thing. Therefore, the invention according to claim 3 has the same effect as the invention according to claim 1 and the invention according to claim 4 has the same effect as the invention according to claim 2.

【0019】なお、電界の急勾配によってアバランシェ
効果が生じるときに、実際にはアバランシェ効果の他に
電子の注入による増倍も幾分かは生じていることが考え
られる。しかし、アバランシェ効果が支配的であると考
えられるので、以下では単にアバランシェ効果という用
語に統一して説明する。
When the avalanche effect occurs due to the steep gradient of the electric field, it is considered that, in addition to the avalanche effect, some multiplication due to electron injection actually occurs. However, since the avalanche effect is considered to be dominant, the term avalanche effect will be simply used in the description below.

【0020】[0020]

【実施例】以下に図面を参照して本発明の一実施例であ
る光電変換素子について説明する。図1は本発明の第1
実施例であるpinダイオードの構造を示す断面図、図
2は本発明の第2実施例であるpinダイオードの構造
を示す断面図、図3(a)は第1実施例及び第2実施例
のpinダイオードに逆バイアスを加えたときのバンド
構造の大体の様子を示すバンド図、図3(b)は順方向
バイアスを加えたときのバンド図、図4は第1及び第2
実施例のpinダイオードの逆方向特性を示すグラフ、
図5は第1及び第2実施例のpinダイオードの順方向
特性を示すグラフである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A photoelectric conversion element which is an embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows the first of the present invention.
2 is a sectional view showing the structure of a pin diode which is an embodiment, FIG. 2 is a sectional view showing the structure of a pin diode which is a second embodiment of the present invention, and FIG. 3A is a sectional view showing the structure of the first and second embodiments. FIG. 3B is a band diagram showing an outline of a band structure when a reverse bias is applied to the pin diode, FIG. 3B is a band diagram when a forward bias is applied, and FIG.
The graph which shows the reverse direction characteristic of the pin diode of an Example,
FIG. 5 is a graph showing the forward characteristics of the pin diodes of the first and second embodiments.

【0021】まず、図1を参照して第1実施例のpin
ダイオードを製造する手続について説明する。最初にガ
ラス基板10の上に下部電極となるクロム層12を電子
ビーム蒸着装置によって2000Åの厚さに堆積させ
る。次に、通常の高周波プラズマ(RFプラズマ)CV
D装置によってp型の水素化アモルファスシリコン(a
−Si:H)の層14を300Åの厚さに堆積させる。
このときの成膜条件は、基板温度が250℃、プロセス
ガスとして使用するSiH4 とB2 6 の混合比が1:
0.001、ガス圧が0.3Torr、RF出力が30ワッ
トである。そして、この上には6000Åの厚さのi型
のa−Si:Hの層16を同様のRFプラズマCVD装
置によって堆積させる。このときの成膜条件は、基板温
度が250℃、プロセスガスとしてはSiH4 を100
%、ガス圧が0.05Torr、RF出力が30ワットであ
る。
First, referring to FIG. 1, the pin of the first embodiment will be described.
A procedure for manufacturing the diode will be described. First, a chrome layer 12 to be a lower electrode is deposited on the glass substrate 10 by an electron beam vapor deposition apparatus to a thickness of 2000Å. Next, ordinary high frequency plasma (RF plasma) CV
P-type hydrogenated amorphous silicon (a
Deposit a layer 14 of Si: H) to a thickness of 300Å.
The film forming conditions at this time are as follows: the substrate temperature is 250 ° C., and the mixing ratio of SiH 4 and B 2 H 6 used as a process gas is 1 :.
0.001, gas pressure is 0.3 Torr, and RF output is 30 watts. Then, an i-type a-Si: H layer 16 having a thickness of 6000Å is deposited thereon by the same RF plasma CVD apparatus. The film forming conditions at this time are that the substrate temperature is 250 ° C. and SiH 4 is 100 as the process gas.
%, Gas pressure is 0.05 Torr, and RF output is 30 watts.

【0022】次に、この層16の上に、RFプラズマC
VD装置によってi型の水素化アモルファスシリコンカ
ーボン(a−SiC)層18を50Åの厚さに積層す
る。このa−SiC層18の成膜条件は、基板温度が2
50℃、プロセスガスであるC2 4 とSiH4 とH2
の混合比が1:2:100、ガス圧が0.3Torr、RF
出力が100ワットである。更に、この層18上には、
同じくRFプラズマCVD装置によって、n型半導体層
としてa−SiCの層20を300Åの厚さに積層す
る。成膜条件は基板温度が250℃、プロセスガスとし
て使用するSiH4とPH3 とCH4 とH2 の混合比が
1:0.01:2:20、ガス圧が0.3Torr、RF出
力が30ワットである。最後に、この層20上にITO
膜22を形成して図1のpinダイオードが構成され
る。
Next, on this layer 16, RF plasma C
An i-type hydrogenated amorphous silicon carbon (a-SiC) layer 18 is deposited to a thickness of 50Å by a VD device. The film forming condition of the a-SiC layer 18 is that the substrate temperature is 2
50 ° C., process gases C 2 H 4 , SiH 4 and H 2
Mixing ratio is 1: 2: 100, gas pressure is 0.3 Torr, RF
The output is 100 watts. Furthermore, on this layer 18,
Similarly, an a-SiC layer 20 as an n-type semiconductor layer is laminated to a thickness of 300Å by an RF plasma CVD apparatus. The film forming conditions are as follows: substrate temperature is 250 ° C., SiH 4 , PH 3 , CH 4, and H 2 used as process gas are mixed at a ratio of 1: 0.01: 2: 20, gas pressure is 0.3 Torr, and RF output is It is 30 watts. Finally, ITO on this layer 20
The film 22 is formed to form the pin diode of FIG.

【0023】次に、図2を参照して第2実施例のpin
ダイオードを製造する手続について説明する。下部電極
となるクロム層12、p型a−Si:H層14、i型a
−Si:H層16、i型a−SiC層18、及びITO
22については図1の第1実施例のpinダイオードと
同様の手順によって形成される。図1のpinダイオー
ドと異なるのは、図1のn型a−SiC層20の代わり
に、電子サイクロトロン共鳴CVD(ECRCVD)装
置を用いて微結晶を含有するn型SiC(μc−Si
C)層24を形成する点である。この成膜条件は、基板
温度が300℃、プロセスガスであるSiH4 とPH3
とCH4 とH2 の混合比が1:0.01:2:200、
ガス圧が0.005Torr、出力が300ワットである。
Next, referring to FIG. 2, the pin of the second embodiment will be described.
A procedure for manufacturing the diode will be described. Chrome layer 12 serving as lower electrode, p-type a-Si: H layer 14, i-type a
-Si: H layer 16, i-type a-SiC layer 18, and ITO
22 is formed by a procedure similar to that of the pin diode of the first embodiment shown in FIG. The difference from the pin diode of FIG. 1 is that instead of the n-type a-SiC layer 20 of FIG. 1, an n-type SiC (μc-Si) containing microcrystals is formed by using an electron cyclotron resonance CVD (ECRCVD) device.
C) The point of forming the layer 24. This film forming condition is that the substrate temperature is 300 ° C., SiH 4 and PH 3 which are process gases are used.
And the mixing ratio of CH 4 and H 2 is 1: 0.01: 2: 200,
The gas pressure is 0.005 Torr and the output is 300 watts.

【0024】次に、第1実施例及び第2実施例のpin
ダイオードの動作特性について説明する。i型のa−S
iCは電気抵抗が大体10-12 〜10-13 S/cm程度
であり、a−Si:Hよりも相当高い。したがって、i
型半導体層に薄いa−SiC層18を設けることによ
り、電圧を加えた場合に図3(a)に示すようにi型a
−SiC層18の部分に急勾配の電界が生じる。このた
め入射光によって生じた電子がこの部分を通過すると、
この急勾配の電界によって加速され、アバランシェ効果
によって多数の電子・正孔の対を生成する。この結果、
等価的に量子効率は1よりも大きくなりホトダイオード
の光感度を高めることができる。しかも、電極からのキ
ャリヤーの注入がない状態でキャリヤーが増倍するの
で、応答速度も高速のまま維持される。
Next, the pin of the first and second embodiments
The operating characteristics of the diode will be described. i type aS
The electric resistance of iC is approximately 10 −12 to 10 −13 S / cm, which is considerably higher than that of a-Si: H. Therefore, i
By providing a thin a-SiC layer 18 on the type semiconductor layer, when a voltage is applied, the i-type a-type a layer is formed as shown in FIG.
A steep electric field is generated in the SiC layer 18. Therefore, when the electrons generated by the incident light pass through this part,
Accelerated by this steep electric field, a large number of electron-hole pairs are generated by the avalanche effect. As a result,
Equivalently, the quantum efficiency becomes larger than 1, and the photosensitivity of the photodiode can be increased. Moreover, since the carriers are multiplied without injection of the carriers from the electrodes, the response speed is kept high.

【0025】しかし、i型のa−SiC層18上のp型
半導体層を従来と同様のa−Si:H層とすると、順方
向における電気抵抗も高くなり、順方向特性が低下する
という問題がある。この主な原因は両者のエネルギーバ
ンドギャップが異なることにある。すなわちa−Si:
Hのバンドギャップが約1.7eVであるのに対してa−
SiCのバンドギャップが約2.0eVであり、このよう
にエネルギーバンドギャップに差があることによって、
a−Si:Hよりなるn層の電子がa−SiC層20に
入り難くなる。
However, if the p-type semiconductor layer on the i-type a-SiC layer 18 is an a-Si: H layer similar to the conventional one, the electric resistance in the forward direction becomes high, and the forward characteristic deteriorates. There is. The main reason for this is that the energy band gaps of the two differ. That is, a-Si:
The band gap of H is about 1.7 eV, while a-
The band gap of SiC is about 2.0 eV, and due to the difference in energy band gap,
It is difficult for the electrons of the n layer made of a-Si: H to enter the a-SiC layer 20.

【0026】そこで、本発明の第1実施例では、上記の
ようにn型半導体層としてリンをドーピングしたa−S
iC層20を使用する。a−SiCのエネルギーバンド
ギャップは上記のように約2.0eVなので、図3(b)
に示すようにi型a−SiC層18とn型a−SiC層
20のエネルギーバンドギャップはほぼ等しく、したが
ってn層からi層へ容易に電子が入り込むことができ
る。その結果、順方向抵抗を下げることができる。
Therefore, in the first embodiment of the present invention, phosphorus-doped a-S is used as the n-type semiconductor layer as described above.
The iC layer 20 is used. Since the energy band gap of a-SiC is about 2.0 eV as described above, Fig. 3 (b)
As shown in, the energy band gaps of the i-type a-SiC layer 18 and the n-type a-SiC layer 20 are almost equal, and therefore electrons can easily enter from the n-layer to the i-layer. As a result, the forward resistance can be reduced.

【0027】ところで、a−SiCはn型にドーピング
しても10-5S/cm程度の電気抵抗がある。そこで、
第2実施例ではこの電気抵抗を更に下げるために、n型
半導体層としてμc−SiC層24を使用している。μ
c−SiCの電気抵抗は10-1S/cm程度であり、a
−SiCよりもかなり電気抵抗が低い。その結果pin
ダイオードの順方向特性をより向上させることが可能と
なる。
By the way, a-SiC has an electric resistance of about 10 -5 S / cm even if it is doped to be n-type. Therefore,
In the second embodiment, the μc-SiC layer 24 is used as the n-type semiconductor layer in order to further reduce the electric resistance. μ
The electric resistance of c-SiC is about 10 -1 S / cm, and a
-It has much lower electrical resistance than SiC. As a result pin
It is possible to further improve the forward characteristic of the diode.

【0028】図4のグラフは、曲線aが第1実施例のp
inダイオード、曲線bが第2実施例のpinダイオー
ド、曲線cが従来のa−Si:Hからなるpinダイオ
ードの逆方向特性にそれぞれ対応する。この図から明か
なように第1及び第2実施例とも従来のpinダイオー
ドに比べて逆方向の電流値が大きく、したがって光感度
が向上している。この図からは一見僅かな増加のように
見えるが、縦軸が対数目盛りである点に注意すると、電
流値の増加は数倍程度に及ぶことが理解される。したが
って、例えば1mm当り8個のセンサからなる密着型イメ
ージセンサを1mm当り16個にしようとするときに、セ
ンサの感度を同じに維持するためには、各ホトダイオー
ドの光感度を4倍にしなければならないが、第1及び第
2実施例のpinダイオードとも十分にこの要求に応え
得るものである。
In the graph of FIG. 4, the curve a is p in the first embodiment.
The in-diode, the curve b corresponds to the reverse characteristic of the pin diode of the second embodiment, and the curve c corresponds to the reverse characteristics of the conventional a-Si: H pin diode. As is apparent from this figure, both the first and second embodiments have a larger current value in the opposite direction than the conventional pin diode, and therefore the photosensitivity is improved. From this figure, it may seem like a slight increase, but it is understood that the increase in the current value is about several times, considering that the vertical axis is a logarithmic scale. Therefore, for example, when the contact type image sensor consisting of 8 sensors per 1 mm is to be 16 per 1 mm, in order to keep the sensitivity of the sensors the same, the photosensitivity of each photodiode must be quadrupled. However, the pin diodes of the first and second embodiments can fully meet this requirement.

【0029】図5のグラフは、曲線aが第1実施例のp
inダイオード、曲線bが第2実施例のpinダイオー
ド、曲線cが従来のa−Si:Hからなるpinダイオ
ードの順方向特性にそれぞれ対応する。この図から分か
るように電圧の高い部分では第1、第2実施例とも従来
のpinダイオードよりも電流は少ない。しかし、密着
型イメージセンサとして使用するホトダイオードの順方
向特性として重要な電圧領域は約0.5ボルト前後であ
り、この部分ではいずれの曲線ともほとんど差がないこ
とが分かる。
In the graph of FIG. 5, the curve a is p in the first embodiment.
The in-diode, the curve b corresponds to the forward characteristic of the pin diode of the second embodiment, and the curve c corresponds to the forward characteristic of the conventional pin diode made of a-Si: H. As can be seen from this figure, in the high voltage portion, the current is smaller in both the first and second embodiments than in the conventional pin diode. However, the voltage region important for the forward characteristic of the photodiode used as the contact image sensor is about 0.5 V, and it can be seen that there is almost no difference from any curve in this portion.

【0030】以上の点を総合すると、第1実施例のpi
nダイオードは十分な順方向特性を保ったまま、逆方向
特性は従来よりも向上させることができ、したがって従
来のpinダイオードよりも光感度を高めることができ
る。また、第2実施例のpinダイオードは、順方向特
性、逆方向特性とも第1実施例よりも更に向上し、より
光感度を高めることができる。しかも、どちらの場合も
アバランシェ効果等によって光電流を倍増させているの
で、応答速度は高速に維持される。
Summing up the above points, the pi of the first embodiment is
The n-diode can improve the reverse characteristic as compared with the conventional one while maintaining the sufficient forward characteristic, and thus can have higher photosensitivity than the conventional pin diode. Further, the pin diode of the second embodiment has further improved forward characteristics and reverse characteristics as compared with the first embodiment, and can further improve the photosensitivity. Moreover, in both cases, since the photocurrent is doubled by the avalanche effect or the like, the response speed is maintained at a high speed.

【0031】[0031]

【発明の効果】以上説明したように本発明によれば、順
方向特性の電気抵抗を低く維持したまま量子効率を等価
的に1よりも大きくして逆方向特性の光感度を向上させ
ることができるので、例えば、密着型イメージセンサの
単位長さ当りの画素数を増加しても、現在の感度を保っ
たままで応答速度を速くすることができる光電変換素子
を提供することができる。
As described above, according to the present invention, it is possible to improve the photosensitivity of the backward characteristic by equivalently increasing the quantum efficiency while keeping the electric resistance of the forward characteristic low. Therefore, for example, it is possible to provide a photoelectric conversion element capable of increasing the response speed while maintaining the current sensitivity even if the number of pixels per unit length of the contact image sensor is increased.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例のpinダイオードの構造
を示す断面図である。
FIG. 1 is a sectional view showing the structure of a pin diode according to a first embodiment of the present invention.

【図2】本発明の第2実施例のpinダイオードの構造
を示す断面図である。
FIG. 2 is a sectional view showing a structure of a pin diode according to a second embodiment of the present invention.

【図3】(a)は第1実施例及び第2実施例のpinダ
イオードに逆バイアスを加えたときのバンド構造の大体
の様子を示すバンド図、(b)は順方向バイアスを加え
たときのバンド図である。
FIG. 3A is a band diagram showing an outline of a band structure when a reverse bias is applied to the pin diodes of the first embodiment and the second embodiment, and FIG. 3B is a case where a forward bias is applied. FIG.

【図4】第1及び第2実施例のpinダイオードの逆方
向特性を示すグラフである。
FIG. 4 is a graph showing the reverse direction characteristics of the pin diodes of the first and second examples.

【図5】第1及び第2実施例のpinダイオードの順方
向特性を示すグラフである。
FIG. 5 is a graph showing the forward characteristics of the pin diodes of the first and second embodiments.

【図6】従来のホトコンダクタタイプのダイオードの断
面図である。
FIG. 6 is a cross-sectional view of a conventional photoconductor type diode.

【図7】図6に示すダイオードに順方向バイアスを加え
たときのバンド図である。
FIG. 7 is a band diagram when a forward bias is applied to the diode shown in FIG.

【図8】従来のホトダイオードタイプのダイオードの断
面図である。
FIG. 8 is a sectional view of a conventional photodiode type diode.

【図9】図8に示すダイオードに逆方向バイアスを加え
たときのバンド図である。
9 is a band diagram when a reverse bias is applied to the diode shown in FIG.

【図10】ホトトランジスタにバイアス電圧を加えたと
きのバンド図である。
FIG. 10 is a band diagram when a bias voltage is applied to the phototransistor.

【符号の説明】[Explanation of symbols]

10 ガラス基板 12 クロムの下部電極 14 p型水素化アモルファスシリコン層(a−S
i:H) 16 i型水素化アモルファスシリコン層 18 i型水素化アモルファスシリコンカーボン層
(a−SiC) 20 n型水素化アモルファスシリコンカーボン層 22 Indium Tin Oxide(ITO)膜 24 微結晶を含むn型シリコンカーボン層(μc−
SiC)
10 glass substrate 12 lower electrode of chromium 14 p-type hydrogenated amorphous silicon layer (a-S)
i: H) 16 i-type hydrogenated amorphous silicon layer 18 i-type hydrogenated amorphous silicon carbon layer (a-SiC) 20 n-type hydrogenated amorphous silicon carbon layer 22 Indium Tin Oxide (ITO) film 24 n-type containing microcrystals Silicon carbon layer (μc-
SiC)

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成4年7月9日[Submission date] July 9, 1992

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図6[Name of item to be corrected] Figure 6

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図6】 [Figure 6]

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図7[Name of item to be corrected] Figure 7

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図7】 [Figure 7]

【手続補正3】[Procedure 3]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図8[Correction target item name] Figure 8

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図8】 [Figure 8]

フロントページの続き (72)発明者 北村 公一 神奈川県川崎市中原区井田1618番地 新日 本製鐵株式会社先端技術研究所内Front page continuation (72) Inventor Koichi Kitamura 1618 Ida, Nakahara-ku, Kawasaki-shi, Kanagawa Nippon Steel Corporation Advanced Technology Research Laboratories

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 基板側から下部電極、p型半導体層、i
型半導体層、n型半導体層、及び透明電極の順で積層さ
れた光電変換素子において、 前記i型半導体層と前記n型半導体層の間に膜厚が20
Å以上100Å以下であるi型の水素化アモルファスシ
リコンカーボン層を形成するとともに、前記n型半導体
層をn型のアモルファスシリコンカーボンより形成した
ことを特徴とする光電変換素子。
1. A lower electrode, a p-type semiconductor layer, and i from the substrate side.
In a photoelectric conversion element in which an n-type semiconductor layer, an n-type semiconductor layer, and a transparent electrode are laminated in this order, a film thickness is 20 between the i-type semiconductor layer and the n-type semiconductor layer.
A photoelectric conversion element, wherein an i-type hydrogenated amorphous silicon carbon layer having a thickness of Å or more and 100 Å or less is formed, and the n-type semiconductor layer is formed of n-type amorphous silicon carbon.
【請求項2】 基板側から下部電極、p型半導体層、i
型半導体層、n型半導体層、及び透明電極の順で積層さ
れた光電変換素子において、 前記i型半導体層と前記n型半導体層の間に膜厚が20
Å以上100Å以下であるi型の水素化アモルファスシ
リコンカーボン層を形成するとともに、前記n型半導体
層を微結晶を含むn型のアモルファスシリコンカーボン
より形成したことを特徴とする光電変換素子。
2. A lower electrode, a p-type semiconductor layer, and i from the substrate side.
In a photoelectric conversion element in which an n-type semiconductor layer, an n-type semiconductor layer, and a transparent electrode are laminated in this order, a film thickness is 20 between the i-type semiconductor layer and the n-type semiconductor layer.
A photoelectric conversion element, characterized in that an i-type hydrogenated amorphous silicon carbon layer of Å or more and 100 Å or less is formed, and the n-type semiconductor layer is formed of n-type amorphous silicon carbon containing microcrystals.
【請求項3】 基板側から下部電極、n型半導体層、i
型半導体層、p型半導体層、及び透明電極の順で積層さ
れた光電変換素子において、 前記i型半導体層と前記p型半導体層の間に膜厚が20
Å以上100Å以下であるi型の水素化アモルファスシ
リコンカーボン層を形成するとともに、前記p型半導体
層をp型のアモルファスシリコンカーボンより形成した
ことを特徴とする光電変換素子。
3. A lower electrode, an n-type semiconductor layer, and i from the substrate side.
In a photoelectric conversion element in which a p-type semiconductor layer, a p-type semiconductor layer, and a transparent electrode are laminated in this order, the film thickness is 20 between the i-type semiconductor layer and the p-type semiconductor layer.
A photoelectric conversion element, characterized in that an i-type hydrogenated amorphous silicon carbon layer of Å or more and 100 Å or less is formed, and the p-type semiconductor layer is formed of p-type amorphous silicon carbon.
【請求項4】 基板側から下部電極、n型半導体層、i
型半導体層、p型半導体層、及び透明電極の順で積層さ
れた光電変換素子において、 前記i型半導体層と前記p型半導体層の間に膜厚が20
Å以上100Å以下であるi型の水素化アモルファスシ
リコンカーボン層を形成するとともに、前記p型半導体
層を微結晶を含むp型のアモルファスシリコンカーボン
より形成したことを特徴とする光電変換素子。
4. A lower electrode, an n-type semiconductor layer, and i from the substrate side.
In a photoelectric conversion element in which a p-type semiconductor layer, a p-type semiconductor layer, and a transparent electrode are laminated in this order, the film thickness is 20 between the i-type semiconductor layer and the p-type semiconductor layer.
A photoelectric conversion element, characterized in that an i-type hydrogenated amorphous silicon carbon layer of Å or more and 100 Å or less is formed, and the p-type semiconductor layer is formed of p-type amorphous silicon carbon containing microcrystals.
JP4121343A 1992-04-14 1992-04-14 Optoelectric transducer Withdrawn JPH05291610A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4121343A JPH05291610A (en) 1992-04-14 1992-04-14 Optoelectric transducer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4121343A JPH05291610A (en) 1992-04-14 1992-04-14 Optoelectric transducer

Publications (1)

Publication Number Publication Date
JPH05291610A true JPH05291610A (en) 1993-11-05

Family

ID=14808924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4121343A Withdrawn JPH05291610A (en) 1992-04-14 1992-04-14 Optoelectric transducer

Country Status (1)

Country Link
JP (1) JPH05291610A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341858A (en) * 2020-02-17 2020-06-26 扬州工业职业技术学院 Laminated silicon-rich silicon carbide thin-film solar cell and preparation method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341858A (en) * 2020-02-17 2020-06-26 扬州工业职业技术学院 Laminated silicon-rich silicon carbide thin-film solar cell and preparation method thereof

Similar Documents

Publication Publication Date Title
US5677201A (en) Laminated solid-state image pickup device and a method for manufacturing the same
US7256386B2 (en) Fabrication of low leakage-current backside illuminated photodiodes
US5985689A (en) Method of fabricating photoelectric conversion device having at least one step-back layer
CN107863413B (en) A kind of AlGaN base day blind ultraviolet snowslide heterojunction phototransistor detector and preparation method thereof
US5686734A (en) Thin film semiconductor device and photoelectric conversion device using the thin film semiconductor device
US4412900A (en) Method of manufacturing photosensors
US4781765A (en) Photovoltaic device
EP0283699B1 (en) Photoelectric conversion device
JPH04251988A (en) Amorphous silicon sensor
JPH0795603B2 (en) Photovoltaic device
EP0571944B1 (en) Photoelectric conversion device
EP0494691A2 (en) Photoelectric converting device and image processing apparatus utilizing the same
US5600152A (en) Photoelectric conversion device and its manufacturing method
JPH05291610A (en) Optoelectric transducer
JP2000150935A (en) Photovoltaic element
JPH05291607A (en) Pin diode and contact image sensor using it
JPS63233574A (en) Optoelectronic transducer
JP3398161B2 (en) Photoelectric conversion device
JPS59143379A (en) Photoconductor and manufacture thereof
JP2782984B2 (en) Amplification type photoelectric conversion element
JPH04261070A (en) Photoelectric converter
JPH0366178A (en) Optoelectric transducer
JPH0323679A (en) Photoelectric transducer
JPH088075B2 (en) Photoelectric conversion device
JPH10144942A (en) Amorphous semiconductor solar cell

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990706