JPH05291361A - Lead structure of semiconductor device - Google Patents

Lead structure of semiconductor device

Info

Publication number
JPH05291361A
JPH05291361A JP12002392A JP12002392A JPH05291361A JP H05291361 A JPH05291361 A JP H05291361A JP 12002392 A JP12002392 A JP 12002392A JP 12002392 A JP12002392 A JP 12002392A JP H05291361 A JPH05291361 A JP H05291361A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
semiconductor chip
leads
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP12002392A
Other languages
Japanese (ja)
Inventor
Yoshimasa Saito
吉正 斎藤
Yoshiaki Emoto
義明 江本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP12002392A priority Critical patent/JPH05291361A/en
Publication of JPH05291361A publication Critical patent/JPH05291361A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To effectively lighten thermal stress which occurs in the lead connection part after mounting a semiconductor chip on a semiconductor substrate. CONSTITUTION:In a semiconductor device 1, where a semiconductor chip 2 connected to the inner lead 4 patterned on a base film is mounted, the inner lead 4 cut in a specified length is so bent and shaped along the semiconductor chip 2, whereby one end 4a of the inner lead 4 connected to the bump 3 of the semiconductor chip 2 and the other end 4b connected to a board 5 are separated in the height direction. Though the inner lead 4 is bent in, for example, U shape, the thermal stress can be lightened surely since it has effective length in the height direction from the board 5.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ベースフィルム上にパ
ターン成形されたリードに半導体チップをボンディング
接続して成る半導体装置、特にTAB(Tape Automated
Bonding)パッケージに好適な半導体装置のリード構造
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, in which a semiconductor chip is bonded and connected to leads formed by patterning on a base film, and more particularly, TAB (Tape Automated).
The present invention relates to a semiconductor device lead structure suitable for a bonding package.

【0002】[0002]

【従来の技術】近年、コンピュータ等の電子機器は小型
化,軽量化が要求されており、そのため電子機器に使用
される半導体チップを樹脂等により成るフレキシブルな
テープに実装したものがあり、その一種として、ビーム
リードと呼ばれる実装方式が知られている。図9は従来
のビームリード方式によって実装された半導体パッケー
ジの構成例を示しており、図において半導体パッケージ
21は、半導体チップ22にバンプ23を介してリード
24がボンディング接続されている。基板25には所定
の電気回路を構成する電極26が形成されていて、上記
リード24の先端部を電極26と接続することにより半
導体パッケージ21の実装が行われている。
2. Description of the Related Art In recent years, electronic devices such as computers have been required to be smaller and lighter. Therefore, there are semiconductor chips used in electronic devices mounted on a flexible tape made of resin or the like. As the above, a mounting method called a beam lead is known. FIG. 9 shows a configuration example of a semiconductor package mounted by a conventional beam lead method. In the figure, in a semiconductor package 21, leads 24 are bonded and connected to a semiconductor chip 22 via bumps 23. An electrode 26 forming a predetermined electric circuit is formed on the substrate 25, and the semiconductor package 21 is mounted by connecting the tip end of the lead 24 to the electrode 26.

【0003】[0003]

【発明が解決しようとする課題】かかる従来のビームリ
ード方式で実装された半導体装置において、特にリード
24は図示したように半導体チップ22から横方向にほ
ぼ直線状に延び出ていて、そのまま基板25の電極26
と接続するようになっている。即ち、リード24におけ
るバンプ23接続部分と電極26接続部分との間の基板
25から高さ方向の距離hが極めて小さい又はh≒0と
なっている。このようにリード24が平面的且つ直線状
に配置されているため、基板25等の発熱に起因してリ
ード24の接続部分に熱応力が発生し、且つこの熱応力
を緩和・吸収することができなかった。
In the conventional semiconductor device mounted by the beam lead method, in particular, the leads 24 extend laterally from the semiconductor chip 22 in a substantially straight line shape as shown in the drawing, and the substrate 25 remains as it is. Electrode 26
It is designed to connect with. That is, the distance h in the height direction from the substrate 25 between the bump 23 connecting portion and the electrode 26 connecting portion of the lead 24 is extremely small or h≈0. Since the leads 24 are arranged in a planar and linear manner in this way, thermal stress is generated in the connection portion of the leads 24 due to heat generation of the substrate 25, and this thermal stress can be relaxed / absorbed. could not.

【0004】つまり、かかる熱応力の発生原因としては
主に半導体チップ22とリード24と基板25又は電極
26との間に熱膨張率の差があるためと考えられるが、
半導体チップ22等が作動した際に生じる発熱により、
半導体チップ22を挟んだ両側のリード24相互間で例
えば引張応力を生じさせる。そしてリード24は直線状
になっているためこのような引張応力を逃がすことがで
きない。このためビームリード方式のようなリード構造
を、ベースフィルム上に薄く且つ微細な多数のリードを
パターン成形TAB方式に採用すると、特に上記バンプ
23部分や電極26との接続部分で裂損もしくは破断の
危険があり、それらを有効に防止することが困難であっ
た。
That is, it is considered that the cause of the thermal stress is mainly due to the difference in the coefficient of thermal expansion among the semiconductor chip 22, the leads 24, and the substrate 25 or the electrode 26.
Due to the heat generated when the semiconductor chip 22 etc. operates,
For example, tensile stress is generated between the leads 24 on both sides of the semiconductor chip 22. Since the lead 24 is linear, such tensile stress cannot escape. For this reason, when a lead structure such as a beam lead system is adopted in the pattern forming TAB system with a large number of thin and fine leads on the base film, breakage or breakage particularly occurs in the bump 23 portion and the connection portion with the electrode 26. It was dangerous and it was difficult to prevent them effectively.

【0005】本発明は上記課題を解決するために、半導
体基板実装後のリード接続部分に生じる熱応力を有効に
緩和することができる半導体装置のリード構造を提供す
ることを目的とする。
In order to solve the above problems, it is an object of the present invention to provide a lead structure of a semiconductor device which can effectively alleviate the thermal stress generated in the lead connecting portion after the semiconductor substrate is mounted.

【0006】[0006]

【課題を解決するための手段】本発明による半導体装置
のリード構造は、ベースフィルム上にパターン成形され
た多数のリードの一端部に半導体チップを接続して成る
半導体装置において、所定長さに切断されて実装基板に
接続される上記各リードの他端部と上記半導体チップに
接続された上記各リードの一端部との間が屈曲成形され
ていると共に、それら各リードの一端部と他端部とが高
さ方向に離隔されているものである。
A lead structure for a semiconductor device according to the present invention is a semiconductor device in which a semiconductor chip is connected to one end of a large number of leads patterned on a base film and cut into a predetermined length. Is formed between the other end of each lead connected to the mounting board and one end of each lead connected to the semiconductor chip, and one end and the other end of each lead are formed. And are separated from each other in the height direction.

【0007】また本発明による半導体装置のリード構造
では、上記各リードが上記半導体チップの上側から下側
へ向かってその半導体チップの外周に沿って屈曲成形さ
れ、上記半導体装置が上記実装基板にフェースアップ方
式で実装されることが望ましい。さらに、上記各リード
が上記半導体チップの下側で屈曲成形され、上記半導体
装置が上記実装基板にフェースダウン方式で実装される
ことも望ましい。
Further, in the lead structure of the semiconductor device according to the present invention, each of the leads is formed by bending along the outer periphery of the semiconductor chip from the upper side to the lower side of the semiconductor chip, and the semiconductor device is faced to the mounting substrate. It is desirable that it be implemented in an up-system. Further, it is also preferable that each of the leads is formed by bending under the semiconductor chip, and the semiconductor device is mounted on the mounting substrate by a face-down method.

【0008】又、本発明による半導体装置のリード構造
では、上記リードがほぼコ字状もしくは円弧状に屈曲成
形されていることが望ましい。
Further, in the lead structure of the semiconductor device according to the present invention, it is desirable that the lead is bent and formed into a substantially U shape or an arc shape.

【0009】さらに特に上記各リードの他端部が上記ベ
ースフィルムを残存させた位置で切断されていることが
望ましい。
More preferably, the other end of each lead is cut at the position where the base film remains.

【0010】又、上記半導体チップと上記各リードとの
間に絶縁材を介在させることが望ましい。
Further, it is desirable to interpose an insulating material between the semiconductor chip and each of the leads.

【0011】[0011]

【作用】本発明によれば、所定長さに打ち抜かれたリー
ドは実装基板に接続されるが、このリードは上記のよう
に屈曲成形され、これによりリードの一方の端部と他方
の端部とは実装基板から高さ方向に離隔する。リードの
実装基板との接続部分に熱応力が生じたとしても、リー
ドは実装基板から高さ方向に有効な長さを有しているか
ら、この高さ方向部分でかかる熱応力を吸収し、且つそ
れが伝達するのを防止することができる。そして半導体
チップを挟んだ両側のインナーリード相互間においても
引張作用を及ぼし合うことはなく、この結果インナーリ
ードの裂損等を確実に防止することができる。
According to the present invention, the lead punched out to a predetermined length is connected to the mounting board, and the lead is bent and formed as described above, whereby one end of the lead and the other end thereof are formed. And are separated from the mounting substrate in the height direction. Even if thermal stress occurs in the connecting portion of the lead with the mounting board, the lead has an effective length in the height direction from the mounting board, and therefore absorbs the thermal stress applied in this height direction portion. And it can be prevented from transmitting. Further, the inner leads on both sides sandwiching the semiconductor chip do not exert a tensile action on each other, and as a result, tearing of the inner leads can be reliably prevented.

【0012】上記リードを屈曲成形する場合、各リード
が上記半導体チップの上側から下側へ向かってその半導
体チップの外周に沿って屈曲成形されることにより、フ
ェースアップ方式で実装する際に極めて効果的である。
また各リードが上記半導体チップの下側で屈曲成形され
ることにより、フェースダウン方式で実装する際に極め
て効果的である。
When the leads are formed by bending, the leads are formed by bending along the outer periphery of the semiconductor chip from the upper side to the lower side of the semiconductor chip, which is extremely effective in mounting in a face-up system. Target.
In addition, since each lead is bent and formed on the lower side of the semiconductor chip, it is extremely effective when mounted in a face-down method.

【0013】上記いずれの場合も、リードをほぼコ字状
もしくは円弧状に屈曲成形することができるが、かかる
屈曲形状は、成形性が比較的に容易で且つ優れた作用効
果を発揮することができる。
In any of the above cases, the lead can be bent and formed into a substantially U-shape or an arc shape. However, such a bent shape is relatively easy to form and exhibits excellent effects. it can.

【0014】さらに、各リードの他端部を上記ベースフ
ィルムを残存させた位置で切断することにより、切断後
のリードの取扱に利便性を確保することができると共
に、リードと実装基板との適正な接続を保証する等の利
点がある。また半導体チップと上記各リードとの間に絶
縁材を介在させることにより、絶縁性及び強度等を得る
ことができる。
Further, by cutting the other end of each lead at a position where the base film remains, it is possible to ensure convenience in handling the lead after cutting, and at the same time, ensure proper lead and mounting substrate. There are advantages such as ensuring a secure connection. Further, by interposing an insulating material between the semiconductor chip and each of the leads, it is possible to obtain insulation and strength.

【0015】[0015]

【実施例】以下、図1及び図2に基づき本発明による半
導体装置のリード構造の第一実施例を説明する。図1は
TABパッケージ1の実装例を示しているが、半導体チ
ップ2はバンプ3を介してインナーリード4とボンディ
ング接続されている。基板5には所定の電気回路を構成
する電極(図示せず)が形成されている。インナーリー
ド4は半導体チップ2の上側から下側に向かって外周に
沿って引き回したように屈曲成形されているが、この例
では図示のようにほぼコ字状に形成されている。また、
上記半導体チップ2のバンプ3は半導体チップ2の上面
側に位置し(所謂、フェースアップ方式)、一端部4a
がかかるバンプ3と接続するインナーリード4は、その
他端部4bが上記電極と接続され、かくしてTABパッ
ケージ1が基板5に実装される。このようにインナーリ
ード4のバンプ3側の端部4aと基板5側の端部4bと
は基板5から高さ方向に離隔している。なお、上記半導
体チップ2は図示したようにその一部が絶縁用の樹脂6
によって覆われているが、この樹脂6はインナーリード
4をコ字状に成形する前に予め設けることができる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the lead structure of a semiconductor device according to the present invention will be described below with reference to FIGS. Although FIG. 1 shows a mounting example of the TAB package 1, the semiconductor chip 2 is bonded to the inner leads 4 via the bumps 3. Electrodes (not shown) forming a predetermined electric circuit are formed on the substrate 5. The inner lead 4 is bent and formed so as to be routed from the upper side to the lower side of the semiconductor chip 2 along the outer periphery, but in this example, it is formed in a substantially U-shape as shown in the drawing. Also,
The bumps 3 of the semiconductor chip 2 are located on the upper surface side of the semiconductor chip 2 (a so-called face-up method), and one end portion 4a
The other end 4b of the inner lead 4 connected to the bump 3 is connected to the electrode, and thus the TAB package 1 is mounted on the substrate 5. In this way, the end portion 4a of the inner lead 4 on the bump 3 side and the end portion 4b on the substrate 5 side are separated from the substrate 5 in the height direction. Incidentally, as shown in the figure, a part of the semiconductor chip 2 has a resin 6 for insulation.
However, the resin 6 can be provided in advance before the inner lead 4 is formed into a U-shape.

【0016】ここで図2は本実施例で用いるTABパッ
ケージ1の構成例を示しており、図においてポリイミド
等で成るベースフィルム7上に上記インナーリード4と
アウタリード8とがパターン成形されていて、インナー
リード4は上記のように半導体チップ2とボンディング
接続されている。上記インナーリード4とアウタリード
8間には上記ベースフィルム7で成るサポートリング7
aが設けられ、このサポートリング7aの内側のパーテ
ィングライン9(図2、一点鎖線参照)又はサポートリ
ング7a内のパーティングライン10(図2、点線参
照)に沿って上記インナーリード4を打ち抜き加工した
ものが使用される。かくしてかかるインナーリード4に
よって図1に示したようにTABパッケージ1の実装を
行うことができる。なお、以上の説明から明らかなよう
に、本実施例におけるインナーリード4はTAB方式に
おける通常のインナーリードよりも十分に長く形成さ
れ、このインナーリード4が通常のアウターリードの機
能を有することになる。
FIG. 2 shows a structural example of the TAB package 1 used in this embodiment. In the drawing, the inner lead 4 and the outer lead 8 are patterned on a base film 7 made of polyimide or the like, The inner lead 4 is bonded and connected to the semiconductor chip 2 as described above. A support ring 7 composed of the base film 7 is provided between the inner lead 4 and the outer lead 8.
a is provided, and the inner lead 4 is punched out along the parting line 9 inside the support ring 7a (see FIG. 2, dashed line) or along the parting line 10 inside the support ring 7a (see dotted line in FIG. 2). The processed one is used. Thus, the inner lead 4 can mount the TAB package 1 as shown in FIG. As is clear from the above description, the inner lead 4 in this embodiment is formed sufficiently longer than the normal inner lead in the TAB method, and the inner lead 4 has the function of the normal outer lead. ..

【0017】本発明による半導体装置のリード構造は上
記のように構成されており、次にその作用を説明する。
図1に示されるようにインナーリード4はコ字状に屈曲
成形され、これによりインナーリード4のバンプ3側の
端部4aと実装用の基板5側の端部4bとはこの基板5
の高さ方向に距離Hだけ離隔している。このようにイン
ナーリード4はその端部4a及び端部4b間で有効な高
さ方向部分を有しているため、半導体チップ2及び基板
5に対するインナーリード4の接続部分である上記端部
4a及び4bに熱応力が生じたとしても、上記の高さ方
向部分でかかる熱応力を吸収し、且つそれが伝達するの
を防止することができる。即ち、半導体チップ2の両側
のインナーリード4相互間で引張もしくは圧縮作用を及
ぼし合うことはなく、これによりインナーリード4の特
に端部4a及び端部4bにおける裂損等を確実に防止す
ることができる。
The lead structure of the semiconductor device according to the present invention is constructed as described above, and its operation will be described below.
As shown in FIG. 1, the inner lead 4 is bent and formed in a U shape so that the end 4 a of the inner lead 4 on the bump 3 side and the end 4 b of the mounting substrate 5 side are formed on the substrate 5.
Are separated by a distance H in the height direction. Since the inner lead 4 has an effective height direction portion between the end 4a and the end 4b as described above, the end 4a and the end 4a which are the connecting portions of the inner lead 4 to the semiconductor chip 2 and the substrate 5 are Even if thermal stress is generated in 4b, it is possible to absorb the thermal stress applied in the height direction portion and prevent the thermal stress from being transmitted. That is, the inner leads 4 on both sides of the semiconductor chip 2 do not exert a tensile or compressive action on each other, and thus it is possible to reliably prevent the inner leads 4, particularly the end portions 4a and 4b from being damaged. it can.

【0018】上記の場合において、インナーリード4を
パーティングライン10に沿って打ち抜いた場合、それ
ぞれ打ち抜かれた各インナーリード4の端部はサポート
リング7aの一部によって相互に連結される。そして図
1において点線により示されるようにかかるサポートリ
ング7aの部分はコ字状のインナーリード4の内側に配
置される。このようにサポートリング7aを形成するポ
リイミド材料を残すようにインナーリード4の打ち抜き
加工を行うことにより、打ち抜き加工後に多数のインナ
ーリード4の整列状態が乱れないようにすることができ
る。これによりインナーリード4に対する屈曲成形加工
を容易且つ確実にすることができ、また一まとまりにな
った複数のインナーリード4はその取扱に非常に便利で
ある。
In the above case, when the inner leads 4 are punched along the parting line 10, the ends of the respective punched inner leads 4 are connected to each other by a part of the support ring 7a. The portion of the support ring 7a as shown by the dotted line in FIG. 1 is arranged inside the U-shaped inner lead 4. By punching the inner leads 4 so that the polyimide material forming the support ring 7a remains in this way, it is possible to prevent the alignment state of many inner leads 4 from being disturbed after the punching. As a result, the bending forming process for the inner leads 4 can be performed easily and surely, and the plurality of inner leads 4 that are grouped together are very convenient to handle.

【0019】図3及び図4は本発明による半導体装置の
リード構造の第二実施例を示す。この第二実施例ではイ
ンナーリード4は上記第一実施例の場合と同様にほぼコ
字状に屈曲成形されているが、図示したようにインナー
リード4は半導体チップ2の下側に配置され且つ半導体
チップ2のバンプ3が半導体チップ2の下面側に位置す
るように(所謂、フェースダウン方式)実装されてい
る。また、インナーリード4を屈曲成形する場合、図4
に示したように適宜の治具11を使用してインナーリー
ド4をコ字状に成形することができる。
3 and 4 show a second embodiment of the lead structure of the semiconductor device according to the present invention. In the second embodiment, the inner lead 4 is bent and formed in a substantially U-shape as in the case of the first embodiment, but the inner lead 4 is arranged below the semiconductor chip 2 as shown in the drawing. The bumps 3 of the semiconductor chip 2 are mounted so that they are located on the lower surface side of the semiconductor chip 2 (so-called face-down method). When the inner lead 4 is formed by bending,
The inner lead 4 can be formed into a U shape by using an appropriate jig 11 as shown in FIG.

【0020】第二実施例においても、インナーリード4
のバンプ3側の端部4aと基板5側の端部4bとは基板
5の高さ方向に距離Hだけ離隔しているため、第一実施
例の場合と同様にインナーリード4の裂損等を有効に防
止することができる。そしてこの第二実施例によれば、
特にインナーリード4をほぼ半導体チップ2の下側領域
内に配置しているため半導体装置の実装スペースを減少
させることができる等の利点がある。なお、TABパッ
ケージ1を基板5に実装後、ポッティング等の方法によ
り全体が樹脂12によって封止されてもよい。
Also in the second embodiment, the inner lead 4
Since the end portion 4a on the bump 3 side and the end portion 4b on the substrate 5 side are separated by a distance H in the height direction of the substrate 5, similar to the case of the first embodiment, tearing of the inner lead 4 or the like occurs. Can be effectively prevented. And according to this second embodiment,
Particularly, since the inner leads 4 are arranged substantially in the lower region of the semiconductor chip 2, there is an advantage that the mounting space of the semiconductor device can be reduced. After mounting the TAB package 1 on the substrate 5, the whole may be sealed with the resin 12 by a method such as potting.

【0021】図5及び図6は本発明による半導体装置の
リード構造の第三実施例を示す。この実施例はインナー
リード4を円弧状もしくはこれに近い曲線状に成形した
もので、図5の場合は上記第一実施例に対応しまた、図
6の場合は上記第二実施例に対応する。その他の基本的
構成はこれら第一実施例又は第二実施例と同様であるた
めその詳細な説明はここでは省略する。そしてこの第三
実施例においても前記各実施例と同様の効果を得ること
ができる。
5 and 6 show a third embodiment of the lead structure of the semiconductor device according to the present invention. In this embodiment, the inner lead 4 is formed in an arc shape or a curved shape close to this, and the case of FIG. 5 corresponds to the first embodiment and the case of FIG. 6 corresponds to the second embodiment. .. Other basic configurations are the same as those of the first or second embodiment, and detailed description thereof will be omitted here. Also in this third embodiment, it is possible to obtain the same effect as that of each of the above embodiments.

【0022】図7及び図8は本発明による半導体装置の
リード構造の第四実施例を示す。この実施例はインナー
リード4を半導体チップ2の下側で、且つインナーリー
ド4が外側に向かって凹状になるように屈曲成形したも
のである。この場合、インナーリード4の屈曲形状はコ
字状(図7)又は円弧状(図8)等に成形することがで
きるが、インナーリード4はバンプ3から内方に延在し
ている必要があるためそのようなインナーリード4を得
るために比較的大型の半導体チップ2が適している。
7 and 8 show a fourth embodiment of the lead structure of the semiconductor device according to the present invention. In this embodiment, the inner lead 4 is bent and formed under the semiconductor chip 2 so that the inner lead 4 is concave outward. In this case, the bent shape of the inner lead 4 can be formed in a U shape (FIG. 7) or an arc shape (FIG. 8), but the inner lead 4 needs to extend inward from the bump 3. Therefore, a relatively large semiconductor chip 2 is suitable for obtaining such an inner lead 4.

【0023】なお、インナーリード4は上記各実施例の
他に例えばく字状又は適宜の曲線状に屈曲成形すること
ができ、図示した実施例にのみ限定されるものではない
が、いずれの場合も前記各実施例と同様の作用効果が得
られる。
In addition to the above-mentioned embodiments, the inner lead 4 can be bent and formed into, for example, a dogleg shape or an appropriate curved shape, and is not limited to the illustrated embodiment, but in any case. Also, the same effects as those of the above-described respective embodiments can be obtained.

【0024】[0024]

【発明の効果】上述したように本発明の半導体装置のリ
ード構造によれば、半導体基板等に実装する場合におい
て、基板実装後のリード接続部分に生じる熱応力を有効
に緩和することにより、リードの裂損等を確実に防止す
ることができる等保護効果に優れている。
As described above, according to the lead structure of the semiconductor device of the present invention, when the semiconductor device is mounted on a semiconductor substrate or the like, by effectively relieving the thermal stress generated in the lead connection portion after mounting the substrate, the leads can be formed. It has excellent protective effects such as the ability to reliably prevent tearing and the like.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置のリード構造の第一実施例
による半導体装置の実装状態を示す縦断面図である。
FIG. 1 is a vertical cross-sectional view showing a mounted state of a semiconductor device according to a first embodiment of a lead structure of a semiconductor device of the present invention.

【図2】本発明の上記半導体装置に使用するTABパッ
ケージの構成例を示す平面図である。
FIG. 2 is a plan view showing a configuration example of a TAB package used in the semiconductor device of the present invention.

【図3】本発明の半導体装置のリード構造の第二実施例
による半導体装置の実装状態を示す縦断面図である。
FIG. 3 is a vertical cross-sectional view showing a mounted state of a semiconductor device according to a second embodiment of the semiconductor device lead structure of the present invention.

【図4】上記第二実施例に係るリード構造の形成工程を
説明する縦断面図である。
FIG. 4 is a vertical cross-sectional view illustrating a step of forming a lead structure according to the second embodiment.

【図5】本発明の半導体装置のリード構造の第三実施例
による半導体装置の実装状態を示す縦断面図である。
FIG. 5 is a vertical cross-sectional view showing a mounted state of a semiconductor device according to a third embodiment of the semiconductor device lead structure of the present invention.

【図6】図5に示した本発明の第三実施例の変形例を示
す図である。
FIG. 6 is a diagram showing a modification of the third embodiment of the present invention shown in FIG.

【図7】本発明の半導体装置のリード構造の第四実施例
による半導体装置の実装状態を示す縦断面図である。
FIG. 7 is a vertical cross-sectional view showing a mounted state of a semiconductor device according to a fourth embodiment of the semiconductor device lead structure of the present invention.

【図8】図7に示した本発明の第四実施例の変形例を示
す図である。
FIG. 8 is a diagram showing a modification of the fourth embodiment of the present invention shown in FIG.

【図9】従来の半導体装置のリード構造による実装状態
を示す縦断面図である。
FIG. 9 is a vertical cross-sectional view showing a mounted state of a conventional semiconductor device with a lead structure.

【符号の説明】[Explanation of symbols]

1 TABパッケージ 2 半導体チップ 3 バンプ 4 インナーリード 4a 一端部 4b 他端部 5 基板 6 樹脂 7 ベースフィルム 1 TAB Package 2 Semiconductor Chip 3 Bump 4 Inner Lead 4a One End 4b Other End 5 Substrate 6 Resin 7 Base Film

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 ベースフィルム上にパターン成形された
多数のリードの一端部に半導体チップを接続して成る半
導体装置において、所定長さに切断されて実装基板に接
続される上記各リードの他端部と上記半導体チップに接
続された上記各リードの一端部との間が屈曲成形されて
いると共に、それら各リードの一端部と他端部とが高さ
方向に離隔されていることを特徴とする半導体装置のリ
ード構造。
1. A semiconductor device in which a semiconductor chip is connected to one end of a large number of leads patterned on a base film, the other end of each lead being cut to a predetermined length and connected to a mounting substrate. A portion and one end of each of the leads connected to the semiconductor chip are formed by bending, and one end and the other end of each of the leads are separated in the height direction. Structure of semiconductor device.
【請求項2】 上記各リードが上記半導体チップの上側
から下側へ向かってその半導体チップの外周に沿って屈
曲成形され、上記半導体装置が上記実装基板にフェース
アップ方式で実装されることを特徴とする請求項1に記
載の半導体装置のリード構造。
2. The respective leads are formed by bending along the outer periphery of the semiconductor chip from the upper side to the lower side of the semiconductor chip, and the semiconductor device is mounted on the mounting substrate in a face-up method. The lead structure for a semiconductor device according to claim 1.
【請求項3】 上記各リードが上記半導体チップの下側
で屈曲成形され、上記半導体装置が上記実装基板にフェ
ースダウン方式で実装されることを特徴とする請求項1
に記載の半導体装置のリード構造。
3. The leads are bent and formed on the lower side of the semiconductor chip, and the semiconductor device is mounted on the mounting substrate by a face-down method.
The lead structure of the semiconductor device according to 1.
【請求項4】 上記リードがほぼコ字状もしくは円弧状
に屈曲成形されていることを特徴とする請求項1,2又
は3に記載の半導体装置のリード構造。
4. The lead structure for a semiconductor device according to claim 1, wherein the lead is bent and formed into a substantially U-shape or an arc shape.
【請求項5】 上記各リードの他端部が上記ベースフィ
ルムを残存させた位置で切断されていることを特徴とす
る請求項1に記載の半導体装置のリード構造。
5. The lead structure of a semiconductor device according to claim 1, wherein the other end of each lead is cut at a position where the base film remains.
【請求項6】 上記半導体チップと上記各リードとの間
に絶縁材を介在させたことを特徴とする請求項1に記載
の半導体装置のリード構造。
6. The lead structure of a semiconductor device according to claim 1, wherein an insulating material is interposed between the semiconductor chip and each of the leads.
JP12002392A 1992-04-14 1992-04-14 Lead structure of semiconductor device Withdrawn JPH05291361A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12002392A JPH05291361A (en) 1992-04-14 1992-04-14 Lead structure of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12002392A JPH05291361A (en) 1992-04-14 1992-04-14 Lead structure of semiconductor device

Publications (1)

Publication Number Publication Date
JPH05291361A true JPH05291361A (en) 1993-11-05

Family

ID=14776001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12002392A Withdrawn JPH05291361A (en) 1992-04-14 1992-04-14 Lead structure of semiconductor device

Country Status (1)

Country Link
JP (1) JPH05291361A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358772B2 (en) 1997-05-02 2002-03-19 Nec Corporation Semiconductor package having semiconductor element mounting structure of semiconductor package mounted on circuit board and method of assembling semiconductor package
US6593648B2 (en) 2000-08-31 2003-07-15 Seiko Epson Corporation Semiconductor device and method of making the same, circuit board and electronic equipment
WO2009066192A2 (en) * 2007-11-19 2009-05-28 Nxp B.V. Wafer level package device with an smd form factor
US7594644B2 (en) 2002-08-30 2009-09-29 Nec Corporation Semiconductor device and method for manufacturing the same, circuit board, electronic apparatus, and semiconductor device manufacturing apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358772B2 (en) 1997-05-02 2002-03-19 Nec Corporation Semiconductor package having semiconductor element mounting structure of semiconductor package mounted on circuit board and method of assembling semiconductor package
US6593648B2 (en) 2000-08-31 2003-07-15 Seiko Epson Corporation Semiconductor device and method of making the same, circuit board and electronic equipment
US7594644B2 (en) 2002-08-30 2009-09-29 Nec Corporation Semiconductor device and method for manufacturing the same, circuit board, electronic apparatus, and semiconductor device manufacturing apparatus
WO2009066192A2 (en) * 2007-11-19 2009-05-28 Nxp B.V. Wafer level package device with an smd form factor
WO2009066192A3 (en) * 2007-11-19 2009-07-16 Nxp Bv Wafer level package device with an smd form factor

Similar Documents

Publication Publication Date Title
US6900077B2 (en) Methods of forming board-on-chip packages
US6531784B1 (en) Semiconductor package with spacer strips
US6218728B1 (en) Mold-BGA-type semiconductor device and method for making the same
US8253258B2 (en) Semiconductor device with hollow and throughhole and method of manufacturing same
JPH07142647A (en) Semiconductor device
EP1041715B1 (en) Electronic component
JPH0329304B2 (en)
JPH04218934A (en) Semiconductor device
JP5129438B2 (en) Semiconductor device
JPH07115151A (en) Semiconductor device and manufacture thereof
US6465876B1 (en) Semiconductor device and lead frame therefor
JPH05291361A (en) Lead structure of semiconductor device
JPH09306934A (en) Manufacture of chip semiconductor device
JP3670371B2 (en) Semiconductor device and manufacturing method thereof
JP2001244297A (en) Structure and method of packaging semiconductor device
JP3303825B2 (en) Method for manufacturing semiconductor device
JP3372169B2 (en) Semiconductor package
JP2007042702A (en) Semiconductor device
WO2021020456A1 (en) Semiconductor package and semiconductor device
JPH03231435A (en) Semiconductor integrated circuit device
JP3801397B2 (en) Semiconductor device mounting substrate and semiconductor device mounting body
JP3084919B2 (en) Semiconductor device
JPH10173301A (en) Circuit board, wiring board, and manufacturing method of circuit board
JP2002252304A (en) Semiconductor device and support substrate used therefor
JPH11312772A (en) Lead frame, semiconductor device and electronic equipment

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990706