JPH05282261A - Control system for information processing system - Google Patents

Control system for information processing system

Info

Publication number
JPH05282261A
JPH05282261A JP3297046A JP29704691A JPH05282261A JP H05282261 A JPH05282261 A JP H05282261A JP 3297046 A JP3297046 A JP 3297046A JP 29704691 A JP29704691 A JP 29704691A JP H05282261 A JPH05282261 A JP H05282261A
Authority
JP
Japan
Prior art keywords
load
cpu
terminal
central processing
state table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3297046A
Other languages
Japanese (ja)
Inventor
Hideaki Kitada
秀昭 北田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3297046A priority Critical patent/JPH05282261A/en
Publication of JPH05282261A publication Critical patent/JPH05282261A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)

Abstract

PURPOSE:To sufficiently display the performance of a multiprocessor control system by switching an execution destination CPU for a terminal equipment as necessary so that the load of each CPU can be equal. CONSTITUTION:A load judging mechanism part 7 is operated at a preliminarily decided constant time interval (for example, 1 minute interval). The load judging mechanism part 7 calculates the total value of the load information of entire CPU (CPU1-CPUn) of a CPU group 2 stored in a CPU load state table 6, searches the optimal load value (mean value) of each CPU by dividing the value into the number (n) of the CPU, and searches a difference (ratio) between the optimal load value (mean value) and the load information of each CPU. Then, when the value is beyond a preliminarily decoded range, the load of each CPU is judged to be unequal, and the load judging mechanism part 7 changes the execution destination CPU of a terminal load state table 5 so that the optimal load value (mean value) of each CPU can be obtained, based on the load information of the terminal load state table 5.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は情報処理システムの制御
方式に関し、特に、複数の中央処理ユニットを有するホ
ストシステムと、上記ホストシステムと通信回線を介し
て接続されている複数の端末装置とを備え、複数の端末
装置の制御をホストシステムの複数の中央処理ユニット
によって分担して処理を行っている情報処理システムの
制御方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control system for an information processing system, and more particularly to a host system having a plurality of central processing units and a plurality of terminal devices connected to the host system via communication lines. The present invention relates to a control method for an information processing system that includes a plurality of central processing units of a host system and controls the plurality of terminal devices.

【0002】[0002]

【従来の技術】複数の中央処理ユニット(CPU)を有
するホストシステムと、上記ホストシステムと通信回線
を介して接続されている複数の端末装置とを備え、複数
の端末装置の制御をホストシステムの複数の中央処理ユ
ニットによって分担して処理を行っているいわゆるマル
チプロセッサ制御方式の従来の情報処理システムの制御
方式は、端末装置の稼働開始(通常は電源投入:Power
On)をホストシステムが検出して、次のような方式によ
ってその端末装置の制御を行うCPUの割当てを行って
いる。
2. Description of the Related Art A host system having a plurality of central processing units (CPU) and a plurality of terminal devices connected to the host system via a communication line are provided, and the control of the plurality of terminal devices is controlled by the host system. The control method of the conventional information processing system of the so-called multiprocessor control method in which the processing is shared by a plurality of central processing units is the operation start of the terminal device (usually power-on: Power
On) is detected by the host system, and the CPU that controls the terminal device is assigned by the following method.

【0003】例えば、二つのCPU(CPU1およびC
PU2)を有するホストシステムに、四つの端末装置
(端末装置T1〜端末装置T4)が接続されている場
合、まず端末装置T1が稼働開始状態になると、ホスト
システムは、CPU1およびCPU2の何れにも端末装
置の制御が割当てられていないため、CPU1に端末装
置T1の制御を割当てて、その情報を記憶する。次に、
端末装置T2が稼働開始状態になると、ホストシステム
は、複数のCPUの中で制御すべき端末装置の割当てが
最も少ないCPU、すなわちCPU2に端末装置T2の
制御を割当てる。同様に、端末装置T3および端末装置
T4が稼働開始状態になると、それぞれの制御をCPU
1およびCPU2に割当てる。端末装置T1〜端末装置
T4が停止状態(通常は電源切断:Power Off)になる
と、ホストシステムはそれを検出してその端末装置をC
PUから切離し、CPUに対する端末装置の割当て数を
少なくする。
For example, two CPUs (CPU1 and C
When four terminal devices (terminal device T1 to terminal device T4) are connected to a host system having PU2), when the terminal device T1 first enters the operation start state, the host system causes both the CPU1 and the CPU2 to operate. Since the control of the terminal device is not assigned, the control of the terminal device T1 is assigned to the CPU 1 and the information is stored. next,
When the terminal device T2 enters the operation start state, the host system allocates the control of the terminal device T2 to the CPU having the smallest allocation of the terminal device to be controlled among the plurality of CPUs, that is, the CPU2. Similarly, when the terminal device T3 and the terminal device T4 enter the operation start state, the respective controls are executed by the CPU.
1 and CPU2. When the terminal device T1 to the terminal device T4 are in a stopped state (usually power off: Power Off), the host system detects that and sets the terminal device to C
Disconnect from PU and reduce the number of terminal devices assigned to CPU.

【0004】[0004]

【発明が解決しようとする課題】上述したような従来の
情報処理システムのマルチプロセッサ制御方式は、端末
装置の稼働開始によって複数のCPUに対して制御すべ
き端末装置を割当てる単純な方式であるため、端末装置
が稼働開始状態になっているが、ホストシステムとデー
タの実際の送受信を行わないときは、その端末装置を割
当てられたCPUは遊びの状態となるため、複数のCP
Uの負荷が不均等となり、マルチプロセッサ制御方式の
効果が充分に発揮できないという問題点を有している。
また端末装置側から見た場合も、ホストシステムの複数
のCPUの能力を均等に受けられないため、特定の端末
装置に負荷が偏って情報処理システムの本来の性能が発
揮できないという欠点がある。
The multiprocessor control method of the conventional information processing system as described above is a simple method of allocating a terminal device to be controlled to a plurality of CPUs by starting the operation of the terminal device. , The CPU assigned to the terminal device is in the idle state when the terminal device is in the operation start state but the actual transmission / reception of the data with the host system is not performed.
There is a problem in that the load of U becomes uneven and the effect of the multiprocessor control system cannot be fully exerted.
Also, when viewed from the side of the terminal device, it is not possible to receive the capabilities of the plurality of CPUs of the host system evenly, so that there is a drawback that the load is concentrated on a specific terminal device and the original performance of the information processing system cannot be exhibited.

【0005】[0005]

【課題を解決するための手段】本発明の情報処理システ
ムの制御方式は、複数の中央処理ユニットを有するホス
トシステムと、前記ホストシステムと通信回線を介して
接続されている複数の端末装置とを備え、前記複数の端
末装置の制御を前記ホストシステムの前記複数の中央処
理ユニットによって分担して処理を行っている情報処理
システムの制御方式において、前記ホストシステムに、
前記複数の中央処理ユニットのそれぞれの負荷を測定す
るCPU負荷測定機構部と、前記CPU負荷測定機構部
の情報と指定された実行先中央処理ユニットとを記憶す
る端末負荷状態テーブルおよび前記CPU負荷測定機構
部の情報を記憶するCPU負荷状態テーブルと、前記C
PU負荷状態テーブルの情報によって前記複数の中央処
理ユニットの負荷の状態を定期的に計算する負荷判定機
構部とを設け、前記負荷判定機構部の情報によって前記
端末負荷状態テーブルの前記実行先中央処理ユニットの
指定を変更し、前記端末装置とのデータの送受信のと
き、前記ホストシステムの端末制御部の実行先CPU切
替機構部を動作させて前記端末負荷状態テーブルに指定
されている前記実行先中央処理ユニットによって前記端
末装置の制御を行うことを含んでいる。
A control method for an information processing system according to the present invention comprises a host system having a plurality of central processing units, and a plurality of terminal devices connected to the host system via communication lines. In the control method of the information processing system, wherein the host system includes: a plurality of central processing units of the host system, which control the plurality of terminal devices.
A CPU load measuring mechanism unit that measures the load of each of the plurality of central processing units, a terminal load state table that stores information of the CPU load measuring mechanism unit, and a designated execution destination central processing unit, and the CPU load measurement A CPU load state table for storing information on the mechanical section;
A load determination mechanism unit that periodically calculates the load states of the plurality of central processing units based on information of the PU load state table, and the execution destination central processing of the terminal load state table based on information of the load determination mechanism unit. When the unit designation is changed and the data is transmitted / received to / from the terminal device, the execution destination CPU switching mechanism unit of the terminal control unit of the host system is operated to execute the execution destination center specified in the terminal load state table. Controlling the terminal device by means of a processing unit.

【0006】[0006]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。
Embodiments of the present invention will now be described with reference to the drawings.

【0007】図1は本発明の一実施例を適用した情報処
理システムの一例を示すブロック図である。
FIG. 1 is a block diagram showing an example of an information processing system to which an embodiment of the present invention is applied.

【0008】図1において、ホストシステム1は、n個
のCPU(CPU1〜CPUn)を有するCPU群2を
備えており、通信回線8を介してm個の端末装置T1〜
端末装置Tmからなる端末装置群9と接続している端末
制御部3によって複数の端末装置を同時に制御するいわ
ゆるマルチプロセッサ制御を行っている。
In FIG. 1, a host system 1 includes a CPU group 2 having n CPUs (CPU1 to CPUn), and m terminal devices T1 to T1 via a communication line 8.
The so-called multiprocessor control for simultaneously controlling a plurality of terminal devices is performed by the terminal control unit 3 connected to the terminal device group 9 including the terminal device Tm.

【0009】端末装置群9(端末装置T1〜端末装置T
m)の制御を行うCPU(CPU1〜CPUn)は、各
CPUが担当する端末装置をあらかじめ定めておき、そ
の情報は、端末負荷状態テーブル5に格納してある。端
末装置T1〜端末装置Tmが稼働開始状態になると、端
末制御部3がそれを検出し、端末制御部3内に設けてあ
る実行先CPU切替機構部31によって端末負荷状態テ
ーブル5を参照してその端末装置の制御を行うCPU
(実行先CPU)をサーチし、該当するCPUによって
制御を行うようにCPU群2に対して指令する。
Terminal device group 9 (terminal device T1 to terminal device T
The CPUs (CPU1 to CPUn) that control m) have predetermined terminal devices in charge of the respective CPUs, and the information thereof is stored in the terminal load state table 5. When the terminal device T1 to the terminal device Tm are in the operation start state, the terminal control unit 3 detects it, and the execution destination CPU switching mechanism unit 31 provided in the terminal control unit 3 refers to the terminal load state table 5. CPU that controls the terminal device
(Execution destination CPU) is searched and the CPU group 2 is instructed to perform control by the corresponding CPU.

【0010】その後、端末装置群9がホストシステム1
とデータの送受信を開始すると、CPU負荷測定機構部
4は、端末制御部3から端末装置T1〜端末装置Tmの
それぞれの送受信回数を入力し、それを負荷情報として
端末負荷状態テーブル5の該当する欄(負荷情報エリ
ア)に加算して記録する。これと同時に、端末負荷状態
テーブル5から実行先CPUを得て、CPU負荷状態テ
ーブル6のその実行先CPUの該当する欄(負荷情報エ
リア)に同じ情報を加算して記録する。
After that, the terminal device group 9 becomes the host system 1.
When the transmission / reception of data is started, the CPU load measurement mechanism unit 4 inputs the number of times of transmission / reception of each of the terminal device T1 to the terminal device Tm from the terminal control unit 3, and uses that as load information and applies to the corresponding terminal load state table 5. Add to the column (load information area) and record. At the same time, the execution destination CPU is obtained from the terminal load state table 5, and the same information is added and recorded in the corresponding column (load information area) of the execution destination CPU in the CPU load state table 6.

【0011】負荷判定機構部7は、あらかじめ定めてあ
る一定の時間間隔(例えば1分間隔)で動作し、CPU
負荷状態テーブル6に記録してあるCPU群2の全ての
CPU(CPU1〜CPUn)の負荷情報の合計値を計
算し、その値をCPUの数(n)で割って各CPUの最
適負荷値(平均値)を求め、その最適負荷値(平均値)
と各CPUの負荷情報の差(比)を求める。この値があ
らかじめ定めてある範囲内(例えば5%以内)のときは
各CPUの負荷は均等であると判断し、各端末装置の制
御の実行先CPUの変更は行わない。
The load determination mechanism 7 operates at a predetermined fixed time interval (for example, 1 minute interval), and the CPU
The total value of the load information of all CPUs (CPU1 to CPUn) of the CPU group 2 recorded in the load state table 6 is calculated, and the value is divided by the number of CPUs (n) to obtain the optimum load value of each CPU ( Average value), and the optimum load value (average value)
And the difference (ratio) between the load information of each CPU. When this value is within a predetermined range (for example, 5% or less), it is determined that the loads on the CPUs are equal, and the execution destination CPU for control of each terminal device is not changed.

【0012】負荷情報の差(比)の値があらかじめ定め
てある範囲を超えるときは、各CPUの負荷は不均等で
あると判断し、負荷判定機構部7は、端末負荷状態テー
ブル5の負荷情報を基に、各CPUの最適負荷値(平均
値)に見合うように端末負荷状態テーブル5の実行先C
PUを変更する。
When the value of the difference (ratio) of the load information exceeds a predetermined range, it is determined that the loads on the CPUs are uneven, and the load determining mechanism unit 7 causes the load of the terminal load state table 5 to be determined. Based on the information, the execution destination C of the terminal load state table 5 is adjusted so as to match the optimum load value (average value) of each CPU.
Change PU.

【0013】端末制御部3は、端末装置とのデータの送
受信のとき、実行先CPU切替機構部31によって端末
負荷状態テーブル5を参照して実行先CPUを決定する
ことにより、ダイナミックに実行先CPUを切替えるこ
とができる。従って各CPUの負荷を均等にすることが
できる。
The terminal control unit 3 dynamically determines the execution destination CPU by referring to the terminal load state table 5 by the execution destination CPU switching mechanism unit 31 when transmitting and receiving data to and from the terminal device. Can be switched. Therefore, the load on each CPU can be equalized.

【0014】[0014]

【発明の効果】以上説明したように、本発明の情報処理
システムの制御方式は、定期的にホストシステムの各C
PUの負荷状態を監視し、各CPUの負荷が均等になる
ように端末装置に対する実行先CPUを随時切替えるよ
うにすることにより、ホストシステムの各CPUの負荷
を均等にすることができるという効果があり、従ってマ
ルチプロセッサ制御方式の性能を充分に発揮させること
ができるという効果がある。
As described above, the control method of the information processing system of the present invention is such that each C of the host system is periodically
By monitoring the load state of the PU and switching the execution destination CPU to the terminal device at any time so that the load of each CPU becomes equal, it is possible to equalize the load of each CPU of the host system. Therefore, there is an effect that the performance of the multiprocessor control system can be sufficiently exhibited.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を適用した情報処理システム
の一例を示すブロック図である。
FIG. 1 is a block diagram showing an example of an information processing system to which an embodiment of the present invention is applied.

【符号の説明】[Explanation of symbols]

1 ホストシステム 2 CPU群 3 端末制御部 4 CPU負荷測定機構部 5 端末負荷状態テーブル 6 CPU負荷状態テーブル 7 負荷判定機構部 8 通信回線 9 端末装置群 31 CPU切替機構部 DESCRIPTION OF SYMBOLS 1 Host system 2 CPU group 3 Terminal control section 4 CPU load measuring mechanism section 5 Terminal load state table 6 CPU load state table 7 Load judging mechanism section 8 Communication line 9 Terminal device group 31 CPU switching mechanism section

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数の中央処理ユニットを有するホスト
システムと、前記ホストシステムと通信回線を介して接
続されている複数の端末装置とを備え、前記複数の端末
装置の制御を前記ホストシステムの前記複数の中央処理
ユニットによって分担して処理を行っている情報処理シ
ステムの制御方式において、前記ホストシステムに、前
記複数の中央処理ユニットのそれぞれの負荷を測定する
CPU負荷測定機構部と、前記CPU負荷測定機構部の
情報と指定された実行先中央処理ユニットとを記憶する
端末負荷状態テーブルおよび前記CPU負荷測定機構部
の情報を記憶するCPU負荷状態テーブルと、前記CP
U負荷状態テーブルの情報によって前記複数の中央処理
ユニットのそれぞれの負荷の状態を定期的に計算する負
荷判定機構部とを設け、前記負荷判定機構部の情報によ
って前記端末負荷状態テーブルの前記実行先中央処理ユ
ニットの指定を変更し、前記端末装置とのデータの送受
信のとき、前記端末負荷状態テーブルに指定されている
前記実行先中央処理ユニットによって前記端末装置の制
御を行うことを含むことを特徴とする情報処理システム
の制御方式。
1. A host system having a plurality of central processing units, and a plurality of terminal devices connected to the host system via a communication line, wherein the control of the plurality of terminal devices is controlled by the host system. In a control method of an information processing system in which processing is shared by a plurality of central processing units, a CPU load measuring mechanism unit for measuring respective loads of the plurality of central processing units in the host system, and the CPU load A terminal load state table storing information of the measurement mechanism unit and a designated execution central processing unit; a CPU load state table storing information of the CPU load measurement mechanism unit;
A load determination mechanism unit that periodically calculates the load state of each of the plurality of central processing units according to the information of the U load state table, and the execution destination of the terminal load state table based on the information of the load determination mechanism unit. Changing the designation of the central processing unit and controlling the terminal device by the execution destination central processing unit designated in the terminal load state table when transmitting / receiving data to / from the terminal device. And control method of information processing system.
【請求項2】 複数の中央処理ユニットを有するホスト
システムと、前記ホストシステムと通信回線を介して接
続されている複数の端末装置とを備え、前記複数の端末
装置の制御を前記ホストシステムの前記複数の中央処理
ユニットによって分担して処理を行っている情報処理シ
ステムの制御方式において、前記ホストシステムに、前
記複数の中央処理ユニットのそれぞれの負荷を測定する
CPU負荷測定機構部と、前記CPU負荷測定機構部の
情報と指定された実行先中央処理ユニットとを記憶する
端末負荷状態テーブルおよび前記CPU負荷測定機構部
の情報を記憶するCPU負荷状態テーブルと、前記CP
U負荷状態テーブルの情報によって前記複数の中央処理
ユニットの負荷の状態を定期的に計算する負荷判定機構
部とを設け、前記負荷判定機構部の情報によって前記端
末負荷状態テーブルの前記実行先中央処理ユニットの指
定を変更し、前記端末装置とのデータの送受信のとき、
前記ホストシステムの端末制御部の実行先CPU切替機
構部を動作させて前記端末負荷状態テーブルに指定され
ている前記実行先中央処理ユニットによって前記端末装
置の制御を行うことを含むことを特徴とする情報処理シ
ステムの制御方式。
2. A host system having a plurality of central processing units, and a plurality of terminal devices connected to the host system via a communication line, wherein the host system controls the plurality of terminal devices. In a control method of an information processing system in which processing is shared by a plurality of central processing units, a CPU load measuring mechanism unit for measuring respective loads of the plurality of central processing units in the host system, and the CPU load A terminal load state table storing information of the measurement mechanism unit and a designated execution central processing unit; a CPU load state table storing information of the CPU load measurement mechanism unit;
A load determination mechanism unit that periodically calculates the load states of the plurality of central processing units based on the information of the U load state table, and the execution destination central processing of the terminal load state table based on the information of the load determination mechanism unit. When changing the unit designation and transmitting / receiving data to / from the terminal device,
It is characterized in that the execution destination CPU switching mechanism unit of the terminal control unit of the host system is operated to control the terminal device by the execution destination central processing unit specified in the terminal load state table. Control method of information processing system.
JP3297046A 1991-11-13 1991-11-13 Control system for information processing system Withdrawn JPH05282261A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3297046A JPH05282261A (en) 1991-11-13 1991-11-13 Control system for information processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3297046A JPH05282261A (en) 1991-11-13 1991-11-13 Control system for information processing system

Publications (1)

Publication Number Publication Date
JPH05282261A true JPH05282261A (en) 1993-10-29

Family

ID=17841518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3297046A Withdrawn JPH05282261A (en) 1991-11-13 1991-11-13 Control system for information processing system

Country Status (1)

Country Link
JP (1) JPH05282261A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08272750A (en) * 1995-03-30 1996-10-18 Nec Corp Distributed processing system and processing method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08272750A (en) * 1995-03-30 1996-10-18 Nec Corp Distributed processing system and processing method therefor

Similar Documents

Publication Publication Date Title
JPH0650493B2 (en) Data processing device
JPH04232558A (en) Multiprocessor system
JPH0141075B2 (en)
US5958031A (en) Data transmitting/receiving device of a multiprocessor system and method therefor
JP3284311B2 (en) Communication bus control device and bus control method in data processing system
JPH0560623B2 (en)
US4774625A (en) Multiprocessor system with daisy-chained processor selection
JPH0991254A (en) Power consumption reduction control system and method therefor
JPH05282261A (en) Control system for information processing system
JPH04215168A (en) Computer system
JPH05108848A (en) Data transmission system
JPH06187066A (en) Microprocessor with plural cpu
JPH04167043A (en) Portable electronic equipment
JPH08204740A (en) Data transmission method and data transmitter
JP2856715B2 (en) Clock frequency multi-stage change control device and frequency multi-stage change control method
JPH06232879A (en) Token detection control network
JP3481357B2 (en) DMA data transfer control method
JP2001236238A (en) Method for processing interruption
JPH02287845A (en) Computer system
JPH0317755A (en) Microprocessor application circuit
JP2806855B2 (en) I / O control system
JP2003323334A (en) Memory access control system and memory access control method
JPS6340955A (en) Direct memory access controller
JPS61107460A (en) Multiprocessor system
JPS626359A (en) Bus control system

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990204