JPH05276742A - Dc/dc converter - Google Patents

Dc/dc converter

Info

Publication number
JPH05276742A
JPH05276742A JP9241892A JP9241892A JPH05276742A JP H05276742 A JPH05276742 A JP H05276742A JP 9241892 A JP9241892 A JP 9241892A JP 9241892 A JP9241892 A JP 9241892A JP H05276742 A JPH05276742 A JP H05276742A
Authority
JP
Japan
Prior art keywords
transistor
voltage
resistor
capacitor
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9241892A
Other languages
Japanese (ja)
Other versions
JP2687289B2 (en
Inventor
Toshio Mikami
敏雄 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP4092418A priority Critical patent/JP2687289B2/en
Publication of JPH05276742A publication Critical patent/JPH05276742A/en
Application granted granted Critical
Publication of JP2687289B2 publication Critical patent/JP2687289B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To provide a DC-DC converter of less switching loss by shortening time needed for turning off a switching transistor, connected in series to a DC source. CONSTITUTION:A third transistor Q3 is provided on the high-potential side of a DC source E for causing turn-off time stored carriers of a first transistor Q1 connected to a main current path via a power line 1 to flow. Furthermore, the third transistor Q5 is turned on quickly by an approximate sum voltage of the voltage of a capacitor C1 charged during on-time of the first transistor Q1 and the voltage of the power line 1 via a second resistor R2. Consequently, the stored carriers flow in the third transistor Q3 quickly and it becomes possible to shorten time needed for turning the first transistor Q1 off. Accordingly, it becomes possible to lessen the switching loss.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、スイッチングトランジ
スタのターンオフに要する時間を短縮することによりス
イッチング損失を少なくしたDC−DCコンバータに関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC-DC converter in which switching loss is reduced by shortening the time required to turn off a switching transistor.

【0002】[0002]

【従来の技術】直流電圧を所望の直流電圧に変換するD
C−DCコンバータは、直流源に直列接続するスイッチ
ングトランジスタの出力を整流したり、平滑することに
より直流電圧を得るように構成される。整流、平滑はス
イッチングトランジスタの出力を直接行う場合と、その
出力をトランスの1次側に加え、2次側で行う場合があ
る。トランスを介して整流、平滑を行う場合は、スイッ
チングトランジスタはトランスの1次巻線に直列接続さ
れる。
2. Description of the Related Art D for converting a DC voltage into a desired DC voltage
The C-DC converter is configured to obtain a DC voltage by rectifying or smoothing the output of a switching transistor connected in series with a DC source. Rectification and smoothing may be performed directly on the output of the switching transistor, or may be performed on the secondary side in addition to the primary side of the transformer. When performing rectification and smoothing via a transformer, the switching transistor is connected in series to the primary winding of the transformer.

【0003】図4は、従来のDC−DCコンバータの回
路図である。直流源Eの高電位側が入力端子1A、低電
位側が入力端子1Bに接続し、高電位側の入力端子1A
と出力端子2A間には、スイッチングトランジスタであ
る第1のトランジスタQ1とチョークコイルL1が接続
し、トランジスタQ1のベースとエミッタ間には抵抗R
10が接続している。
FIG. 4 is a circuit diagram of a conventional DC-DC converter. The high potential side of the DC source E is connected to the input terminal 1A, the low potential side is connected to the input terminal 1B, and the high potential side input terminal 1A is connected.
The first transistor Q1, which is a switching transistor, and the choke coil L1 are connected between the output terminal 2A and the output terminal 2A, and the resistor R is provided between the base and emitter of the transistor Q1.
10 are connected.

【0004】また、ベースは、抵抗R11を介して第2
のトランジスタQ2のコレクタに接続し、トランジスタ
Q2のエミッタは入力端子1Bに接続する。チョークコ
イルL1の両側には、フライホイールダイオードD1と
平滑コンデンサC2が接続する。10は、トランジスタ
Q2の制御回路である。
Further, the base has a second resistor via a resistor R11.
Is connected to the collector of the transistor Q2, and the emitter of the transistor Q2 is connected to the input terminal 1B. A flywheel diode D1 and a smoothing capacitor C2 are connected to both sides of the choke coil L1. Reference numeral 10 is a control circuit for the transistor Q2.

【0005】このDC−DCコンバータでは、トランジ
スタQ2がオン、オフするにつれてトランジスタQ1が
スイッチングされ、トランジスタQ2によりトランジス
タQ1が駆動される。そして、出力端子2A、2B間に
所望の直流電圧が得られる。抵抗R10は、トランジス
タQ1がタ−ンオフする時、オン時に蓄積されたキャリ
アを流す役割をする。
In this DC-DC converter, the transistor Q1 is switched as the transistor Q2 is turned on and off, and the transistor Q2 drives the transistor Q1. Then, a desired DC voltage is obtained between the output terminals 2A and 2B. The resistor R10 plays a role of causing carriers accumulated when the transistor Q1 is turned off to turn on.

【0006】しかし、キャリアの抵抗R10を流れる時
間は長くかかり、トランジスタQ1がターンオフする時
間、つまりタ−ンオフ時にオンからオフするまでの時間
が長くなるのでスイッチング損失が大きくなる欠点があ
った。
However, it takes a long time for the carrier to flow through the resistor R10, and the time for the transistor Q1 to turn off, that is, the time from turning on to turning off at the time of turn-off becomes long, so that there is a drawback that switching loss becomes large.

【0007】[0007]

【発明が解決しようとする課題】本発明の課題は、直流
源に直列接続するスイッチングトランジスタのターンオ
フする時間を短くしてスイッチング損失を少なくするこ
とにある。
SUMMARY OF THE INVENTION An object of the present invention is to shorten the turn-off time of a switching transistor connected in series with a DC source to reduce switching loss.

【0008】[0008]

【課題を解決するための手段】本発明は、直流源の高電
位側に電源ラインを経て主電流路が直列接続される第1
のトランジスタ、第1のトランジスタをオン、オフ駆動
する第2のトランジスタを有し、第1のトランジスタの
出力から所望の直流電圧を得るDC−DCコンバータに
おいて、第1のトランジスタにはターンオフ時にその蓄
積キャリアを流す第3のトランジスタを接続してあり、
第3のトランジスタは第1の抵抗とコンデンサの直列回
路によって駆動され、該直列回路の第1の抵抗の一端を
前記電源ライン、コンデンサの一端を第2の抵抗を介し
て前記電源ラインに接続し、第1の抵抗とコンデンサの
接続点を第3のトランジスタに接続することにより、該
第3のトランジスタは第2の抵抗を経た電源ラインの電
圧にコンデンサの電圧をほぼ重ねた電圧によってターン
オンされることを特徴とする。
According to the first aspect of the present invention, a main current path is connected in series to a high potential side of a DC source via a power supply line.
And a second transistor for driving the first transistor to turn on and off, and a desired DC voltage is obtained from the output of the first transistor. In the DC-DC converter, the first transistor stores its accumulation at turn-off. A third transistor that carries carriers is connected,
The third transistor is driven by a series circuit of a first resistor and a capacitor, and one end of the first resistor of the series circuit is connected to the power supply line and one end of the capacitor is connected to the power supply line through a second resistor. By connecting the connection point of the first resistor and the capacitor to the third transistor, the third transistor is turned on by the voltage of the power supply line passing through the second resistor and the voltage of the capacitor being substantially superposed. It is characterized by

【0009】[0009]

【実施例】以下、本発明のDC−DCコンバータの実施
例を示す回路図である図1を参照しながら説明する。な
お、図4と同一部分は、同じ符号を付与してある。図1
において、高電位側の入力端子1Aに接続する電源ライ
ン1にはPNP形の第1のトランジスタQ1の主電流路
であるコレクタとエミッタが接続され、コレクタはチョ
ークコイルL1を介して出力端子2Aに接続する。
1 is a circuit diagram showing an embodiment of a DC-DC converter of the present invention. The same parts as those in FIG. 4 are designated by the same reference numerals. Figure 1
In the power source line 1 connected to the input terminal 1A on the high potential side, the collector and the emitter, which are the main current paths of the PNP type first transistor Q1, are connected, and the collector is connected to the output terminal 2A via the choke coil L1. Connecting.

【0010】トランジスタQ1のベースは、電流制限用
の抵抗R3を介してPNP形の第4のトランジスタQ4
のエミッタに接続され、トランジスタQ4のコレクタは
電源ライン2を経て低電位側の入力端子1Bに接続す
る。電源ライン2は、通常アースされる。トランジスタ
Q1のエミッタとベース間には、NPN形の第3のトラ
ンジスタQ3のコレクタとエミッタが接続し、そのエミ
ッタとベース間にはダイオードD2が接続する。
The base of the transistor Q1 is a PNP type fourth transistor Q4 via a current limiting resistor R3.
Of the transistor Q4, and the collector of the transistor Q4 is connected to the input terminal 1B on the low potential side via the power supply line 2. The power line 2 is normally grounded. A collector and an emitter of an NPN-type third transistor Q3 are connected between the emitter and the base of the transistor Q1, and a diode D2 is connected between the emitter and the base.

【0011】また、第1の抵抗R1とコンデンサC1か
らなる直列回路の接続点Pが、トランジスタQ3のベー
スに接続する。抵抗R1の一端は電源ライン1に接続
し、コンデンサC1の一端は第2のトランジスタQ2の
コレクタに接続すると共に、第2の抵抗R2を介して電
源ライン1に接続し、さらにトランジスタQ4のベース
に接続する。この直列回路は、トランジスタQ3の駆動
回路を構成する。
The connection point P of the series circuit composed of the first resistor R1 and the capacitor C1 is connected to the base of the transistor Q3. One end of the resistor R1 is connected to the power supply line 1, one end of the capacitor C1 is connected to the collector of the second transistor Q2, is connected to the power supply line 1 via the second resistor R2, and is further connected to the base of the transistor Q4. Connecting. This series circuit constitutes a drive circuit for the transistor Q3.

【0012】第2のトランジスタQ2のエミッタは電源
ライン2に接続し、そのコレクタはトランジスタQ4の
ベースに接続する。なお、トランジスタQ3のエミッタ
とベース間に接続するダイオードD2は、トランジスタ
Q2がオンした瞬間にトランジスタQ3のベース、エミ
ッタ間に加わる逆方向の電圧からトランジスタQ3を保
護し、また直列回路の接続点PとコンデンサC1の一端
間に接続する抵抗R4は、コンデンサC1の放電を速め
る役割を有する。
The emitter of the second transistor Q2 is connected to the power supply line 2, and its collector is connected to the base of the transistor Q4. The diode D2 connected between the emitter and the base of the transistor Q3 protects the transistor Q3 from the reverse voltage applied between the base and the emitter of the transistor Q3 at the moment when the transistor Q2 is turned on, and the connection point P of the series circuit is connected. A resistor R4 connected between one end of the capacitor C1 and the capacitor C1 has a role of accelerating the discharge of the capacitor C1.

【0013】チョークコイルL1の両側には、電源ライ
ン2との間にフライホイ−ルダイオードD1、平滑コン
デンサC2が接続する。このように構成されたDC−D
Cコンバータは、制御回路10によって第2のトランジ
スタQ2のオンオフ動作が制御され、第1のトランジス
タQ1はトランジスタQ4を介して第2のトランジスタ
Q2により駆動されることにより、出力端子2A、2B
間に所望の直流電圧が得られる。
A flywheel diode D1 and a smoothing capacitor C2 are connected between the choke coil L1 and the power supply line 2 on both sides. DC-D configured in this way
In the C converter, the on / off operation of the second transistor Q2 is controlled by the control circuit 10, and the first transistor Q1 is driven by the second transistor Q2 via the transistor Q4.
In the meantime, the desired DC voltage is obtained.

【0014】次に本発明のDC−DCコンバータ特有の
動作を図3の電流と電圧の波形図を参照しながら説明す
る。図3には、第1のトランジスタQ1の出力電圧
1 、出力電流I1 、第3のトランジスタQ3を流れる
電流I2 、コンデンサC1を流れる電流I3 、第3のト
ランジスタQ3のベースの電圧V2 の波形を上から順に
示してある。横軸は共通の時間軸であり、電流は矢印方
向を(+)で表してある。
Next, the operation peculiar to the DC-DC converter of the present invention will be described with reference to the current and voltage waveform diagrams of FIG. In FIG. 3, the output voltage V 1 of the first transistor Q1, the output current I 1 , the current I 2 flowing through the third transistor Q3, the current I 3 flowing through the capacitor C1 and the base voltage V 3 of the third transistor Q3 are shown. The two waveforms are shown in order from the top. The horizontal axis is a common time axis, and the current is indicated by (+) in the arrow direction.

【0015】第1のトランジスタQ1がオンしている時
刻t1 から時刻t2 までは、第3のトランジスタQ3は
オフしている。これは、トランジスタQ1がオンしてい
る時はトランジスタQ3のベースがコンデンサC1、ト
ランジスタQ2を経て低電位側の電源ライン2に接続さ
れるのに対し、エミッタは抵抗R3、トランジスタQ4
を経て電源ライン2に接続されるので、トランジスタQ
3のベース、エミッタ間が逆バイアスされることによ
る。コンデンサC1は、この間に第1の抵抗R1から流
れる電流I3 によって充電される。
From time t 1 when the first transistor Q1 is on to time t 2 , the third transistor Q3 is off. This is because when the transistor Q1 is on, the base of the transistor Q3 is connected to the power supply line 2 on the low potential side via the capacitor C1 and the transistor Q2, while the emitter is the resistor R3 and the transistor Q4.
Since it is connected to the power supply line 2 via
This is because the base and emitter of No. 3 are reverse biased. The capacitor C1 is charged by the current I 3 flowing from the first resistor R1 during this time.

【0016】時刻t2 に第2のトランジスタQ2と第4
のトランジスタQ4がターンオフすると、第1のトラン
ジスタQ1もターンオフしようとする。この時、トラン
ジスタQ3のベースには、コンデンサC1の充電電圧と
第2の抵抗R2を経た電源ライン1の電圧を重ねた電圧
2 が加わり、トランジスタQ3は急激にターンオンす
る。
At time t 2 , the second transistor Q2 and the fourth transistor Q2
When the transistor Q4 of 1 is turned off, the first transistor Q1 also tries to be turned off. At this time, the base of the transistor Q3 is applied with a voltage V 2 which is a superposition of the charging voltage of the capacitor C1 and the voltage of the power supply line 1 passing through the second resistor R2, and the transistor Q3 is rapidly turned on.

【0017】そして、トランジスタQ1の蓄積キャリア
が電流I2 として流れ、トランジスタQ1は時刻t3
時刻t4 の間に短時間でターンオフする。なお、充電さ
れたコンデンサC1の電荷は、抵抗R4の電流とトラン
ジスタQ3のベース電流として放電される。第1のトラ
ンジスタQ1には、このように蓄積キャリアを流す第3
のトランジスタQ3が接続し、しかもそのトランジスタ
Q3を前記したように高い電圧V2で急激にターンオン
させるので、時刻t3 から時刻t4 までのトランジスタ
Q1のターンオフする時間が短くなり、スイッチング損
失を少なくできる。
Then, the accumulated carriers of the transistor Q1 flow as the current I 2 , and the transistor Q1 turns off in a short time between the time t 3 and the time t 4 . The charged electric charge of the capacitor C1 is discharged as a current of the resistor R4 and a base current of the transistor Q3. In this way, the third carrier Q1 is used to flow the accumulated carriers.
Since the transistor Q3 is connected and the transistor Q3 is rapidly turned on at the high voltage V 2 as described above, the turn-off time of the transistor Q1 from the time t 3 to the time t 4 is shortened and the switching loss is reduced. it can.

【0018】なお、トランジスタQ3をタ−ンオンする
電圧V2 は、図3に示すように直ちにそのベース・エミ
ッタ間電圧VBEにクランプされる。従って、点線で示す
高い電圧V2 は、トランジスタQ3のベースには表れな
い。図2は、本発明のDC−DCコンバータの他の実施
例を示す回路図である。図2のDC−DCコンバータ
は、出力電圧の極性を入力電圧とは反転させるように構
成してあり、出力端子3Bを基準として(−)の電圧が
出力端子3Aに得られる。
The voltage V 2 that turns on the transistor Q3 is immediately clamped to the base-emitter voltage V BE as shown in FIG. Therefore, the high voltage V 2 shown by the dotted line does not appear at the base of the transistor Q3. FIG. 2 is a circuit diagram showing another embodiment of the DC-DC converter of the present invention. The DC-DC converter of FIG. 2 is configured to invert the polarity of the output voltage with respect to the input voltage, and a (-) voltage is obtained at the output terminal 3A with reference to the output terminal 3B.

【0019】チョークコイルL2が、第1のトランジス
タQ1のコレクタと直流源Eの低電位側に接続する電源
ライン2間に接続され、整流ダイオードD3が出力端子
3AとトランジスタQ1のコレクタ間に接続されてい
る。平滑コンデンサC3が、出力端子3A、3B間に接
続する。また、第1のトランジスタQ1を第2のトラン
ジスタQ2だけで駆動し、第3のトランジスタQ3の駆
動回路のコンデンサC1の一端が電流制限用の抵抗R3
と第1のトランジスタQ1を介して電源ライン1に接続
される。さらに、ダイオードD2や抵抗R4は回路から
除いてある。
A choke coil L2 is connected between the collector of the first transistor Q1 and the power supply line 2 connected to the low potential side of the DC source E, and a rectifying diode D3 is connected between the output terminal 3A and the collector of the transistor Q1. ing. A smoothing capacitor C3 is connected between the output terminals 3A and 3B. Further, the first transistor Q1 is driven only by the second transistor Q2, and one end of the capacitor C1 of the drive circuit for the third transistor Q3 has a resistor R3 for current limiting.
Is connected to the power supply line 1 via the first transistor Q1. Further, the diode D2 and the resistor R4 are omitted from the circuit.

【0020】図1とはこのような点で異なり、第3のト
ランジスタQ3はコンデンサC1の電圧と、抵抗R3、
トランジスタQ1のベース・エミッタを経た電源ライン
1の電圧を重ねた電圧によってターンオンされる。つま
り、電流制限用の抵抗R3はコンデンサC1の一端を電
源ライン1に接続する第2の抵抗の役割を兼ねている。
This is different from FIG. 1 in that the third transistor Q3 has a voltage of the capacitor C1 and a resistor R3,
It is turned on by the superimposed voltage of the power supply line 1 via the base-emitter of the transistor Q1. That is, the current limiting resistor R3 also serves as a second resistor that connects one end of the capacitor C1 to the power supply line 1.

【0021】このようなDC−DCコンバータでも、第
1のトランジスタQ1の蓄積キャリアは第3のトランジ
スタQ3を通って流れ、しかも第3のトランジスタQ3
は最初の実施例と同じようにターンオンされるので、第
1のトランジスタQ1のオンからオフするまでの時間は
従来の抵抗を用いた場合に比較して短縮される。
Even in such a DC-DC converter, the accumulated carriers of the first transistor Q1 flow through the third transistor Q3, and further, the third transistor Q3.
Is turned on in the same manner as in the first embodiment, the time from turning on of the first transistor Q1 to turning off of the first transistor Q1 is shortened as compared with the case of using a conventional resistor.

【0022】なお、いずれの実施例でもトランジスタは
バイポーラトランジスタを用いたが、電界効果型トラン
ジスタを用いることもできる。また、実施例では、第1
のトランジスタQ1の出力を直接平滑して、直流電圧を
得たが、DC−DCコンバータの入力側と出力側を絶縁
するためにトランスを介して整流平滑する構成にも本発
明を用い得ることはいうまでもない。
Although a bipolar transistor is used as the transistor in any of the embodiments, a field effect transistor can also be used. In the embodiment, the first
Although the output of the transistor Q1 is directly smoothed to obtain the DC voltage, the present invention can be applied to a configuration in which the input side and the output side of the DC-DC converter are rectified and smoothed via a transformer. Needless to say.

【0023】[0023]

【発明の効果】以上述べたように本発明のDC−DCコ
ンバータは、直流源の高電位側に電源ラインを経て主電
流路が直列接続される第1のトランジスタのターンオフ
時の蓄積キャリアを流す第3のトランジスタを接続して
ある。
As described above, in the DC-DC converter of the present invention, the stored carriers at the time of turn-off of the first transistor whose main current path is connected in series via the power supply line to the high potential side of the direct current source flows. The third transistor is connected.

【0024】そして、第3のトランジスタは第1のトラ
ンジスタのオン時に充電されるコンデンサの電圧と、第
2の抵抗を経た高電位側の電源ラインの電圧をほぼ重ね
た電圧によって急激にターンオンするように構成してあ
る。従って、第1のトランジスタの蓄積キャリアは速や
かに除かれるので、ターンオフに要する時間を短縮で
き、スイッチング損失を少なくできる。
Then, the third transistor is suddenly turned on by a voltage in which the voltage of the capacitor charged when the first transistor is turned on and the voltage of the power supply line on the high potential side that has passed through the second resistor are substantially overlapped. Is configured. Therefore, since the accumulated carriers of the first transistor are quickly removed, the time required for turn-off can be shortened and the switching loss can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のDCーDCコンバータの実施例を示す
回路図である。
FIG. 1 is a circuit diagram showing an embodiment of a DC-DC converter of the present invention.

【図2】本発明のDCーDCコンバータの他の実施例を
示す回路図である。
FIG. 2 is a circuit diagram showing another embodiment of the DC-DC converter of the present invention.

【図3】図1の電流と電圧の波形図である。FIG. 3 is a waveform diagram of current and voltage of FIG.

【図4】従来のDCーDCコンバータの回路図である。FIG. 4 is a circuit diagram of a conventional DC-DC converter.

【符号の説明】[Explanation of symbols]

1 電源ライン Q1 第1のトランジスタ Q2 第2のトランジスタ Q3 第3のトランジスタ 1 Power Supply Line Q1 First Transistor Q2 Second Transistor Q3 Third Transistor

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 直流源の高電位側に電源ラインを経て主
電流路が直列接続される第1のトランジスタ、第1のト
ランジスタをオン、オフ駆動する第2のトランジスタを
有し、第1のトランジスタの出力から所望の直流電圧を
得るDC−DCコンバータにおいて、第1のトランジス
タにはターンオフ時にその蓄積キャリアを流す第3のト
ランジスタを接続してあり、第3のトランジスタは第1
の抵抗とコンデンサの直列回路によって駆動され、該直
列回路の第1の抵抗の一端を前記電源ライン、コンデン
サの一端を第2の抵抗を介して前記電源ラインに接続
し、第1の抵抗とコンデンサの接続点を第3のトランジ
スタに接続することにより、該第3のトランジスタは第
2の抵抗を経た電源ラインの電圧にコンデンサの電圧を
ほぼ重ねた電圧によってターンオンされることを特徴と
するDC−DCコンバータ。
1. A first transistor having a main current path connected in series to a high potential side of a direct current source via a power supply line, and a second transistor for turning on and off the first transistor, the first transistor comprising: In a DC-DC converter that obtains a desired DC voltage from the output of a transistor, a first transistor is connected to a third transistor that allows the stored carriers to flow at turn-off, and the third transistor is the first transistor.
Driven by a series circuit of a resistor and a capacitor, one end of the first resistor of the series circuit is connected to the power supply line, and one end of the capacitor is connected to the power supply line via a second resistor, and the first resistance and the capacitor are connected. Is connected to a third transistor, the third transistor is turned on by a voltage obtained by substantially superimposing the voltage of the capacitor on the voltage of the power supply line passing through the second resistor. DC converter.
JP4092418A 1992-03-19 1992-03-19 DC-DC converter Expired - Fee Related JP2687289B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4092418A JP2687289B2 (en) 1992-03-19 1992-03-19 DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4092418A JP2687289B2 (en) 1992-03-19 1992-03-19 DC-DC converter

Publications (2)

Publication Number Publication Date
JPH05276742A true JPH05276742A (en) 1993-10-22
JP2687289B2 JP2687289B2 (en) 1997-12-08

Family

ID=14053873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4092418A Expired - Fee Related JP2687289B2 (en) 1992-03-19 1992-03-19 DC-DC converter

Country Status (1)

Country Link
JP (1) JP2687289B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9387606B2 (en) 2011-12-19 2016-07-12 Compagnie Generale Des Etablissements Michelin Vulcanizing press for tire blanks provided with inductors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0190287U (en) * 1987-12-04 1989-06-14

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0190287U (en) * 1987-12-04 1989-06-14

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9387606B2 (en) 2011-12-19 2016-07-12 Compagnie Generale Des Etablissements Michelin Vulcanizing press for tire blanks provided with inductors

Also Published As

Publication number Publication date
JP2687289B2 (en) 1997-12-08

Similar Documents

Publication Publication Date Title
US5625541A (en) Low loss synchronous rectifier for application to clamped-mode power converters
EP1052763A1 (en) Low loss synchronous rectifier for application to clamped-mode power converters
JP2687289B2 (en) DC-DC converter
US7092260B2 (en) Short-circuiting rectifier for a switched-mode power supply
JP3242502B2 (en) Drive circuit
JPH11136939A (en) Switching power supply
US6204644B1 (en) Switching power supply for speeding up turn-off operation of a switching element
JP3063823B2 (en) Power supply circuit
JP3327331B2 (en) Switching power supply
JP2740476B2 (en) FET rectifier circuit
JP2977442B2 (en) Switching power supply
EP0590716B1 (en) Drive circuit for a flyback converter with switching transistors in bridge arrangement
JPH0221231B2 (en)
JP2532203Y2 (en) Switching power supply
JPS6223268Y2 (en)
JP3281836B2 (en) Power supply circuit for CCD camera
JPH07264029A (en) Drive circuit for bidirectional connecting transistor
JP2501897Y2 (en) Switching power supply
JPH0246117Y2 (en)
JPH069588Y2 (en) Switching regulator
JPH0224305Y2 (en)
JP2002034236A (en) Dc-dc converter and electronic device using it
JPH0250715B2 (en)
JPS6260468A (en) Power unit
JPS6361870B2 (en)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees