JPH05275959A - Cr filter - Google Patents
Cr filterInfo
- Publication number
- JPH05275959A JPH05275959A JP6683392A JP6683392A JPH05275959A JP H05275959 A JPH05275959 A JP H05275959A JP 6683392 A JP6683392 A JP 6683392A JP 6683392 A JP6683392 A JP 6683392A JP H05275959 A JPH05275959 A JP H05275959A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- filter
- pattern
- capacitor
- gnd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、例えば、Ｃ−ＭＯＳ型
ＩＣ等から出力されるディジタル信号の高域ノイズを、
低減（あるいは除去）するために使用されるＣＲフィル
タに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention eliminates the high frequency noise of a digital signal output from, for example, a C-MOS IC.
It relates to a CR filter used to reduce (or remove).
【０００２】[0002]
【従来の技術】図７は、従来例の説明図であり、図７Ａ
は例１、図７Ｂは例２、図７Ｃは例３を示す。2. Description of the Related Art FIG. 7 is an explanatory view of a conventional example.
Shows Example 1, FIG. 7B shows Example 2, and FIG. 7C shows Example 3.
【０００３】図７中、１はＩＣ（例えばＣ−ＭＯＳ型Ｉ
Ｃ）、２はフェライトビーズ、３は３端子コンデンサ、
４はＣＲフィルタを示す。従来、例えばＣ−ＭＯＳ型Ｉ
Ｃ等から出力されるディジタル信号の高域成分（周波数
の高い成分）に含まれているノイズは、ＥＭＣ（electr
omagnetic compatibility:装置が意図した電磁的条件の
もとで、適正に機能を果す能力) の立場から、不要輻射
の原因になっているといわれていた。In FIG. 7, 1 is an IC (for example, C-MOS type I).
C), 2 is ferrite beads, 3 is a 3-terminal capacitor,
Reference numeral 4 indicates a CR filter. Conventionally, for example, C-MOS type I
Noise included in the high frequency component (high frequency component) of the digital signal output from C etc.
omagnetic compatibility: From the standpoint of its ability to properly function under the electromagnetic conditions intended by the device, it was said to be the cause of unwanted radiation.
【０００４】そこで従来、上記のノイズを低減（あるい
は除去）するために、各種の手段が考えられていた。例
えば、図７Ａに示した例１では、ＩＣ（例えばＣ−ＭＯ
Ｓ型ＩＣ）１の出力側に、フェライトビーズ２を接続
し、ＩＣ１から出力されるディジタル信号の高域成分を
減衰させることにより、ノイズを低減（あるいは除去）
するものである。Therefore, conventionally, various means have been considered in order to reduce (or remove) the noise. For example, in Example 1 shown in FIG. 7A, IC (for example, C-MO
Noise is reduced (or removed) by connecting a ferrite bead 2 to the output side of the S-type IC) 1 and attenuating the high frequency component of the digital signal output from the IC 1.
To do.
【０００５】また、図６Ｂに示した例２では、ＩＣ１の
出力側に、３端子コンデンサ３を接続し、例１と同様に
ノイズを低減（あるいは除去）するものである。なお、
上記の３端子コンデンサは、各端子の残留インダクタン
スを利用して、等価的にＬＣフィルタを構成したもので
ある。In Example 2 shown in FIG. 6B, a three-terminal capacitor 3 is connected to the output side of IC1 to reduce (or remove) noise as in Example 1. In addition,
The above-mentioned three-terminal capacitor is equivalent to an LC filter using the residual inductance of each terminal.
【０００６】更に、図７Ｃに示した例３は、ＩＣ１の出
力側に、ＣＲフィルタ４を接続し、上記のノイズを低減
（あるいは除去）するものである。Further, in Example 3 shown in FIG. 7C, the CR filter 4 is connected to the output side of the IC 1 to reduce (or remove) the noise.
【０００７】[0007]
【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。 (1) 図７Ａの例１の場合、フェライトビーズ２は、減衰
帯におけるインピーダンスが１００Ω程度である。SUMMARY OF THE INVENTION The above-mentioned conventional device has the following problems. (1) In the case of Example 1 in FIG. 7A, the impedance of the ferrite beads 2 in the attenuation band is about 100Ω.
【０００８】このため、出力インピーダンスが大きいＭ
ＯＳ型ＩＣには、あまりノイズ低減の効果がない。 (2) 図６Ｂの例２の場合、等価的にＬＣフィルタを構成
しているため、例えばマザーボードに実装すると、マザ
ーボード側の配線の持つインダクダンスの影響により、
減衰域がシフトしてしまうことがある。このような場合
には、適切な帯域のノイズ低減ができなくなる。Therefore, the output impedance M is large.
OS type ICs do not have much noise reduction effect. (2) In the case of Example 2 in FIG. 6B, since the LC filter is equivalently configured, when mounted on a motherboard, for example, due to the influence of the inductance of the wiring on the motherboard,
The attenuation range may shift. In such a case, it becomes impossible to reduce noise in an appropriate band.
【０００９】(3) 図７Ｃの例３の場合、ＣＲフィルタな
ので、ノイズの低減は十分可能であるが、ディスクリー
ト部品（チップ抵抗とチップコンデンサ）を使用してい
るため、ＣＲフィルタが大型化する。(3) In the case of the example 3 in FIG. 7C, the noise is sufficiently reduced because it is a CR filter, but since the discrete parts (chip resistor and chip capacitor) are used, the CR filter becomes large. ..
【００１０】本発明は、このような従来の課題を解決
し、ＭＯＳ型ＩＣ等から出力されるディジタル信号の高
域成分に含まれているノイズを、十分に低減でき、かつ
小型化したＣＲフィルタを実現することを目的とする。The present invention has solved the conventional problems as described above, and is capable of sufficiently reducing the noise contained in the high frequency component of the digital signal output from the MOS type IC or the like and downsizing the CR filter. The purpose is to realize.
【００１１】[0011]
【課題を解決するための手段】図１は本発明の原理図で
あり、図１中、５は多層基板、５−１〜５−３は多層基
板の第１層〜第３層（誘電体層）、６は抵抗パターン、
７はコンデンサ電極パターン、８とＧＮＤ電極パターン
（コンデンサのＧＮＤ側の電極パターン）、９は入力端
子（１Ｎ）、１０は出力端子（ＯＵＴ）、１１はＧＮＤ
端子を示す。FIG. 1 is a diagram showing the principle of the present invention. In FIG. 1, 5 is a multilayer substrate, 5-1 to 5-3 are first to third layers (dielectric layer) of the multilayer substrate. Layer), 6 is a resistance pattern,
7 is a capacitor electrode pattern, 8 and a GND electrode pattern (electrode pattern on the GND side of the capacitor), 9 is an input terminal (1N), 10 is an output terminal (OUT), and 11 is GND.
Indicates a terminal.
【００１２】本発明は上記の課題を解決するため、次の
ように構成した。 (1) 抵抗Ｒ及びコンデンサＣから成るＣＲフィルタにお
いて、多層基板を構成する各誘電体層５−１〜５−３
に、上記抵抗Ｒを構成する抵抗パターン６と、上記コン
デンサＣの電極を構成する電極パターン７、８を、厚膜
パターンで設定した。In order to solve the above problems, the present invention has the following configuration. (1) In a CR filter composed of a resistor R and a capacitor C, each of the dielectric layers 5-1 to 5-3 forming the multilayer substrate
In addition, the resistance pattern 6 forming the resistor R and the electrode patterns 7 and 8 forming the electrodes of the capacitor C were set as thick film patterns.
【００１３】(2) 構成（１）において、抵抗パターン６
を、多層基板の表面に設定して、トリミング可能にし
た。 (3) 構成（１）において、コンデンサＣの電極を構成す
る電極パターン７、８の内、多層基板の下方の誘電体層
５−３に設定した電極パターン８を、ＧＮＤ側の電極パ
ターンとした。(2) In the configuration (1), the resistance pattern 6
Was set on the surface of the multilayer substrate to enable trimming. (3) In the configuration (1), among the electrode patterns 7 and 8 forming the electrodes of the capacitor C, the electrode pattern 8 set in the dielectric layer 5-3 below the multilayer substrate is the electrode pattern on the GND side. ..
【００１４】(4) 構成（１）において、上記抵抗パター
ン６と、コンデンサの電極パターン７、８の組を、複数
組設定して、アレイ化した。(4) In the configuration (1), a plurality of sets of the resistance pattern 6 and the capacitor electrode patterns 7 and 8 are set to form an array.
【００１５】[0015]
【作用】上記構成に基づく本発明の作用を、図１を参照
しながら説明する。多層基板の第１層５−１上に、抵抗
パターン６を形成し、第２層５−２上に、コンデンサ電
極パターン７を形成し、第３層５−３上に、ＧＮＤ電極
パターン８を形成する。The operation of the present invention based on the above construction will be described with reference to FIG. The resistance pattern 6 is formed on the first layer 5-1 of the multilayer substrate, the capacitor electrode pattern 7 is formed on the second layer 5-2, and the GND electrode pattern 8 is formed on the third layer 5-3. Form.
【００１６】前記抵抗パターン６は、例えば抵抗体ペー
ストの印刷による厚膜抵抗パターンとして形成し、コン
デンサ電極パターン７及びＧＮＤ電極パターン８は、例
えば導体ペーストの印刷による厚膜導体パターンとして
形成する。The resistance pattern 6 is formed as a thick film resistance pattern by printing a resistor paste, for example, and the capacitor electrode pattern 7 and the GND electrode pattern 8 are formed as thick film conductor patterns by printing a conductor paste, for example.
【００１７】そして、上記第１層５−１〜第３層１−３
を積層し、その側面に、入力端子（１Ｎ）９、出力端子
（ＯＵＴ）１０、ＧＮＤ端子（ＧＮＤ）１１を、形成
（厚膜電極として形成）する。Then, the above-mentioned first layer 5-1 to third layer 1-3
Are laminated, and an input terminal (1N) 9, an output terminal (OUT) 10 and a GND terminal (GND) 11 are formed (formed as thick film electrodes) on the side surface thereof.
【００１８】これらの各端子の形成により、抵抗パター
ン６の一端を、入力端子９に接続し、抵抗パターン６の
他端と、コンデンサ電極パターン７を出力端子１０に接
続し、更に、ＧＮＤ電極パターン８をＧＮＤ端子１１に
接続する。By forming these terminals, one end of the resistance pattern 6 is connected to the input terminal 9, the other end of the resistance pattern 6 and the capacitor electrode pattern 7 are connected to the output terminal 10, and the GND electrode pattern is further formed. 8 is connected to the GND terminal 11.
【００１９】この場合、抵抗パターン６で抵抗Ｒを構成
し、コンデンサ電極パターン７とＧＮＤ電極パターン８
の間でコンデンサＣを構成する。このように、ＣＲフィ
ルタを構成するコンデンサと抵抗を、厚膜パターンによ
り多層基板に設定すれば、小型のＣＲフィルタが実現で
きる。In this case, the resistor pattern 6 constitutes the resistor R, and the capacitor electrode pattern 7 and the GND electrode pattern 8 are formed.
A capacitor C is formed between them. In this way, a small CR filter can be realized by setting the capacitors and resistors that form the CR filter on the multilayer substrate by the thick film pattern.
【００２０】また、抵抗パターン６を、多層基板の表面
に形成しておけば、部品の組み上げ後（図１Ｂの状態に
した後）に、抵抗パターン６の一部をトリミングしなが
ら、ＣＲフィルタのカットオフ周波数の合せ込みを行う
ことが容易にできる。If the resistance pattern 6 is formed on the surface of the multi-layer substrate, after the parts are assembled (after the state shown in FIG. 1B), a part of the resistance pattern 6 is trimmed and a CR filter is formed. It is easy to match the cutoff frequencies.
【００２１】更に、第３層５−３上にＧＮＤ電極パター
ン８を設定しておくことにより、例えばＣＲフィルタ
を、マザーボードに実装した際、マザーボード側をシー
ルドした構造となるため、マザーボード面からの影響を
なくすことができる。Further, by setting the GND electrode pattern 8 on the third layer 5-3, for example, when the CR filter is mounted on the mother board, the structure is such that the mother board side is shielded. The effect can be eliminated.
【００２２】そして、ＣＲフィルタを、例えば前記マザ
ーボード上において、Ｃ−ＭＯＳ型ＩＣの出力回路に接
続すると、Ｃ−ＭＯＳ型ＩＣから出力されるディジタル
信号の高域ノイズを、効率良く低減できる。By connecting the CR filter to the output circuit of the C-MOS type IC on the motherboard, for example, the high frequency noise of the digital signal output from the C-MOS type IC can be efficiently reduced.
【００２３】[0023]
【実施例】以下、本発明の実施例を図面に基づいて説明
する。 （第１実施例の説明）図２〜図３は、本発明の第１実施
例を示した図であり、図２はＣＲフィルタの分解斜視
図、図３ＡはＣＲフィルタの斜視図、図３Ｂは等価回路
である。Embodiments of the present invention will be described below with reference to the drawings. (Description of First Embodiment) FIGS. 2 to 3 are views showing a first embodiment of the present invention, FIG. 2 is an exploded perspective view of a CR filter, FIG. 3A is a perspective view of a CR filter, and FIG. Is an equivalent circuit.
【００２４】図２、図３中、５−１〜５−４は多層基板
の第１層〜第４層（誘電体層）、６は抵抗パターン、７
はコンデンサ電極パターン、８はＧＮＤ電極パターン、
９は入力端子（１Ｎ）、１０は出力端子（ＯＵＴ）、１
１はＧＮＤ端子（ＧＮＤ）、Ｒ1 は抵抗、Ｃ1 はコンデ
ンサ、７ａ、８ａ、８ｂは端部、９ａ、１０ａは端子導
体を示す。In FIGS. 2 and 3, 5-1 to 5-4 are first to fourth layers (dielectric layers) of the multilayer substrate, 6 is a resistance pattern, and 7 is a resistance pattern.
Is a capacitor electrode pattern, 8 is a GND electrode pattern,
9 is an input terminal (1N), 10 is an output terminal (OUT), 1
Reference numeral 1 is a GND terminal (GND), R 1 is a resistor, C 1 is a capacitor, 7a, 8a and 8b are end portions, and 9a and 10a are terminal conductors.
【００２５】第１実施例は、多層基板を用いてＣＲフィ
ルタをチップ化し、かつＳＭＤ（表面実装部品）化した
一次ＣＲフィルタの例である。この例では、多層基板を
第１層５−１〜第４層５−４（誘電体層）で構成し、そ
の第１層５−１（表面層）上には、抵抗パターン６を形
成する。The first embodiment is an example of a primary CR filter in which a CR filter is made into a chip by using a multilayer substrate and is also made into an SMD (surface mount component). In this example, the multilayer substrate is composed of the first layer 5-1 to the fourth layer 5-4 (dielectric layer), and the resistance pattern 6 is formed on the first layer 5-1 (surface layer). ..
【００２６】この場合、抵抗パターン６は、例えば抵抗
体ペーストを印刷して形成する（厚膜抵抗）。また、第
１層５−１上の両側には、入力端子９の一部となる端子
導体９ａと、出力端子１０の一部となる端子導体１０ａ
を、例えば導体ペーストの印刷により形成し、抵抗パタ
ーン６と接続する。In this case, the resistance pattern 6 is formed by printing, for example, a resistor paste (thick film resistor). In addition, on both sides of the first layer 5-1, a terminal conductor 9a that is a part of the input terminal 9 and a terminal conductor 10a that is a part of the output terminal 10 are provided.
Is formed by, for example, printing a conductor paste and is connected to the resistance pattern 6.
【００２７】また、第３層５−３上には、コンデンサ電
極パターン７を形成し、第４層１−４上には、ＧＮＤ電
極パターン８を形成する。この場合、コンデンサ電極パ
ターン７及びＧＮＤ電極パターン８は、例えば、導体ペ
ーストを印刷して形成する（厚膜電極）。A capacitor electrode pattern 7 is formed on the third layer 5-3, and a GND electrode pattern 8 is formed on the fourth layer 1-4. In this case, the capacitor electrode pattern 7 and the GND electrode pattern 8 are formed, for example, by printing a conductor paste (thick film electrode).
【００２８】そして、コンデンサ電極パターン７を形成
する際、図２の７ａで示した端部を、多層基板の側面ま
で延長して形成しておくと共に、ＧＮＤ電極パターン８
を形成する際、図２の８ａ、８ｂで示した端部を、多層
基板の側面まで延長して形成しておく。When the capacitor electrode pattern 7 is formed, the end shown by 7a in FIG. 2 is formed to extend to the side surface of the multilayer substrate, and the GND electrode pattern 8 is formed.
At the time of forming, the end portions indicated by 8a and 8b in FIG. 2 are formed by extending to the side surface of the multilayer substrate.
【００２９】なお、この例では、第２層５−２上には、
何もパターニングしない。上記の第１層５−１〜第４層
５−４を積層した後、多層基板の側面に、入力端子（１
Ｎ）９、出力端子（ＯＵＴ）１０、及びＧＮＤ端子（Ｇ
ＮＤ）１１を厚膜により形成する（図３Ａ参照）。In this example, on the second layer 5-2,
Do not pattern anything. After laminating the first layer 5-1 to the fourth layer 5-4, the input terminal (1
N) 9, output terminal (OUT) 10, and GND terminal (G
The ND) 11 is formed of a thick film (see FIG. 3A).
【００３０】前記の各端子を形成することにより、コン
デンサ電極パターン７の端部７ａと、抵抗パターン６に
接続された端子導体１０ａとを出力端子１０に接続す
る。また、抵抗パターン６に接続された端子導体９ａ
を、入力端子９に接続し、ＧＮＤ電極パターン８の端部
８ａ、８ｂを、ＧＮＤ端子１１（この場合２箇所にＧＮ
Ｄ端子がある）に接続する。By forming each of the above terminals, the end portion 7a of the capacitor electrode pattern 7 and the terminal conductor 10a connected to the resistance pattern 6 are connected to the output terminal 10. In addition, the terminal conductor 9a connected to the resistance pattern 6
Is connected to the input terminal 9, and the ends 8a and 8b of the GND electrode pattern 8 are connected to the GND terminal 11 (in this case, the
(There is a D terminal).
【００３１】このようにすると、ＣＲフィルタの等価回
路は、図３Ｂのような一次のＣＲフィルタとなる。すな
わち、抵抗パターン６が抵抗Ｒ1 に相当し、コンデンサ
電極パターン７とＧＮＤ電極パターン８との間に形成さ
れるコンデンサがコンデンサＣ1 に相当する。By doing so, the equivalent circuit of the CR filter becomes a primary CR filter as shown in FIG. 3B. That is, the resistance pattern 6 corresponds to the resistance R 1 , and the capacitor formed between the capacitor electrode pattern 7 and the GND electrode pattern 8 corresponds to the capacitor C 1 .
【００３２】以上のようにして、チップ化した一次ＣＲ
フィルタが実現するが、第１層５−１〜第４層５−４を
積層した際、第１層５−１上の抵抗パターン６が多層基
板５の表面に露出させておく。As described above, the primary CR which is made into a chip
Although a filter is realized, when the first layer 5-1 to the fourth layer 5-4 are laminated, the resistance pattern 6 on the first layer 5-1 is exposed on the surface of the multilayer substrate 5.
【００３３】そして、抵抗パターン６の一部をレーザー
等でトリミングしながら、ＣＲフィルタのカットオフ周
波数の合せ込み等を行う。この場合、第２層５−２を介
在させておくと、前記トリミングの際、レーザーのパワ
ーが過剰で抵抗パターン６の切り込みが基板に対して深
く削り過ぎた場合でも、コンデンサ電極パターン７が削
られないで済む。Then, while trimming a part of the resistance pattern 6 with a laser or the like, the cutoff frequency of the CR filter is adjusted. In this case, by interposing the second layer 5-2, the capacitor electrode pattern 7 is removed even when the laser power is excessive and the cut of the resistance pattern 6 is cut too deep in the substrate during the trimming. You don't have to.
【００３４】（第２実施例の説明）図４、図５は、第２
実施例を示した図であり、図４はＣＲフィルタの分解斜
視図、図５ＡはＣＲフィルタの斜視図、図５Ｂは等価回
路である。(Explanation of the Second Embodiment) FIGS. 4 and 5 show the second embodiment.
It is the figure which showed the Example, FIG. 4 is an exploded perspective view of a CR filter, FIG. 5A is a perspective view of a CR filter, and FIG. 5B is an equivalent circuit.
【００３５】図４、図５中、図１、図２と同一符号のも
のは、同じものを示す。また、６−１は第１の抵抗パタ
ーン、６−２は第２の抵抗パターン、７−１は第１のコ
ンデンサ電極パターン、７−２は第２のコンデンサ電極
パターン、１２は導体パターン、１３は中継領域、１４
は接続部、Ｒ2 、Ｒ3 は抵抗、Ｃ2 、Ｃ3 はコンデンサ
を示す。In FIGS. 4 and 5, the same reference numerals as those in FIGS. 1 and 2 indicate the same components. Further, 6-1 is a first resistance pattern, 6-2 is a second resistance pattern, 7-1 is a first capacitor electrode pattern, 7-2 is a second capacitor electrode pattern, 12 is a conductor pattern, 13 Is the relay area, 14
Is a connecting portion, R 2 and R 3 are resistors, and C 2 and C 3 are capacitors.
【００３６】第２実施例は、多層基板を用いてＣＲフィ
ルタをチップ化し、かつＳＭＤ化した二次ＣＲフィルタ
の例である。この例では、多層基板を第１層５−１〜第
４層１−４（誘電体層）で構成し、その第１層５−１上
に、第１、第２の抵抗パターン６−１、６−２を形成す
る。The second embodiment is an example of a secondary CR filter in which a CR filter is made into a chip by using a multi-layer substrate and is made into an SMD. In this example, the multilayer substrate is composed of the first layer 5-1 to the fourth layer 1-4 (dielectric layer), and the first and second resistance patterns 6-1 are formed on the first layer 5-1. , 6-2 are formed.
【００３７】この場合、第１、第２の抵抗パターン６−
１、６−２を少し離して形成し、その間に、導体パター
ン１２を形成して、該導体パターン１２に、第１、第２
の抵抗パターン６−１、６−２を接続する。In this case, the first and second resistance patterns 6-
1, 6-2 are formed slightly apart, and a conductor pattern 12 is formed between them, and the first and second conductor patterns 12 are formed on the conductor pattern 12.
The resistance patterns 6-1 and 6-2 are connected.
【００３８】また、第１層５−１上の両端部（導体パタ
ーンには、端子導体９ａ、１０ａを形成し、端子導体９
ａと第１の抵抗パターン６−１、及び端子導体１０ａと
第２の抵抗パターン６−２とを接続する。Both ends of the first layer 5-1 (the terminal conductors 9a and 10a are formed on the conductor pattern,
a is connected to the first resistance pattern 6-1 and the terminal conductor 10a is connected to the second resistance pattern 6-2.
【００３９】また、第３層５−３上には、第１のコンデ
ンサ電極パターン７−１と、第２のコンデンサ電極パタ
ーン７−２とを、少し離して形成する。この場合、第１
のコンデンサ電極パターン７−１上には接続部１４を一
体的に形成しておき、第２のコンデンサ電極パターン７
−２は、端部７ａを、多層基板の側面まで延長して形成
しておく。On the third layer 5-3, the first capacitor electrode pattern 7-1 and the second capacitor electrode pattern 7-2 are formed with a slight distance therebetween. In this case, the first
The connecting portion 14 is integrally formed on the capacitor electrode pattern 7-1 of the second capacitor electrode pattern 7-1.
-2 is formed by extending the end portion 7a to the side surface of the multilayer substrate.
【００４０】更に、第４層５−４上には、ＧＮＤ電極パ
ターン８を形成する。この場合、図３の８ａ、８ｂで示
した端部を、多層基板の側面まで延長して形成してお
く。そして、第２層５−２上には、中継領域１３のみを
形成しておき、この中継領域１３を介して、ブラインド
スルーホール（内部が導体で満たされたスルーホール）
により（図の点線部分）、導体パターン１２と、接続部
１４との間を接続する。Further, the GND electrode pattern 8 is formed on the fourth layer 5-4. In this case, the end portions indicated by 8a and 8b in FIG. 3 are formed so as to extend to the side surface of the multilayer substrate. Then, only the relay region 13 is formed on the second layer 5-2, and a blind through hole (a through hole whose inside is filled with a conductor) is provided through the relay region 13.
By (dashed line portion in the figure), the conductor pattern 12 and the connection portion 14 are connected.
【００４１】上記の第１層５−１〜第４層５−４を積層
した後、多層基板の側面に、入力端子（１Ｎ）９、出力
端子（ＯＵＴ）１０、及びＧＮＤ端子（ＧＮＤ）１１を
形成する。After laminating the first layer 5-1 to the fourth layer 5-4, the input terminal (1N) 9, the output terminal (OUT) 10 and the GND terminal (GND) 11 are provided on the side surface of the multilayer substrate. To form.
【００４２】前記の各端子を形成することにより、端子
導体１０ａと、第２のコンデンサ電極パターン７−２の
端部７ａとを出力端子１０に接続し、端子導体９ａを入
力端子９に接続し、ＧＮＤ電極パターン８の端部８ａ、
８ｂをＧＮＤ端子１１に接続する。By forming the above-mentioned terminals, the terminal conductor 10a and the end portion 7a of the second capacitor electrode pattern 7-2 are connected to the output terminal 10, and the terminal conductor 9a is connected to the input terminal 9. , The end 8a of the GND electrode pattern 8,
8b is connected to the GND terminal 11.
【００４３】上記の構成による二次ＣＲフィルタの等価
回路は、図５Ｂのようになる。すなわち、第１の抵抗パ
ターン６−１は抵抗Ｒ2 に相当し、第２の抵抗パターン
６−２は抵抗Ｒ3 に相当し、第１のコンデンサ電極パタ
ーン７−１とＧＮＤ電極パターン８との間に形成される
コンデンサが、コンデンサＣ2 に相当し、第２のコンデ
ンサ電極パターン７−２とＧＮＤ電極パターン８との間
に形成されるコンデンサがコンデンサＣ3 に相当する。An equivalent circuit of the second-order CR filter having the above structure is shown in FIG. 5B. That is, the first resistance pattern 6-1 corresponds to the resistance R 2 , the second resistance pattern 6-2 corresponds to the resistance R 3 , and the first capacitor electrode pattern 7-1 and the GND electrode pattern 8 are connected. The capacitor formed between them corresponds to the capacitor C 2 , and the capacitor formed between the second capacitor electrode pattern 7-2 and the GND electrode pattern 8 corresponds to the capacitor C 3 .
【００４４】以上のようにして、チップ化した二次ＣＲ
フィルタが実現するが、第１層５−１〜第５層５−４を
積層した際、第１層５−１上の第１、第２の抵抗パター
ン６−１、６−２が、多層基板５の表面に露出するよう
にしておく。As described above, the secondary CR which is made into a chip
Although a filter is realized, when the first layer 5-1 to the fifth layer 5-4 are laminated, the first and second resistance patterns 6-1 and 6-2 on the first layer 5-1 are multi-layered. It is exposed on the surface of the substrate 5.
【００４５】そして、第１、第２の抵抗パターン６−
１、６−２の一部をトリミングしながらＣＲフィルタの
カットオフ周波数の合せ込み等を行う。この場合にも、
第２層５−２を介在させておくことにより、レーザー等
でトリミングする際、前述同様第１、第２の抵抗パター
ン６−１、６−２の切り込みが基板に対して深く削り過
ぎても、第３層５−３上の第１、第２のコンデンサ電極
パターン７−１、７−２が削られないで済む。Then, the first and second resistance patterns 6-
While trimming a part of 1 and 6-2, the cutoff frequency of the CR filter is adjusted. Also in this case,
By interposing the second layer 5-2, when trimming with a laser or the like, even if the cuts of the first and second resistance patterns 6-1 and 6-2 are too deeply cut into the substrate as described above. , The first and second capacitor electrode patterns 7-1 and 7-2 on the third layer 5-3 need not be removed.
【００４６】（第３実施例の説明）図６は第３実施例に
おけるＣＲフィルタアレイを示した図であり、図６Ａは
ＣＲフィルタアレイの斜視図、図６Ｂは等価回路を示
す。(Description of Third Embodiment) FIG. 6 is a diagram showing a CR filter array in the third embodiment, FIG. 6A is a perspective view of the CR filter array, and FIG. 6B is an equivalent circuit.
【００４７】図６中、図１〜図５と同一符号のものは、
同じものを示す。また、Ａ１〜Ａ８はＣＲフィルタエレ
メント、Ｒ1 〜Ｒ8 は抵抗、Ｃ1 〜Ｃ8 はコンデンサを
示す。In FIG. 6, the same reference numerals as those in FIGS.
Show the same. Further, A1 to A8 are CR filter element, R 1 to R 8 are resistors, C 1 -C 8 shows a capacitor.
【００４８】第３実施例は、ＣＲフィルタをアレイ化し
た例である。例えば、８ビットのデータバスにＣＲフィ
ルタを接続して、ディジタル信号の高域成分に含まれて
いるノイズを低減（あるいは除去）する場合、８個のＣ
Ｒフィルタが必要となる。The third embodiment is an example in which CR filters are arrayed. For example, when a CR filter is connected to an 8-bit data bus to reduce (or remove) noise included in high frequency components of a digital signal, eight Cs are used.
An R filter is required.
【００４９】そこで、図６Ａに示したように、８個のＣ
Ｒフィルタをアレイ化したものである。この場合多層基
板５には、一定の間隔をおいて、８個のＣＲフィルタエ
レメントＡ１〜Ａ８（８本のデータバスラインに対応）
を設定すると共に、ＧＮＤ側を共通にして、ＧＮＤ端子
１１に接続する。Therefore, as shown in FIG. 6A, eight C
This is an array of R filters. In this case, the multilayer substrate 5 has eight CR filter elements A1 to A8 (corresponding to eight data bus lines) at regular intervals.
Is set, and the GND side is made common and connected to the GND terminal 11.
【００５０】上記各ＣＲフィルタエレメントＡ１〜Ａ８
は、第１実施例に示したＣＲフィルタと同じ構成とす
る。ただし、図２に示したＧＮＤ電極パターン８は、８
個のＣＲフィルタエレメントＡ１〜Ａ８に共通なパター
ンとして設定する。Each CR filter element A1 to A8
Has the same configuration as the CR filter shown in the first embodiment. However, the GND electrode pattern 8 shown in FIG.
It is set as a pattern common to the individual CR filter elements A1 to A8.
【００５１】そして、この場合にも、多層基板５の表面
には、抵抗パターン６を露出させておき、この抵抗パタ
ーン６をトリミングしながら、各ＣＲフィルタエレメン
トのカットオフ周波数の合せ込みを行う。Also in this case, the resistance pattern 6 is exposed on the surface of the multi-layer substrate 5, and the cutoff frequencies of the CR filter elements are adjusted while trimming the resistance pattern 6.
【００５２】上記のアレイ化したＣＲフィルタの等価回
路を図６Ｂに示す。この例では、８個のＣＲフィルタエ
レメント（Ｒ1 Ｃ1 、・・・Ｒ8 Ｃ8 ）Ａ１〜Ａ８がＧ
ＮＤ側を共通にして配列されている。An equivalent circuit of the above-described arrayed CR filter is shown in FIG. 6B. In this example, eight CR filter elements (R 1 C 1 , ... R 8 C 8 ) A1 to A8 are G
The ND side is arranged in common.
【００５３】このＣＲフィルタを使用する際は、例えば
８本のデータバスラインに、それぞれ各ＣＲフィルタエ
レメントＡ１〜Ａ８を接続する。そして、各データバス
ライン毎に、ディジタル信号の高域成分を減衰させるこ
とにより、ノイズの低減を行う。When this CR filter is used, each CR filter element A1 to A8 is connected to, for example, eight data bus lines. Then, the noise is reduced by attenuating the high frequency component of the digital signal for each data bus line.
【００５４】（他の実施例）以上実施例について説明し
たが、本発明は次のようにしても実施可能である。 (1) 多層基板は、セラミック多層基板でもよいが、樹脂
による多層基板を用いることも可能である。(Other Embodiments) The embodiments have been described above, but the present invention can be implemented as follows. (1) The multilayer substrate may be a ceramic multilayer substrate, but it is also possible to use a resin multilayer substrate.
【００５５】(2) 上記実施例における抵抗パターン６の
上側に、誘電体層を積層することにより、該抵抗パター
ン６を、多層基板に内蔵することも可能である。ただ
し、この場合には、抵抗パターンのトリミングができな
いため、ある程度のフィルタ定数の誤差を許容できる場
合に限る。(2) By stacking a dielectric layer on the upper side of the resistance pattern 6 in the above embodiment, the resistance pattern 6 can be incorporated in a multi-layer substrate. However, in this case, since the resistance pattern cannot be trimmed, it is limited to the case where a certain error of the filter constant can be allowed.
【００５６】(3) 図６に示したＣＲフィルタ（アレイ
型）は、８個のＣＲフィルタエレメントを設定してある
が、８個に限らず、任意の個数（例えば、１６ビットの
データバスに適用する場合には１６個）でよい。(3) The CR filter (array type) shown in FIG. 6 has eight CR filter elements set, but the number is not limited to eight, and an arbitrary number (for example, a 16-bit data bus is used). When applied, it may be 16 pieces.
【００５７】(4) ＣＲフィルタは、ディジタル信号のノ
イズ低減用に限らず、他の任意の用途に使用可能であ
る。 (5) 図４、図５に示した二次ＣＲフィルタに、更にコン
デンサと抵抗の組を追加して、３次ＣＲフィルタ、ある
いはそれ以上の次数のＣＲフィルタとすることも可能で
ある。(4) The CR filter can be used not only for noise reduction of digital signals but also for any other purpose. (5) It is also possible to add a set of a capacitor and a resistor to the secondary CR filter shown in FIGS. 4 and 5 to form a third-order CR filter or a CR filter of a higher order.
【００５８】(6) 図２、図４に示した第２層５−２は、
使用しなくてもよい。例えば、抵抗パターンを、多層基
板に内蔵し、トリミングを行わない場合には、何もパタ
ーニングしてない上記の層を使用しなくてもよい。(6) The second layer 5-2 shown in FIGS. 2 and 4 is
You don't have to use it. For example, when the resistance pattern is built in the multilayer substrate and the trimming is not performed, it is not necessary to use the above layer in which nothing is patterned.
【００５９】(7) 多層基板の表面に抵抗パターンを設け
た場合、抵抗体を焼き付けた後、オーバコートガラスを
焼き付けから、トリミングを行う。また、オーバコート
ガラスを行わない場合はトリミングが終了した後、該抵
抗パターン上に、樹脂等の保護層を設ければよい。(7) When a resistance pattern is provided on the surface of the multi-layer substrate, after the resistor is baked, the overcoat glass is baked and trimming is performed. If overcoat glass is not used, a protective layer such as resin may be provided on the resistance pattern after trimming is completed.
【００６０】[0060]
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1) 抵抗パターンを、多層基板の表面に設定したので、
部品の組み上げ後に、抵抗パターンのトリミングを行い
ながら、フィルタのカットオフ周波数を合せ込むことが
容易にできる。As described above, the present invention has the following effects. (1) Since the resistance pattern was set on the surface of the multilayer board,
After assembling the parts, it is easy to match the cutoff frequency of the filter while trimming the resistance pattern.
【００６１】(2) 多層基板に厚膜パターンを設定したの
で、チップ化したＣＲフィルタ、あるいはアレイ化した
ＣＲフィルタが容易にでき、かつ小型化が可能となる。 (3) ＣＲ構成なので、信号に対する位相歪みが小さいた
め実装後の特性変化は比較的小さくて済み、かつＣ−Ｍ
ＯＳ型ＩＣ等から出力される比較的高インピーダンスな
ディジタル信号に含まれている高域ノイズを効率良く低
減（あるいは除去）できる。(2) Since the thick film pattern is set on the multi-layer substrate, a CR filter in the form of a chip or a CR filter in the form of an array can be easily formed and the size can be reduced. (3) Due to the CR configuration, the phase distortion for the signal is small, so the characteristic change after mounting is relatively small, and C-M
It is possible to efficiently reduce (or remove) high frequency noise included in a digital signal having a relatively high impedance output from an OS type IC or the like.
【００６２】(4) 製造が容易で、コストダウンが可能で
ある。(4) Manufacture is easy and cost can be reduced.
【図１】本発明の原理図である。FIG. 1 is a principle diagram of the present invention.
【図２】本発明の第１実施例のＣＲフィルタ（分解斜視
図）である。FIG. 2 is a CR filter (exploded perspective view) of the first embodiment of the present invention.
【図３】第１実施例のＣＲフィルタを示した図であり、
図３ＡはＣＲフィルタの斜視図、図３Ｂは等価回路（一
次フィルタ）である。FIG. 3 is a diagram showing a CR filter of the first embodiment,
FIG. 3A is a perspective view of the CR filter, and FIG. 3B is an equivalent circuit (primary filter).
【図４】第２実施例のＣＲフィルタ（分解斜視図）であ
る。FIG. 4 is a CR filter (exploded perspective view) of the second embodiment.
【図５】第２実施例のＣＲフィルタを示した図であり、
図５ＡはＣＲフィルタの斜視図、図５Ｂは等価回路（二
次ＣＲフィルタ）である。FIG. 5 is a diagram showing a CR filter according to a second embodiment,
5A is a perspective view of the CR filter, and FIG. 5B is an equivalent circuit (secondary CR filter).
【図６】第３実施例のＣＲフィルタ（アレイ型）であ
り、図６ＡはＣＲフィルタの斜視図、図６Ｂは等価回路
である。FIG. 6 is a CR filter (array type) of a third embodiment, FIG. 6A is a perspective view of the CR filter, and FIG. 6B is an equivalent circuit.
【図７】従来例の説明図である。FIG. 7 is an explanatory diagram of a conventional example.
５−１〜５−３ 多層基板の第１層〜第３層（誘電体
層） ６ 抵抗パターン ７ コンデンサ電極パターン ８ ＧＮＤ電極パターン ９ 入力端子（１Ｎ） １０ 出力端子（ＯＵＴ） １１ ＧＮＤ端子（ＧＮＤ）5-1 to 5-3 First to Third Layers (Dielectric Layer) of Multilayer Substrate 6 Resistance Pattern 7 Capacitor Electrode Pattern 8 GND Electrode Pattern 9 Input Terminal (1N) 10 Output Terminal (OUT) 11 GND Terminal (GND) )
Claims (4)
るＣＲフィルタにおいて、 多層基板を構成する各誘電体層（５−１〜５−３）に、 上記抵抗（Ｒ）を構成する抵抗パターン（６）と、 上記コンデンサ（Ｃ）の電極を構成する電極パターン
（７、８）を、厚膜パターンで設定したことを特徴とす
るＣＲフィルタ。1. A CR filter comprising a resistor (R) and a capacitor (C), wherein each of the dielectric layers (5-1 to 5-3) constituting the multilayer substrate has a resistance pattern constituting the resistor (R). A CR filter, wherein (6) and the electrode patterns (7, 8) forming the electrodes of the capacitor (C) are set in a thick film pattern.
表面に設定して、 トリミングを可能にしたことを特徴とする請求項１記載
のＣＲフィルタ。2. The CR filter according to claim 1, wherein the resistance pattern (6) is set on the surface of the multilayer substrate to enable trimming.
電極パターン（７、８）の内、 多層基板の下方の誘電体層（５−３）に設定した電極パ
ターン（８）を、ＧＮＤ側の電極パターンとしたことを
特徴とする請求項１記載のＣＲフィルタ。3. Among the electrode patterns (7, 8) constituting the electrodes of the capacitor (C), the electrode pattern (8) set on the dielectric layer (5-3) below the multilayer substrate is connected to the GND side. The CR filter according to claim 1, wherein the CR filter has the electrode pattern.
の電極パターン（７、８）の組を、複数組設定して、ア
レイ化したことを特徴とする請求項１記載のＣＲフィル
タ。4. The CR filter according to claim 1, wherein a plurality of sets of the resistance pattern (6) and the electrode patterns (7, 8) of the capacitor are set to form an array.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6683392A JPH05275959A (en) | 1992-03-25 | 1992-03-25 | Cr filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6683392A JPH05275959A (en) | 1992-03-25 | 1992-03-25 | Cr filter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275959A true JPH05275959A (en) | 1993-10-22 |
Family
ID=13327242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6683392A Withdrawn JPH05275959A (en) | 1992-03-25 | 1992-03-25 | Cr filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05275959A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6128199A (en) * | 1997-03-19 | 2000-10-03 | Rohm Co., Ltd. | Composite device and manufacturing method thereof |
| US6160461A (en) * | 1997-05-19 | 2000-12-12 | Murata Manufacturing Co., Ltd. | Multilayer noise filter including integral damping resistor |
| JP2010019182A (en) * | 2008-07-11 | 2010-01-28 | Alps Electric Co Ltd | Piezoelectric pump driving circuit |
| JP2014096541A (en) * | 2012-11-12 | 2014-05-22 | Murata Mfg Co Ltd | Multilayer capacitor |
-
1992
- 1992-03-25 JP JP6683392A patent/JPH05275959A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6128199A (en) * | 1997-03-19 | 2000-10-03 | Rohm Co., Ltd. | Composite device and manufacturing method thereof |
| US6160461A (en) * | 1997-05-19 | 2000-12-12 | Murata Manufacturing Co., Ltd. | Multilayer noise filter including integral damping resistor |
| JP2010019182A (en) * | 2008-07-11 | 2010-01-28 | Alps Electric Co Ltd | Piezoelectric pump driving circuit |
| JP2014096541A (en) * | 2012-11-12 | 2014-05-22 | Murata Mfg Co Ltd | Multilayer capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4904967A (en) | LC composite component | |
| JPH07169649A (en) | Multilayer through-type capacitor array | |
| JP2635478B2 (en) | 2-terminal parts | |
| JPH0653075A (en) | Laminated ceramic capacitor for balanced line | |
| US5157582A (en) | Composite electronic part | |
| JP3126155B2 (en) | High frequency filter | |
| JPH0653049A (en) | Chip type lc filter | |
| JPH05275959A (en) | Cr filter | |
| JPH05335866A (en) | High frequency filter | |
| JPH0653048A (en) | Chip type lc filter | |
| JP2008262943A (en) | Circuit board, and differential transmission apparatus | |
| JPH05167374A (en) | High frequency filter | |
| JPH06244058A (en) | Chip type feedthrough capacitor | |
| JPH06163321A (en) | Composite part of high-frequency lc | |
| JP2003037477A (en) | Filter circuit and electronic apparatus using the same | |
| JPH06275464A (en) | Cr filter array | |
| JPH06176966A (en) | Chip type lc filter | |
| JPH0229109A (en) | Branching filter | |
| CN220067840U (en) | Multilayer structure | |
| JPH0653046A (en) | Noise filter | |
| JPH04284703A (en) | Dielectric filter comprising multi-layer board | |
| JPH0338813A (en) | Lc composite component | |
| JPH06290946A (en) | Low-pass filter | |
| JPH03272198A (en) | High frequency circuit with lc built in multilayer circuit substrate | |
| JPS63213997A (en) | Circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |