JPH05275741A - Semiconductor element - Google Patents
Semiconductor elementInfo
- Publication number
- JPH05275741A JPH05275741A JP6887492A JP6887492A JPH05275741A JP H05275741 A JPH05275741 A JP H05275741A JP 6887492 A JP6887492 A JP 6887492A JP 6887492 A JP6887492 A JP 6887492A JP H05275741 A JPH05275741 A JP H05275741A
- Authority
- JP
- Japan
- Prior art keywords
- type
- light
- semiconductor layer
- junction
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、光コンピュータ及び光
ニューロコンピュータ等に使用され、光変調素子及び光
記憶素子として機能する半導体素子に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device used as an optical computer, an optical neurocomputer, etc. and functioning as an optical modulator and an optical storage device.
【0002】[0002]
【従来の技術】図5は従来の光しきい値素子の一例を示
す(IEEE,ED-29,No9(1982)第1382頁)。この光しきい値
素子においては、InPからなるn型エミッタ層21
と、InGaAsPからなるp型ベース層22と、In
GaAsPからなるn型コレクタ層23と、InPから
なるn型クラッド層24と、InGaAsPからなるn
型活性層25と、InPからなるp型クラッド層26と
が積層されている。2. Description of the Related Art FIG. 5 shows an example of a conventional optical threshold device (IEEE, ED-29, No9 (1982) page 1382). In this optical threshold device, the n-type emitter layer 21 made of InP is used.
And a p-type base layer 22 made of InGaAsP and In
N-type collector layer 23 made of GaAsP, n-type cladding layer 24 made of InP, and n made of InGaAsP
A type active layer 25 and a p-type clad layer 26 made of InP are laminated.
【0003】このように構成された光しきい値素子にお
いては、入力光が入射していない状態で、p型クラッド
層26がn型エミッタ層21に対して正となる電圧をこ
の光しきい値素子に印加し、順方向阻止状態にしてお
く。この場合に、p型ベース層22とn型コレクタ層2
3とで形成されるpn接合が逆方向バイアスされてお
り、キャリアの移動に対して障壁となって電流が阻止さ
れる。この順方向阻止状態において、所定の入力光強度
以上の入力光をn型エミッタ層21側から入射すると、
p型ベース層22で光吸収が生じ、図5のエネルギーバ
ンド図に示すように、光の吸収によって発生した電子が
n型活性層25内にドリフト移動する。そして、この電
子がn型活性層25で正孔と再結合し、n型活性層25
から発光が生じる。この光がp型クラッド層25から出
射する。このようにして、光スイッチング動作が行なわ
れる。In the optical threshold device having the above structure, when the input light is not incident, the p-type clad layer 26 has a positive voltage with respect to the n-type emitter layer 21. It is applied to the value element and kept in the forward blocking state. In this case, the p-type base layer 22 and the n-type collector layer 2
The pn junction formed by 3 and 3 is reverse-biased, and acts as a barrier against the movement of carriers to block the current. In this forward blocking state, when input light having a predetermined input light intensity or more is incident from the n-type emitter layer 21 side,
Light absorption occurs in the p-type base layer 22, and as shown in the energy band diagram of FIG. 5, electrons generated by light absorption drift move into the n-type active layer 25. Then, the electrons recombine with holes in the n-type active layer 25,
Emits light. This light is emitted from the p-type cladding layer 25. In this way, the optical switching operation is performed.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、上述し
た従来の光スイッチにおいては、そのスイッチング速度
がp型ベース層22からn型活性層25までの電子の移
動時間に依存する。そして、ベース層22と活性層25
との間に介在する各層は、いずれも電子移動速度が小さ
いInGaAsP及びInPで形成されているため、ス
イッチング速度を高めるためには限界がある。However, in the above-mentioned conventional optical switch, the switching speed thereof depends on the transit time of electrons from the p-type base layer 22 to the n-type active layer 25. Then, the base layer 22 and the active layer 25
Since each of the layers interposed between and is made of InGaAsP and InP having a low electron transfer speed, there is a limit to increase the switching speed.
【0005】そこで、従来、ベース層22から活性層2
5までの距離を短くして、スイッチング速度を高める手
段が採用されている。具体的には、ベース層22と活性
層25との間の半導体層を薄膜化する。しかし、この場
合には、n型クラッド層24が薄くなることによって、
このクラッド層24を通過してしまうキャリアが増大
し、活性層25内へのキャリアの閉じ込め効率が低下し
て出力光強度が低下するという別の問題点が生じる。Therefore, conventionally, from the base layer 22 to the active layer 2
A means for shortening the distance to 5 to increase the switching speed is adopted. Specifically, the semiconductor layer between the base layer 22 and the active layer 25 is thinned. However, in this case, since the n-type cladding layer 24 becomes thin,
Another problem arises in that the number of carriers passing through the clad layer 24 increases, the efficiency of carrier confinement in the active layer 25 decreases, and the output light intensity decreases.
【0006】上述の問題点は、光スイッチ素子に限ら
ず、光非線形素子でも同様に該当するものであり、波長
非線形特性の高速化が要望されている。The above-mentioned problems are applicable not only to optical switching elements but also to optical nonlinear elements, and there is a demand for speeding up of wavelength nonlinear characteristics.
【0007】本発明はかかる問題点に鑑みてなされたも
のであって、スイッチング動作又は非線形速度の高速化
が可能であり、光コンピュータ及び光ニューロコンピュ
ータ等に応用することができる半導体素子を提供するこ
とを目的とする。The present invention has been made in view of the above problems, and provides a semiconductor device capable of increasing a switching operation or a non-linear speed and applicable to an optical computer, an optical neurocomputer, and the like. The purpose is to
【0008】[0008]
【課題を解決するための手段】本発明に係る半導体素子
は、第1及び第2の電極間にp型半導体層とn型半導体
層とを交互に積層してなる半導体素子において、前記第
1及び第2の半導体層の接合部におけるエネルギーバン
ド構造変化が階段状である第1のpn接合部と、エネル
ギーバンド構造変化が前記第1のpn接合部に比して穏
やかな傾斜状及び変化量が小さい階段状のいずれかであ
る第2のpn接合部とが交互に設けられ、且つ、前記p
型半導体層及び前記n型半導体層の両方に量子化準位が
設けられていることを特徴とする。A semiconductor device according to the present invention is a semiconductor device in which a p-type semiconductor layer and an n-type semiconductor layer are alternately laminated between first and second electrodes. And a first pn junction having a stepwise change in energy band structure at the junction of the second semiconductor layer, and a gentle slope and change amount compared to the first pn junction having an energy band structure change. And second p-n junctions, which are in the form of small steps, are alternately provided, and p
Quantization levels are provided in both the type semiconductor layer and the n-type semiconductor layer.
【0009】[0009]
【作用】本発明に係る半導体素子は、第1及び第2の電
極間にp型半導体層とn型半導体層とが交互に積層され
て構成されている。そして、前記第1及び第2の半導体
層の接合部におけるエネルギーバンド構造変化が階段状
に変化する第1のpn接合部と、エネルギーバンド構造
変化が前記第1のpn接合部における変化に比して緩や
かな傾斜状であるか、又は前記第1のpn接合部におけ
る変化に比して変化量が小さい階段状である第2のpn
接合部とが交互に設けられている。また、p型半導体層
及びn型半導体層の両方に量子化準位が形成されてい
る。The semiconductor device according to the present invention is constructed by alternately stacking p-type semiconductor layers and n-type semiconductor layers between the first and second electrodes. The first pn junction in which the energy band structure change in the junction between the first and second semiconductor layers changes stepwise and the energy band structure change in comparison with the change in the first pn junction is Second pn that has a gentle slope, or has a step shape in which the amount of change is smaller than the change in the first pn junction.
The joining portions are provided alternately. Quantization levels are formed in both the p-type semiconductor layer and the n-type semiconductor layer.
【0010】p型半導体層とn型半導体層との接合部に
おけるエネルギーバンド構造変化は、各半導体層内の実
効キャリア密度(多数キャリア密度から少数キャリア密
度を減算した値)を調整することにより、上述の如く設
定することができる。また、p型半導体層及びn型半導
体層の層厚を適正に設定することにより、p型半導体層
及びn型半導体層の両方に量子化準位を形成することが
できる。The change in the energy band structure at the junction between the p-type semiconductor layer and the n-type semiconductor layer is adjusted by adjusting the effective carrier density (value obtained by subtracting the minority carrier density from the majority carrier density) in each semiconductor layer. It can be set as described above. Further, by appropriately setting the layer thicknesses of the p-type semiconductor layer and the n-type semiconductor layer, the quantization level can be formed in both the p-type semiconductor layer and the n-type semiconductor layer.
【0011】このように構成された半導体素子において
は、前記第1及び第2の電極間に電圧を印加した状態
で、積層方向に外部から光が入射すると、外部光の一部
又は全部が半導体素子内で吸収され、この光吸収によっ
て半導体素子内に電子及び正孔が生成される。そして、
この電子及び正孔は、夫々n型半導体層及びp型半導体
層内に閉じ込められる。In the semiconductor device having such a structure, when light is incident from the outside in the stacking direction with a voltage applied between the first and second electrodes, part or all of the external light is emitted from the semiconductor. The light is absorbed in the element, and electrons and holes are generated in the semiconductor element by this light absorption. And
The electrons and holes are confined in the n-type semiconductor layer and the p-type semiconductor layer, respectively.
【0012】つまり、本発明に係る半導体素子において
は、外部光が半導体素子に入射すると、光強度が大きい
ほど半導体素子内での光吸収に伴う電子及び正孔の発生
量が多くなり、n型半導体層内での量子化準位に対する
電子による占有率及びp型半導体層内での量子化準位に
対する正孔による占有率は、いずれも大きくなる。しか
も、これらの電子及び正孔は、夫々n型半導体層及びp
型半導体層に空間的に分離して閉じ込められるために、
再結合が起こりにくい。特に、前記第1及び第2の電極
間に印加する電圧によって第2のpn接合部におけるエ
ネルギーバンド構造変化の傾斜を急峻にすると、電子及
び正孔に対する閉じ込め効果が大きくなり、再結合はよ
り一層起こりにくくなる。That is, in the semiconductor element according to the present invention, when external light is incident on the semiconductor element, the larger the light intensity is, the more electrons and holes are generated due to light absorption in the semiconductor element. The occupancy of electrons with respect to the quantization level in the semiconductor layer and the occupancy of holes with respect to the quantization level in the p-type semiconductor layer are both large. Moreover, these electrons and holes are emitted from the n-type semiconductor layer and the p-type, respectively.
In order to be spatially separated and confined in the type semiconductor layer,
Recombination is unlikely to occur. In particular, when the slope of the energy band structure change in the second pn junction is made steep by the voltage applied between the first and second electrodes, the effect of confining electrons and holes is increased, and recombination is further enhanced. Less likely to happen.
【0013】従って、本発明に係る半導体素子において
は、入射した外部光強度を、吸収によって生じた電子及
び正孔の密度という形で記憶することができる。電子及
び正孔の再結合が起こりにくくし、光の吸収によって生
じた電子及び正孔の密度を保持すると、空準位が少なく
なるため、その後の光吸収は起こりにくくなる。このた
め、それ以後は、外部入射光が半導体素子を透過する割
合が増大する。即ち、外部光の半導体素子への入射光強
度が強いか、又は入射の頻度が多い場合には、半導体素
子の光透過率は徐々に増大する。Therefore, in the semiconductor device according to the present invention, the incident external light intensity can be stored in the form of the density of electrons and holes generated by absorption. When the recombination of electrons and holes is made difficult to occur and the density of electrons and holes generated by the absorption of light is maintained, the number of vacant levels is reduced, so that the subsequent light absorption becomes difficult to occur. Therefore, thereafter, the ratio of external incident light passing through the semiconductor element increases. That is, when the intensity of the external light incident on the semiconductor element is high or the frequency of incidence of the external light is high, the light transmittance of the semiconductor element gradually increases.
【0014】この記憶状態(つまり、光吸収によって生
じた電子及び正孔が、夫々n型半導体層及びp型半導体
層に空間的に閉じ込められ分離した状態)は、n型半導
体層とp型半導体層との界面に形成されたpn接合部に
おける電子及び正孔の再結合によって、徐々に光吸収前
の状態に戻る。即ち、電子のp型半導体層側へのしみ出
しと、正孔のn型半導体層側へのしみ出しとにより、電
子及び正孔が再結合する。そして、このしみ出しの度合
いは、エネルギーバンド構造変化の傾斜が階段状である
第1のpn接合部よりも、エネルギーバンド構造変化の
傾斜が緩やかである第2のpn接合部のほうが大きい。
また、このしみ出しの度合いは、前記第1及び第2の電
極間に印加する電圧により制御できるため、印加電圧を
適正に設定することにより記憶時間を制御することがで
きる。This storage state (that is, the state in which electrons and holes generated by light absorption are spatially confined and separated in the n-type semiconductor layer and the p-type semiconductor layer, respectively) is the n-type semiconductor layer and the p-type semiconductor. The recombination of electrons and holes in the pn junction formed at the interface with the layer gradually returns to the state before light absorption. That is, the electrons and the holes are recombined by the leakage of the electrons to the p-type semiconductor layer side and the leakage of the holes to the n-type semiconductor layer side. The degree of this exudation is greater in the second pn junction having a gentler slope of energy band structure change than in the first pn junction having a stepwise slope of energy band structure change.
In addition, since the degree of this exudation can be controlled by the voltage applied between the first and second electrodes, the storage time can be controlled by appropriately setting the applied voltage.
【0015】例えば、発光素子アレイと受光素子アレイ
との間に本発明の半導体素子アレイを介在させた光係合
を考えると、先ず、半導体素子の光透過率を決定するた
めに、各発光素子の発光強度を適当に分布させて各半導
体素子に光入射し、次に、各半導体素子に光透過率が記
憶されている時間内に、入力分布に対応した発光強度を
有する入力光を各発光素子から各半導体素子に光入射す
る。そして、各受光素子から得られる光電流値を測定す
ることによって、入力光強度と光透過率との積を知るこ
とができる。このようにして、ニューラルネットで多用
される積和演算等の処理を並列に、且つ高速で行なうこ
とができ、しかもこの場合の光結合は可変であるため積
演算も可変にすることができる。また、結合度を意味す
る半導体素子の光透過率を光で変更するために、外部か
ら電気的な制御信号を半導体素子に直接加える必要がな
く、光透過率の変更も並列に且つ高速で行なうことがで
きる。更に、半導体素子の光透過率を変更するため制御
光の波長は、入力光の波長と同じにすることができるた
め、発光素子は一種類でよく、制御光と入力光の波長が
異なる場合に比して、製造が容易であると共に、集積度
が向上する。Considering, for example, optical engagement in which the semiconductor element array of the present invention is interposed between the light emitting element array and the light receiving element array, first, in order to determine the light transmittance of each semiconductor element, each light emitting element is determined. Light is incident on each semiconductor element with an appropriate distribution of the light emission intensity, and then the input light having the emission intensity corresponding to the input distribution is emitted within the time when the light transmittance is stored in each semiconductor element. Light is incident on each semiconductor element from the element. Then, the product of the input light intensity and the light transmittance can be known by measuring the photocurrent value obtained from each light receiving element. In this way, it is possible to perform processing such as product-sum calculation, which is frequently used in neural networks, in parallel and at high speed, and since the optical coupling in this case is variable, the product operation can also be variable. Further, since the light transmittance of the semiconductor element, which means the degree of coupling, is changed by light, it is not necessary to directly apply an electrical control signal from the outside to the semiconductor element, and the light transmittance can be changed in parallel and at high speed. be able to. Furthermore, since the wavelength of the control light can be the same as the wavelength of the input light in order to change the light transmittance of the semiconductor element, only one type of light emitting element is required, and when the wavelengths of the control light and the input light are different, In comparison, the manufacturing is easy and the integration degree is improved.
【0016】なお、n型半導体層内における電子の量子
化準位エネルギーと価電子帯頂部エネルギーとの差、又
は、p型半導体層内における正孔の量子化準位エネルギ
ーと伝導帯底部エネルギーとの差は、外部光の光エネル
ギーよりも小さく設定することが必要である。The difference between the quantum level energy of electrons in the n-type semiconductor layer and the top energy of the valence band, or the quantization level energy of holes in the p-type semiconductor layer and the bottom energy of the conduction band. It is necessary to set the difference between the two smaller than the light energy of the external light.
【0017】[0017]
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。Embodiments of the present invention will now be described with reference to the accompanying drawings.
【0018】図1は、本発明に係る半導体素子の一例を
示す概略図である。本実施例に係る半導体素子は、第1
及び第2の電極(図示せず)間に、p型GaAs半導体
層1及びn型GaAs半導体層2を交互に周期的に積層
して構成されている。そして、前記第1及び第2の電極
間には電源5から所定の電圧を印加できるようになって
いる。各GaAs半導体層1,2は、層の一方の側の実
効キャリア密度が約1018cm-3であり、層の他方の側
の実効キャリア密度が約1015cm-3となるように実効
キャリア密度の傾斜が設けられている。このため、第1
のpn接合部では、キャリア密度がp型GaAs半導体
層1内の実効正孔密度(約1018cm-3)からn型Ga
As半導体層2内の実効電子密度(約1018cm-3)ま
で段差が大きい階段状に変化し、第2のpn接合部で
は、キャリア密度がn型GaAs半導体層2内の実効電
子密度(約1015cm-3)からp型GaAs半導体層1
内の実効正孔密度(約1015cm-3)まで緩やかに変化
する。FIG. 1 is a schematic view showing an example of a semiconductor device according to the present invention. The semiconductor device according to the present embodiment is the first
And a p-type GaAs semiconductor layer 1 and an n-type GaAs semiconductor layer 2 are alternately and periodically laminated between the second electrodes (not shown). Then, a predetermined voltage can be applied from the power source 5 between the first and second electrodes. Each of the GaAs semiconductor layers 1 and 2 has an effective carrier density of about 10 18 cm -3 on one side of the layer and an effective carrier density of about 10 15 cm -3 on the other side of the layer. A density gradient is provided. Therefore, the first
In the pn junction, the carrier density changes from the effective hole density (about 10 18 cm −3 ) in the p-type GaAs semiconductor layer 1 to the n-type Ga.
The step density changes to a large step up to the effective electron density in the As semiconductor layer 2 (about 10 18 cm −3 ), and the carrier density in the second pn junction is equal to the effective electron density in the n-type GaAs semiconductor layer 2 ( From about 10 15 cm -3 ) to the p-type GaAs semiconductor layer 1
The effective hole density (about 10 15 cm -3 ) within the inside gradually changes.
【0019】図2は本実施例に係る半導体素子のエネル
ギーバンド構造を示すグラフ図である。本実施例の半導
体素子においては、第1のpn接合部3では、エネルギ
ーバンド構造変化は変化量が大きな階段状となり、第2
のpn接合部4では、エネルギーバンド構造変化は緩や
かに連続的に変化するか、又はエネルギー変化量が小さ
な階段状になっている。FIG. 2 is a graph showing the energy band structure of the semiconductor device according to this embodiment. In the semiconductor element of the present embodiment, the energy band structure change in the first pn junction 3 has a step-like shape with a large change amount.
In the pn junction 4, the energy band structure change is gradually and continuously changed, or the energy change amount is in a stepwise manner.
【0020】この半導体素子においては、図3にバイア
ス電圧を印加しない場合の電子及び正孔の波動関数を模
式的に示すように、素子内に発生した電子はn型GaA
s半導体層2内に閉じ込められ、正孔はp型GaAs半
導体層1内に閉じこめられる。また、外部光(例えば、
波長が約800nmの光)を層平面に対し垂直に(即
ち、GaAs半導体層1,2の積層方向に)入射した際
に生成される電子及び正孔についても、夫々n型GaA
s半導体層2及びp型GaAs半導体層1内に閉じ込め
られる。In this semiconductor device, the electrons generated in the device are n-type GaA, as schematically shown in FIG. 3 which shows the wave functions of electrons and holes when no bias voltage is applied.
The holes are confined in the s semiconductor layer 2 and the holes are confined in the p-type GaAs semiconductor layer 1. In addition, external light (for example,
Electrons and holes generated when light having a wavelength of about 800 nm) is incident perpendicularly to the layer plane (that is, in the stacking direction of the GaAs semiconductor layers 1 and 2) are also n-type GaA.
It is confined in the s semiconductor layer 2 and the p-type GaAs semiconductor layer 1.
【0021】この状態においては、n型GaAs半導体
層2内に閉じ込められた電子の波動関数と、p型GaA
s半導体層1内に閉じ込められた正孔の波動関数とにお
いて、積層方向に位置座標をとったときの両波動関数の
位置的重なりは少なく、電子及び正孔が再結合する確率
は低い。In this state, the wave function of the electrons confined in the n-type GaAs semiconductor layer 2 and the p-type GaA
s In the wave function of holes confined in the semiconductor layer 1, there is little positional overlap between both wave functions when the position coordinates are taken in the stacking direction, and the probability of recombination of electrons and holes is low.
【0022】この半導体素子の積層方向に電圧を印加し
て、図4に示すように、第2のpn接合部4におけるエ
ネルギーバンドの積層方向における傾斜を緩やかにする
と、n型GaAs半導体層2内に閉じ込められた電子の
波動関数と、p型GaAs半導体層1内に閉じ込められ
た正孔の波動関数との重なりが電圧を印加しない場合に
比して大きくなり、電子及び正孔が再結合する確率が高
くなる。By applying a voltage in the stacking direction of the semiconductor element to make the inclination of the energy band in the second pn junction 4 in the stacking direction gentle as shown in FIG. 4, the inside of the n-type GaAs semiconductor layer 2 is formed. The overlap between the wave function of the electrons confined in the p-type and the wave function of the holes confined in the p-type GaAs semiconductor layer 1 becomes larger than that when no voltage is applied, and the electrons and holes are recombined. The probability increases.
【0023】また、逆方向に電圧を印加して、第2のp
n接合部4におけるエネルギーバンドの積層方向におけ
る傾斜を急峻にすると、n型GaAs半導体層2内に閉
じ込めされた電子の波動関数と、p型GaAs半導体層
1内に閉じ込められた正孔の波動関数との重なりが、電
圧を印加しない場合に比して小さくなり、電子と正孔と
が再結合する確率が電圧を印加しない場合に比してより
一層低くくなる。In addition, a voltage is applied in the opposite direction so that the second p
When the inclination of the energy band in the n-junction 4 in the stacking direction is made steep, the wave function of the electron confined in the n-type GaAs semiconductor layer 2 and the wave function of the hole confined in the p-type GaAs semiconductor layer 1 And the probability of recombination of electrons and holes is lower than that in the case where no voltage is applied.
【0024】即ち、本実施例に係る半導体素子において
は、第2のpn接合部4におけるエネルギーバンドの傾
斜が急峻になるように電圧を印加すると、入射した外部
光の強度を、吸収によって生じた電子及び正孔の密度と
いう形で記憶できる時間を長くすることができる。そし
て、この記憶時間内に、新たに任意の発光強度を有する
外部光を入力光として入射すると、記憶されているキャ
リアに対応した光透過率と、入力光強度とを掛け合わせ
た(乗算した)光強度の出力光を得ることができる。That is, in the semiconductor device according to the present embodiment, when a voltage is applied so that the energy band of the second pn junction 4 becomes steep, the intensity of incident external light is generated by absorption. The time that can be stored in the form of electron and hole densities can be extended. Then, when external light having an arbitrary emission intensity is newly incident as input light within this storage time, the light transmittance corresponding to the stored carrier is multiplied (multiplied) by the input light intensity. It is possible to obtain the output light having the light intensity.
【0025】本実施例に係る半導体素子を、例えば発光
素子と受光素子との間に配置すると、発光素子から出力
された制御光を用いて本実施例に係る半導体素子の光透
過率を連続的に変化させることができ、且つ、その光透
過率を印加電圧により決定される所定の時間だけ記憶す
ることができる。そして、その所定時間内に、前記発光
素子から任意の発光強度の入力光を入射することによ
り、入力光強度と光透過率との積を得ることができる。
この場合に、記憶時間を印加電圧によって適正に設定す
ることにより、自動的に記憶をリセットすることがで
き、新たに同一の発光素子から修正された発光強度を有
する制御光を入射することにより、光透過率を修正する
ことができる。このような動作を繰り返すことによっ
て、ニューラルネットで多用される積和演算等の処理を
並列に、且つ高速で行なうことが可能となり、しかも積
演算を可変にすることができる。また、本実施例におい
ては、半導体素子の光透過率を変更するための制御光の
波長は、入力光の波長と同じでよいため、発光素子は一
種類でよく、制御光と入力光の波長が異なる場合に比し
て制作が容易であると共に、集積度も向上する。When the semiconductor element according to the present embodiment is arranged, for example, between a light emitting element and a light receiving element, the light transmittance of the semiconductor element according to the present embodiment is continuously controlled by using the control light output from the light emitting element. The light transmittance can be stored for a predetermined time determined by the applied voltage. Then, by inputting the input light having an arbitrary emission intensity from the light emitting element within the predetermined time, the product of the input light intensity and the light transmittance can be obtained.
In this case, by appropriately setting the storage time by the applied voltage, the storage can be automatically reset, and by newly injecting the control light having the corrected emission intensity from the same light emitting element, The light transmittance can be modified. By repeating such operations, it becomes possible to perform processing such as product-sum calculation, which is frequently used in neural networks, in parallel and at high speed, and further, the product calculation can be made variable. Further, in the present embodiment, since the wavelength of the control light for changing the light transmittance of the semiconductor element may be the same as the wavelength of the input light, only one type of light emitting element may be used, and the wavelengths of the control light and the input light may be different. The production is easier and the degree of integration is improved as compared with the case where is different.
【0026】[0026]
【発明の効果】以上説明したように本発明に係る半導体
素子は、エネルギーバンド構造変化が階段状である第1
のpn接合部と、この第1のpn接合部に比してエネル
ギーバンド構造変化が穏やかな傾斜状であるか、又は前
記第1のpn接合部に比して変化量が小さな階段状であ
る第2のpn接合部とが交互に設けられており、且つ、
p型半導体層及びn型半導体層の両方に量子化準位が設
けられているから、発光素子から出力された制御光によ
り半導体素子の光の透過率を変化させることができると
共に、その光透過率を印加電圧により決定される時間だ
け維持することができる。このため、本発明に係る半導
体素子を使用することにより、ニューラルネットで多用
される積和演算等の処理を並列に、且つ高速で行なうこ
とが可能となり、しかも積演算を可変にすることができ
る。また、制御光と入力光との波長が同一でよいため、
製造が容易であると共に、高集積化が可能である。As described above, in the semiconductor device according to the present invention, the energy band structure change is stepwise.
Of the pn junction and the first pn junction have an energy band structure that changes more gently than the first pn junction, or has a step shape in which the amount of change is smaller than that of the first pn junction. Second pn junctions are alternately provided, and
Since the quantization levels are provided in both the p-type semiconductor layer and the n-type semiconductor layer, it is possible to change the light transmittance of the semiconductor element by the control light output from the light emitting element and to transmit the light transmission. The rate can be maintained for a time determined by the applied voltage. Therefore, by using the semiconductor device according to the present invention, it becomes possible to perform processing such as multiply-add operation, which is frequently used in neural networks, in parallel and at high speed, and it is possible to make the product operation variable. .. Further, since the control light and the input light may have the same wavelength,
It is easy to manufacture and can be highly integrated.
【図1】本発明に係る半導体素子の一例を示す概略図で
ある。FIG. 1 is a schematic view showing an example of a semiconductor device according to the present invention.
【図2】同じくそのエネルギーバンド構造を示すグラフ
図である。FIG. 2 is a graph showing the energy band structure of the same.
【図3】同じくその電子及び正孔の波動関数をエネルギ
ーバンド構造に重ねて示す模式図である。FIG. 3 is a schematic diagram showing wavefunctions of electrons and holes, which are also superimposed on an energy band structure.
【図4】同じくその電圧を印加した場合の電子及び正孔
の波動関数の変化並びにエネルギーバンド構造の変化を
示す模式図である。FIG. 4 is a schematic diagram showing changes in wave functions of electrons and holes and changes in energy band structure when the voltage is applied.
【図5】従来の光しきい値素子を示す図である。FIG. 5 is a diagram showing a conventional optical threshold device.
1;p型GaAs半導体層 2;n型GaAs半導体層 3,4;pn接合部 5;電源 21;エミッタ層 22;ベース層 23;コレクタ層 24,26;クラッド層 25;活性層 1; p-type GaAs semiconductor layer 2; n-type GaAs semiconductor layer 3, 4; pn junction 5; power supply 21; emitter layer 22; base layer 23; collector layer 24, 26; clad layer 25; active layer
Claims (1)
n型半導体層とを交互に積層してなる半導体素子におい
て、前記第1及び第2の半導体層の接合部におけるエネ
ルギーバンド構造変化が階段状である第1のpn接合部
と、エネルギーバンド構造変化が前記第1のpn接合部
に比して穏やかな傾斜状及び変化量が小さい階段状のい
ずれかである第2のpn接合部とが交互に設けられ、且
つ、前記p型半導体層及び前記n型半導体層の両方に量
子化準位が設けられていることを特徴とする半導体素
子。1. A semiconductor device comprising a p-type semiconductor layer and an n-type semiconductor layer alternately laminated between a first electrode and a second electrode, wherein an energy band at a junction between the first and second semiconductor layers is formed. The first pn junction has a stepwise structural change, and the second pn junction has an energy band structural change that is gentler than the first pn junction and has a stepwise change with a small amount of change. A semiconductor element, wherein pn junctions are alternately provided, and quantization levels are provided in both the p-type semiconductor layer and the n-type semiconductor layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6887492A JPH05275741A (en) | 1992-03-26 | 1992-03-26 | Semiconductor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6887492A JPH05275741A (en) | 1992-03-26 | 1992-03-26 | Semiconductor element |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05275741A true JPH05275741A (en) | 1993-10-22 |
Family
ID=13386249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6887492A Pending JPH05275741A (en) | 1992-03-26 | 1992-03-26 | Semiconductor element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05275741A (en) |
-
1992
- 1992-03-26 JP JP6887492A patent/JPH05275741A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5825047A (en) | Optical semiconductor device | |
US5952683A (en) | Functional semiconductor element with avalanche multiplication | |
JP2500617B2 (en) | Refractive index control optical semiconductor structure | |
JPH05275741A (en) | Semiconductor element | |
JPH07335976A (en) | Surface emission laser device with light receiving element | |
JPS58225680A (en) | Semiconductor laser | |
JP2758472B2 (en) | Light modulator | |
JPH0563301A (en) | Semiconductor optical element and optical communication system | |
JPH10228005A (en) | Electric field absorption type optical modulator and optical modulator integrating type semiconductor laser diode | |
JPH09179080A (en) | Optical device | |
JP3286034B2 (en) | Semiconductor light receiving element | |
JP2692013B2 (en) | Optical gate array | |
JP2657288B2 (en) | Optical gate array | |
JP2720136B2 (en) | Semiconductor optical function device | |
JP2002141547A (en) | Semiconductor photodetector | |
JP2988153B2 (en) | Wavelength-selective semiconductor photo detector | |
CN117254350A (en) | Semiconductor device and method of forming the same | |
JPH03265826A (en) | Optical semiconductor device | |
JPH0855977A (en) | Semiconductor element | |
JPH0521837A (en) | Semiconductor functional element | |
JPH07183483A (en) | Light switch array | |
JPS59188185A (en) | Photosemiconductor element | |
JPH04188677A (en) | Absorption type optical modulator | |
JPH0677516A (en) | Semiconductor photodetector and its manufacture | |
JPS5856532A (en) | Optical logical operating element |