JPH05275430A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH05275430A JPH05275430A JP4067267A JP6726792A JPH05275430A JP H05275430 A JPH05275430 A JP H05275430A JP 4067267 A JP4067267 A JP 4067267A JP 6726792 A JP6726792 A JP 6726792A JP H05275430 A JPH05275430 A JP H05275430A
- Authority
- JP
- Japan
- Prior art keywords
- region
- active region
- silicon substrate
- semiconductor substrate
- heavy metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 基板に侵入した重金属イオンに起因するリー
ク電流の増大や耐圧の低下を防止する。 【構成】 Ｐ型のシリコン基板１０上に設定された活性
領域内にチャネル分離領域となるＬＯＣＯＳを形成し、
このチャネル分離領域の間にＮ型の拡散領域を形成した
後、絶縁膜を介して多層の転送電極を形成して受光部
１、蓄積部２及び水平転送部３を形成する。ここで、チ
ャネル分離領域を形成した後には、Ｐ型の不純物である
Ｂ+イオンを注入し、活性領域を取り囲むようにしてＰ
型の高濃度領域５を形成する。これにより、高濃度領域
５がゲッタリグサイトとして働き、活性領域内の重金属
イオンが活性領域外に排除される。
ク電流の増大や耐圧の低下を防止する。 【構成】 Ｐ型のシリコン基板１０上に設定された活性
領域内にチャネル分離領域となるＬＯＣＯＳを形成し、
このチャネル分離領域の間にＮ型の拡散領域を形成した
後、絶縁膜を介して多層の転送電極を形成して受光部
１、蓄積部２及び水平転送部３を形成する。ここで、チ
ャネル分離領域を形成した後には、Ｐ型の不純物である
Ｂ+イオンを注入し、活性領域を取り囲むようにしてＰ
型の高濃度領域５を形成する。これにより、高濃度領域
５がゲッタリグサイトとして働き、活性領域内の重金属
イオンが活性領域外に排除される。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＣＤ固体撮像素子や
ＤＲＡＭ等の半導体素子の製造方法に関し、特に重金属
イオンのゲッタリングに関する。
ＤＲＡＭ等の半導体素子の製造方法に関し、特に重金属
イオンのゲッタリングに関する。
【０００２】
【従来の技術】図３は、フレームトランスファ型のＣＣ
Ｄ固体撮像素子を示す模式的平面図である。シリコン基
板１０上には、複数の受光画素が行列配置された受光部
１、受光画素の各列と対応して適数ビットのシフトレジ
スタが配列された蓄積部２、そのシフトレジスタの各出
力を各ビットに受ける水平転送部３及び、情報電荷量を
電圧値に変換して出力する出力部４が形成される。そし
て、光電変換により発生する情報電荷が、所定の期間受
光部１に蓄積されて１画面単位で一定期間毎に受光部１
から蓄積部２に転送され、この蓄積部２から水平ライン
単位で水平転送部３に転送されると共に、水平転送部３
の出力側に設けられる出力部４から映像信号として出力
されるように構成される。
Ｄ固体撮像素子を示す模式的平面図である。シリコン基
板１０上には、複数の受光画素が行列配置された受光部
１、受光画素の各列と対応して適数ビットのシフトレジ
スタが配列された蓄積部２、そのシフトレジスタの各出
力を各ビットに受ける水平転送部３及び、情報電荷量を
電圧値に変換して出力する出力部４が形成される。そし
て、光電変換により発生する情報電荷が、所定の期間受
光部１に蓄積されて１画面単位で一定期間毎に受光部１
から蓄積部２に転送され、この蓄積部２から水平ライン
単位で水平転送部３に転送されると共に、水平転送部３
の出力側に設けられる出力部４から映像信号として出力
されるように構成される。
【０００３】図４は、受光部１の構造を示す断面図であ
る。Ｐ型のシリコン基板１０の表面には、情報電荷の転
送方向に延在するＬＯＣＯＳ等のチャネル分離領域１１
が形成され、このチャネル分離領域１１の間にチャネル
領域が設定される。このチャネル分離領域１１の間のシ
リコン基板１０の表面には、Ｎ型の拡散領域１２が形成
され、シリコン基板１０とのＰＮ接合部の近傍に情報電
荷を蓄積する、所謂埋め込みチャネル構造が構成され
る。また、チャネル分離領域１１部分のシリコン基板１
０内には、過剰に発生した情報電荷を吸収するオーバー
フロードレイン１３が高濃度のＮ型の不純物領域により
形成される。そして、拡散領域１２上には、薄い絶縁膜
１４を介して多結晶シリコンよりなる転送電極１５が形
成され、この転送電極１５に印加される転送クロックに
従って変化するポテンシャルの作用により、チャネル分
離領域１１の間を情報電荷が転送出力される。
る。Ｐ型のシリコン基板１０の表面には、情報電荷の転
送方向に延在するＬＯＣＯＳ等のチャネル分離領域１１
が形成され、このチャネル分離領域１１の間にチャネル
領域が設定される。このチャネル分離領域１１の間のシ
リコン基板１０の表面には、Ｎ型の拡散領域１２が形成
され、シリコン基板１０とのＰＮ接合部の近傍に情報電
荷を蓄積する、所謂埋め込みチャネル構造が構成され
る。また、チャネル分離領域１１部分のシリコン基板１
０内には、過剰に発生した情報電荷を吸収するオーバー
フロードレイン１３が高濃度のＮ型の不純物領域により
形成される。そして、拡散領域１２上には、薄い絶縁膜
１４を介して多結晶シリコンよりなる転送電極１５が形
成され、この転送電極１５に印加される転送クロックに
従って変化するポテンシャルの作用により、チャネル分
離領域１１の間を情報電荷が転送出力される。
【０００４】
【発明が解決しようとする課題】以上のような固体撮像
素子においては、シリコン基板１０に侵入したFe、Cu等
の重金属イオンに起因する画素不良の発生や、シリコン
基板１０の暗電流の増大といった問題を有している。即
ち、シリコン基板１０内に侵入した重金属イオンは、シ
リコン結晶の格子位置や格子間位置に固容あるいは化合
物として析出し、再結合中心として働いて接合リーク電
流を増大させたり、接合耐圧を低下させるため、シリコ
ン基板１０内に蓄積される情報電荷に不要な電荷が混入
することになる。
素子においては、シリコン基板１０に侵入したFe、Cu等
の重金属イオンに起因する画素不良の発生や、シリコン
基板１０の暗電流の増大といった問題を有している。即
ち、シリコン基板１０内に侵入した重金属イオンは、シ
リコン結晶の格子位置や格子間位置に固容あるいは化合
物として析出し、再結合中心として働いて接合リーク電
流を増大させたり、接合耐圧を低下させるため、シリコ
ン基板１０内に蓄積される情報電荷に不要な電荷が混入
することになる。
【０００５】そこで一般的には、シリコン基板１０に混
入した不純物イオンあるいは格子欠陥を活性領域外に偏
析させるゲッタリング処理が施される。ところが、ゲッ
タリング処理においては、シリコン基板１０の裏面に物
理的処理を施したり、シリコン基板１０を特定の条件の
もとで加熱処理する等の繁雑な工程が必要となる。そこ
で本発明は、基板内に侵入した不純物イオンを活性領域
から有効に除外できる製造方法を提供することを目的と
する。
入した不純物イオンあるいは格子欠陥を活性領域外に偏
析させるゲッタリング処理が施される。ところが、ゲッ
タリング処理においては、シリコン基板１０の裏面に物
理的処理を施したり、シリコン基板１０を特定の条件の
もとで加熱処理する等の繁雑な工程が必要となる。そこ
で本発明は、基板内に侵入した不純物イオンを活性領域
から有効に除外できる製造方法を提供することを目的と
する。
【０００６】
【課題を解決するための手段】本発明は、上述の課題を
解決するためのもので、その特徴とするところは、半導
体基板の一主面上の特定範囲を活性領域とし、この活性
領域内の適数個所に上記半導体基板と逆の導電型あるい
は同一の導電型を有する不純物領域を形成すると共に、
この不純物領域と対応付けられる複数の電極を絶縁膜を
介して形成する半導体素子の製造方法において、上記活
性領域を除いた上記半導体基板の一主面の少なくとも一
部分に、上記半導体基板と同一導電型を有する不純物イ
オンを１乃至複数回注入して高濃領域を形成し、重金属
イオンを偏析させる工程を含むことにある。
解決するためのもので、その特徴とするところは、半導
体基板の一主面上の特定範囲を活性領域とし、この活性
領域内の適数個所に上記半導体基板と逆の導電型あるい
は同一の導電型を有する不純物領域を形成すると共に、
この不純物領域と対応付けられる複数の電極を絶縁膜を
介して形成する半導体素子の製造方法において、上記活
性領域を除いた上記半導体基板の一主面の少なくとも一
部分に、上記半導体基板と同一導電型を有する不純物イ
オンを１乃至複数回注入して高濃領域を形成し、重金属
イオンを偏析させる工程を含むことにある。
【０００７】
【作用】本発明によれば、半導体基板上の活性領域を除
いた領域に形成される高濃度領域に重金属イオンを偏析
させることにより、情報電荷が蓄積される活性領域の不
純物イオンが減少するため、電荷の再結合が抑圧されて
接合リーク電流の増大が防止され、基板の暗電流が減少
する。
いた領域に形成される高濃度領域に重金属イオンを偏析
させることにより、情報電荷が蓄積される活性領域の不
純物イオンが減少するため、電荷の再結合が抑圧されて
接合リーク電流の増大が防止され、基板の暗電流が減少
する。
【０００８】
【実施例】図１は、本発明の製造方法により得られるＣ
ＣＤ固体撮像素子を示す模式的平面図である。この図に
おいて、受光部１、蓄積部２、水平転送部３及び出力部
４は、図３と同一であり、光電変換により発生する情報
電荷を受光部１に蓄積し、この情報電荷を１画面単位で
蓄積部２に一旦転送蓄積した後に水平ライン単位で水平
転送部３から出力部４を介して出力するように構成され
る。
ＣＤ固体撮像素子を示す模式的平面図である。この図に
おいて、受光部１、蓄積部２、水平転送部３及び出力部
４は、図３と同一であり、光電変換により発生する情報
電荷を受光部１に蓄積し、この情報電荷を１画面単位で
蓄積部２に一旦転送蓄積した後に水平ライン単位で水平
転送部３から出力部４を介して出力するように構成され
る。
【０００９】ＣＣＤ固体撮像素子を構成する受光部１、
蓄積部２及び水平転送部３は、それぞれパルス駆動され
る転送電極を有し、シフトレジスタを成している。これ
らのシフトレジスタは、従来より周知のプロセスにより
シリコン基板１０上に形成される。即ち、Ｐ型のシリコ
ン基板１０上に設定された活性領域内にチャネル分離領
域となるＬＯＣＯＳが形成され、このチャネル分離領域
の間にＮ型の拡散領域が形成された後、絶縁膜を介して
多層の転送電極が形成されて複数のシフトレジスタが得
られる。また、出力部４については、水平転送部３の出
力側に蓄積される電荷を一定周期で排出するリセットト
ランジスタ及び蓄積される電荷量を電圧値として取り出
す出力アンプがシフトレジスタと同時に形成される。
蓄積部２及び水平転送部３は、それぞれパルス駆動され
る転送電極を有し、シフトレジスタを成している。これ
らのシフトレジスタは、従来より周知のプロセスにより
シリコン基板１０上に形成される。即ち、Ｐ型のシリコ
ン基板１０上に設定された活性領域内にチャネル分離領
域となるＬＯＣＯＳが形成され、このチャネル分離領域
の間にＮ型の拡散領域が形成された後、絶縁膜を介して
多層の転送電極が形成されて複数のシフトレジスタが得
られる。また、出力部４については、水平転送部３の出
力側に蓄積される電荷を一定周期で排出するリセットト
ランジスタ及び蓄積される電荷量を電圧値として取り出
す出力アンプがシフトレジスタと同時に形成される。
【００１０】本発明の特徴とするところは、図１に示す
ように、シリコン基板１０上の活性領域を取り囲むよう
にしてＰ型の高濃度領域５を形成することにある。この
高濃度領域５は、例えば、Ｐ型の不純物であるＢ+イオ
ンをシリコン基板１０の周辺部分に１回乃至複数回注入
して形成される。このイオン注入は、例えばチャネル分
離領域の形成後に行われるが、活性領域に各部を形成す
る工程の間で、活性領域の周辺部に厚い絶縁膜や表面保
護膜等が形成される前の段階であれば差し支えはない。
これにより、高濃度領域５がゲッタリングサイトとして
働き、後の加熱処理においてシリコン基板１０内に侵入
したFe等の重金属イオンが高濃度領域５に偏析されるこ
とになるため、受光部１他が形成される活性領域の重金
属イオンが排除される。従って、接合リーク電流の増大
や接合耐圧の低下が防止され、シリコン基板１０内に蓄
積される情報電荷への不要な電荷の混入が抑圧される。
ように、シリコン基板１０上の活性領域を取り囲むよう
にしてＰ型の高濃度領域５を形成することにある。この
高濃度領域５は、例えば、Ｐ型の不純物であるＢ+イオ
ンをシリコン基板１０の周辺部分に１回乃至複数回注入
して形成される。このイオン注入は、例えばチャネル分
離領域の形成後に行われるが、活性領域に各部を形成す
る工程の間で、活性領域の周辺部に厚い絶縁膜や表面保
護膜等が形成される前の段階であれば差し支えはない。
これにより、高濃度領域５がゲッタリングサイトとして
働き、後の加熱処理においてシリコン基板１０内に侵入
したFe等の重金属イオンが高濃度領域５に偏析されるこ
とになるため、受光部１他が形成される活性領域の重金
属イオンが排除される。従って、接合リーク電流の増大
や接合耐圧の低下が防止され、シリコン基板１０内に蓄
積される情報電荷への不要な電荷の混入が抑圧される。
【００１１】図２は、本発明の製造方法を適用したその
他の半導体素子、例えばＤＲＡＭの模式的平面図であ
る。シリコン基板２０の一主面に設定される活性領域６
には、複数のメモリセルがマトリクス状に配列され、さ
らにメモリセルのアドレスを指定する各種デコーダ及び
各メモリセルのデータを判定するセンスアンプが形成さ
れる。そして、シリコン基板２０上の活性領域６の周辺
部分には、シリコン基板２０と同一導電型の高濃度領域
７が形成される。この高濃度領域７は、図１の場合と同
様にして、活性領域６に各部を形成する工程の間に１乃
至複数回のＢ+イオンの注入を行うことにより形成され
る。また高濃度領域７が、その他の拡散領域や電極への
接続を必要としないことから、Ｂ+イオン（Ｐ型の不純
物）の注入が完了した後には、拡散領域７上に絶縁膜を
介して入出力パッドを形成することも可能である。
他の半導体素子、例えばＤＲＡＭの模式的平面図であ
る。シリコン基板２０の一主面に設定される活性領域６
には、複数のメモリセルがマトリクス状に配列され、さ
らにメモリセルのアドレスを指定する各種デコーダ及び
各メモリセルのデータを判定するセンスアンプが形成さ
れる。そして、シリコン基板２０上の活性領域６の周辺
部分には、シリコン基板２０と同一導電型の高濃度領域
７が形成される。この高濃度領域７は、図１の場合と同
様にして、活性領域６に各部を形成する工程の間に１乃
至複数回のＢ+イオンの注入を行うことにより形成され
る。また高濃度領域７が、その他の拡散領域や電極への
接続を必要としないことから、Ｂ+イオン（Ｐ型の不純
物）の注入が完了した後には、拡散領域７上に絶縁膜を
介して入出力パッドを形成することも可能である。
【００１２】データをキャパシタに蓄積して記憶するＤ
ＲＡＭの場合、キャパシタがデータを保持する期間、所
謂ライフタイムが重金属イオンの影響により劣化しやす
い。そこで、重金属イオンのゲッタリングサイトとして
働く高濃度領域７を活性領域６外に形成すれば、メモリ
セルを形成する活性領域６から重金属イオンが排除され
て接合リーク電流が減少するため、ライフタイムの劣化
が抑圧されることになる。
ＲＡＭの場合、キャパシタがデータを保持する期間、所
謂ライフタイムが重金属イオンの影響により劣化しやす
い。そこで、重金属イオンのゲッタリングサイトとして
働く高濃度領域７を活性領域６外に形成すれば、メモリ
セルを形成する活性領域６から重金属イオンが排除され
て接合リーク電流が減少するため、ライフタイムの劣化
が抑圧されることになる。
【００１３】以上の実施例においては、活性領域を取り
囲むか、あるいは各角に隣接して高濃度領域５、７を形
成する場合を例示したが、この高濃度領域は、形成位置
や形状を制限することなく必要に応じて活性領域に隣接
するように形成すればよい。
囲むか、あるいは各角に隣接して高濃度領域５、７を形
成する場合を例示したが、この高濃度領域は、形成位置
や形状を制限することなく必要に応じて活性領域に隣接
するように形成すればよい。
【００１４】
【発明の効果】本発明によれば、基板に侵入した重金属
イオンが活性領域外に排除されることになるため、接合
リーク電流の増大や耐圧の低下を防止でき、活性領域に
蓄積される情報電荷に混入する不要な電荷を減少でき
る。従って、撮像素子においては映像の歪みやコントラ
ストの低下が抑圧され、ＤＲＡＭ等のメモリにいおて
は、ライフタイムが向上される。
イオンが活性領域外に排除されることになるため、接合
リーク電流の増大や耐圧の低下を防止でき、活性領域に
蓄積される情報電荷に混入する不要な電荷を減少でき
る。従って、撮像素子においては映像の歪みやコントラ
ストの低下が抑圧され、ＤＲＡＭ等のメモリにいおて
は、ライフタイムが向上される。
【００１５】また、高濃度領域の形状に拘わらず、高濃
度領域上に入出力パッドを形成するることが可能なた
め、高濃度領域を形成する面積を新たに確保する必要が
なく、基板面積の増大を伴うことがない。
度領域上に入出力パッドを形成するることが可能なた
め、高濃度領域を形成する面積を新たに確保する必要が
なく、基板面積の増大を伴うことがない。
【図１】本発明の製造方法を採用した固体撮像素子の概
略を示す平面図である。
略を示す平面図である。
【図２】本発明の製造方法を採用したその他の素子の概
略を示す平面図である。
略を示す平面図である。
【図３】従来の固体撮像素子の概略を示す平面図であ
る。
る。
【図４】固体撮像素子の受光部の断面図である。
１ 受光部 ２ 蓄積部 ３ 水平転送部 ４ 出力部 ５、７ 高濃度領域 ６ 活性領域 １０、２０ シリコン基板 １１ チャネル分離領域 １２ 拡散領域 １３ オーバーフロードレイン １４ 絶縁膜 １５ 転送電極
Claims (3)
- 【請求項１】 半導体基板の一主面上の特定範囲を活性
領域とし、この活性領域内の適数個所に上記半導体基板
と逆の導電型あるいは同一の導電型を有する不純物領域
を形成すると共に、この不純物領域と対応付けられる複
数の電極を絶縁膜を介して形成する半導体素子の製造方
法において、上記活性領域を除いた上記半導体基板の一
主面の少なくとも一部分に、上記半導体基板と同一の導
電型を有する不純物イオンを１乃至複数回注入して高濃
度領域を形成し、重金属イオンを偏析させる工程を含む
ことを特徴とする半導体素子の製造方法。 - 【請求項２】 上記活性領域を上記半導体基板の端部を
除いた領域に設定することを特徴とする請求項１記載の
半導体素子の製造方法。 - 【請求項３】 上記半導体基板の一主面上に形成された
高濃領域上に、入出力パッドを形成することを特徴とす
る請求項１記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4067267A JPH05275430A (ja) | 1992-03-25 | 1992-03-25 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4067267A JPH05275430A (ja) | 1992-03-25 | 1992-03-25 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275430A true JPH05275430A (ja) | 1993-10-22 |
Family
ID=13340020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4067267A Pending JPH05275430A (ja) | 1992-03-25 | 1992-03-25 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05275430A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6001072A (en) * | 1994-06-30 | 1999-12-14 | Fujiwara; Kazumichi | Apparatus for imparting acoustic vibrational bodily sensation |
-
1992
- 1992-03-25 JP JP4067267A patent/JPH05275430A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6001072A (en) * | 1994-06-30 | 1999-12-14 | Fujiwara; Kazumichi | Apparatus for imparting acoustic vibrational bodily sensation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4208559B2 (ja) | 光電変換装置 | |
| CN101826537B (zh) | 固态成像装置及其制造方法以及电子设备 | |
| JP2878137B2 (ja) | 増幅型光電変換素子、それを用いた増幅型固体撮像装置、及び増幅型光電変換素子の製造方法 | |
| US7889255B2 (en) | Solid-state imaging device comprising a signal storage section including a highly doped area | |
| US8482646B2 (en) | Image sensing device and camera | |
| JP4486985B2 (ja) | 固体撮像装置および電子情報機器 | |
| JP3219036B2 (ja) | 固体撮像装置 | |
| US8183604B2 (en) | Solid state image pickup device inducing an amplifying MOS transistor having particular conductivity type semiconductor layers, and camera using the same device | |
| US20080192135A1 (en) | Solid-state imaging device and method of driving the same | |
| US7511324B2 (en) | Solid-state imaging device | |
| US20050168604A1 (en) | Solid-state image pickup device and module type solid-state image pickup device | |
| US7060960B2 (en) | Solid-state imaging device and method of manufacturing the same | |
| US5426317A (en) | Frame interline transfer CCD imager | |
| US6215521B1 (en) | Solid state image sensor having an unnecessary electric charge exhausting section formed adjacent to a horizontal electric charge transfer section, and a method for manufacturing the same | |
| JP2007073544A (ja) | 固体撮像装置およびその製造方法 | |
| JP2007134639A (ja) | 光電変換装置及びそれを用いた撮像素子 | |
| JPH05175471A (ja) | 固体撮像装置 | |
| JPH05275430A (ja) | 半導体素子の製造方法 | |
| JPH0425714B2 (ja) | ||
| WO2023176150A1 (ja) | 固体撮像装置 | |
| JP4797302B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPH08340099A (ja) | 固体撮像装置 | |
| JP2000299456A (ja) | 固体撮像装置 | |
| JPS6021680A (ja) | 固体撮像素子とその製造方法 | |
| JPH08130300A (ja) | 固体撮像装置 |