JPH0526962A - 故障診断方式 - Google Patents
故障診断方式Info
- Publication number
- JPH0526962A JPH0526962A JP3186766A JP18676691A JPH0526962A JP H0526962 A JPH0526962 A JP H0526962A JP 3186766 A JP3186766 A JP 3186766A JP 18676691 A JP18676691 A JP 18676691A JP H0526962 A JPH0526962 A JP H0526962A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- failure
- level
- model
- trouble
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【構成】論理回路の故障診断方式において、故障定義工
程２によりゲートレベルでモデル化された論理回路内の
素子の入力・出力に故障を定義し、診断故障シミュレー
ション工程にかける。モデル置換工程７では診断故障シ
ミュレーション工程５で指摘された故障を含む素子のみ
トランジスタレベルのモデルに置き換える。トランジス
タレベル故障定義工程９では置き換えられたトランジス
タレベルのモデルに詳細に故障を定義し、第二の診断故
障シミュレーション工程により故障診断を行う。 【効果】シミュレーションモデルを必要に応じてトラン
ジスタレベルに一部だけ置き換え、階層的にシミュレー
ションを行うことにより、精度の高い故障診断を、マシ
ンタイムの増大を防いで行えるという効果がある。
程２によりゲートレベルでモデル化された論理回路内の
素子の入力・出力に故障を定義し、診断故障シミュレー
ション工程にかける。モデル置換工程７では診断故障シ
ミュレーション工程５で指摘された故障を含む素子のみ
トランジスタレベルのモデルに置き換える。トランジス
タレベル故障定義工程９では置き換えられたトランジス
タレベルのモデルに詳細に故障を定義し、第二の診断故
障シミュレーション工程により故障診断を行う。 【効果】シミュレーションモデルを必要に応じてトラン
ジスタレベルに一部だけ置き換え、階層的にシミュレー
ションを行うことにより、精度の高い故障診断を、マシ
ンタイムの増大を防いで行えるという効果がある。
Description
【０００１】
【産業上の利用分野】本発明は、大規模論理回路の故障
診断方式に関し、特にシミュレーションモデルを選択し
て診断故障シミュレーションを行う方式に関する。
診断方式に関し、特にシミュレーションモデルを選択し
て診断故障シミュレーションを行う方式に関する。
【０００２】
【従来の技術】従来の故障診断方式は、ゲートレベルま
たは機能レベルでモデル化された回路の故障に対して、
故障辞書を作成する診断故障シミュレーションを行い、
実際のエラー現象と一致する故障を求めていた。また
は、トランジスタのモデル化を行って診断故障シミュレ
ーションを行い、より実際のレイアウトに近い故障診断
を行っていた。
たは機能レベルでモデル化された回路の故障に対して、
故障辞書を作成する診断故障シミュレーションを行い、
実際のエラー現象と一致する故障を求めていた。また
は、トランジスタのモデル化を行って診断故障シミュレ
ーションを行い、より実際のレイアウトに近い故障診断
を行っていた。
【０００３】
【発明が解決しようとする課題】上述した従来の方法の
うち、ゲートレベルまたは機能レベルでモデル化された
回路に対して処理を行う方法は、トランジスタレベルの
故障が実際に起こっている場合に、うまく故障を絞り込
むことができない。また、トランジスタレベルのモデル
を用いる方法は、莫大なマシンリソースを費やすという
問題があった。
うち、ゲートレベルまたは機能レベルでモデル化された
回路に対して処理を行う方法は、トランジスタレベルの
故障が実際に起こっている場合に、うまく故障を絞り込
むことができない。また、トランジスタレベルのモデル
を用いる方法は、莫大なマシンリソースを費やすという
問題があった。
【０００４】
【課題を解決するための手段】本発明の故障診断方式
は、ゲートレベルでモデル化された回路内の素子の入力
・出力に故障を定義する、故障定義工程と、診断故障シ
ミュレーション工程と、診断故障シミュレーション工程
で指摘された故障を含む素子のみトランジスタレベルの
モデルに置き換える、モデル置換工程と、置き替えられ
たトランジスタレベルのモデルに詳細に故障を定義す
る、トランジスタレベル故障定義工程と、第二の診断故
障シミュレーション工程とを有している。
は、ゲートレベルでモデル化された回路内の素子の入力
・出力に故障を定義する、故障定義工程と、診断故障シ
ミュレーション工程と、診断故障シミュレーション工程
で指摘された故障を含む素子のみトランジスタレベルの
モデルに置き換える、モデル置換工程と、置き替えられ
たトランジスタレベルのモデルに詳細に故障を定義す
る、トランジスタレベル故障定義工程と、第二の診断故
障シミュレーション工程とを有している。
【０００５】本発明の他の故障診断方式は請求項１記載
の故障診断方式において、故障定義工程は機能レベルで
モデル化された回路内の素子の入力・出力に故障を定義
することを有する。
の故障診断方式において、故障定義工程は機能レベルで
モデル化された回路内の素子の入力・出力に故障を定義
することを有する。
【０００６】更に本発明の他の故障診断方式は請求項
１，２記載の故障診断方式において、故障定義工程はゲ
ートレベルもしくは機能レベルでモデル化された回路内
のネットに故障を定義することと、前記モデル置換工程
は診断シミュレーション工程で指摘された故障の近傍の
素子のみトランジスタレベルのモデルに置き換えること
を有する。
１，２記載の故障診断方式において、故障定義工程はゲ
ートレベルもしくは機能レベルでモデル化された回路内
のネットに故障を定義することと、前記モデル置換工程
は診断シミュレーション工程で指摘された故障の近傍の
素子のみトランジスタレベルのモデルに置き換えること
を有する。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は、本発明の第一の実施例を示すフロ
ーチャートである。図１において、本発明の第一の実施
例は、ゲートレベルでモデル化された論理回路内の素子
の入力・出力に故障を定義する。故障定義工程２と、診
断故障シミュレーション工程５と、診断故障シミュレー
ション工程５で指摘された故障を含む素子のみトランジ
スタレベルのモデルに置き換える、モデル置換工程７
と、置き換えられたトランジスタレベルのモデルに詳細
に故障を定義する、トランジスタレベル故障定義工程９
と、第二の診断故障シミュレーション工程１２とを含
む。
ーチャートである。図１において、本発明の第一の実施
例は、ゲートレベルでモデル化された論理回路内の素子
の入力・出力に故障を定義する。故障定義工程２と、診
断故障シミュレーション工程５と、診断故障シミュレー
ション工程５で指摘された故障を含む素子のみトランジ
スタレベルのモデルに置き換える、モデル置換工程７
と、置き換えられたトランジスタレベルのモデルに詳細
に故障を定義する、トランジスタレベル故障定義工程９
と、第二の診断故障シミュレーション工程１２とを含
む。
【０００９】故障定義工程２は、ゲートモデルの論理回
路１に対し、その回路内の素子の入力および出力のそれ
ぞれに、１故障および０故障を定義し、定義故障３を得
る。テスターでどのパタンのどの観測点でエラーが発生
したかというテスタエラー情報４を元に、診断故障シミ
ュレーション工程５では定義故障３に対して診断モード
の故障シミュレーションを行う。ここで、一度でもテス
ターでのエラーパタンのエラー観測点において検出され
る故障、即ち、テスタエラー情報４と一致する故障が被
疑故障６として求められる。次に被疑故障６の各故障の
存在する素子の部分のみを、モデル置換工程７でトラン
ジスタレベルのモデルに置き換え、ゲートレベル・トラ
ンジスタレベル混合の論理回路８を作成する。この回路
内のトランジスタモデルで表された部分に対し、トラン
ジスタレベル故障定義工程９で詳細に故障を定義し、対
象故障１０を得る。この対象故障１０に対して第二の診
断故障シミュレーション工程１２で診断モードの故障シ
ミュレーションを行い、テスタエラー情報４と一致する
故障を、最終的な診断結果１１として出力する。
路１に対し、その回路内の素子の入力および出力のそれ
ぞれに、１故障および０故障を定義し、定義故障３を得
る。テスターでどのパタンのどの観測点でエラーが発生
したかというテスタエラー情報４を元に、診断故障シミ
ュレーション工程５では定義故障３に対して診断モード
の故障シミュレーションを行う。ここで、一度でもテス
ターでのエラーパタンのエラー観測点において検出され
る故障、即ち、テスタエラー情報４と一致する故障が被
疑故障６として求められる。次に被疑故障６の各故障の
存在する素子の部分のみを、モデル置換工程７でトラン
ジスタレベルのモデルに置き換え、ゲートレベル・トラ
ンジスタレベル混合の論理回路８を作成する。この回路
内のトランジスタモデルで表された部分に対し、トラン
ジスタレベル故障定義工程９で詳細に故障を定義し、対
象故障１０を得る。この対象故障１０に対して第二の診
断故障シミュレーション工程１２で診断モードの故障シ
ミュレーションを行い、テスタエラー情報４と一致する
故障を、最終的な診断結果１１として出力する。
【００１０】図２は、本発明の第二の実施例を示すフロ
ーチャートである。図２において、第二の実施例は第一
の実施例との相違点として以下の通りである。故障定義
工程１４は、機能レベルの論理回路１３に対し、その回
路内の機能レベル素子の入力および出力のそれぞれに、
１故障および０故障を定義し、定義故障３を得る。又、
被疑故障６の各故障の存在する機能レベル素子の部分の
みを、モデル置換工程７でトランジスタレベルのモデル
に置き換え、機能レベル・トランジスタレベル混合の論
理回路１５を作成する。
ーチャートである。図２において、第二の実施例は第一
の実施例との相違点として以下の通りである。故障定義
工程１４は、機能レベルの論理回路１３に対し、その回
路内の機能レベル素子の入力および出力のそれぞれに、
１故障および０故障を定義し、定義故障３を得る。又、
被疑故障６の各故障の存在する機能レベル素子の部分の
みを、モデル置換工程７でトランジスタレベルのモデル
に置き換え、機能レベル・トランジスタレベル混合の論
理回路１５を作成する。
【００１１】図３は、本発明の第三の実施例を示すフロ
ーチャートである。図３において、第三の実施例は第一
および第二の実施例との相違点として以下の通りであ
る。すなわち故障定義工程１７は、論理回路１６（ゲー
トレベルでも機能レベルでも構わない）に対し、その回
路内のネットに１故障および０故障を定義し、定義故障
３を得る。更に被疑故障６の各故障の近傍の素子の部分
のみを、モデル置換工程１８でトランジスタレベルのモ
デルに置き換え、データまたは機能レベルと、トランジ
スタレベル混合の論理回路１９を得る。以下に本発明の
故障診断方式の適用例について述べる。
ーチャートである。図３において、第三の実施例は第一
および第二の実施例との相違点として以下の通りであ
る。すなわち故障定義工程１７は、論理回路１６（ゲー
トレベルでも機能レベルでも構わない）に対し、その回
路内のネットに１故障および０故障を定義し、定義故障
３を得る。更に被疑故障６の各故障の近傍の素子の部分
のみを、モデル置換工程１８でトランジスタレベルのモ
デルに置き換え、データまたは機能レベルと、トランジ
スタレベル混合の論理回路１９を得る。以下に本発明の
故障診断方式の適用例について述べる。
【００１２】図４は本発明の第一の実施例の適用例を表
す論理回路を示すモデル図であり、図５はテスタエラー
情報４と一回目の診断故断故障シミュレーション工程５
の結果を示し、図６はモデル置換工程７で置き換えられ
たトランジスタレベルの論理回路８を示す図である。
す論理回路を示すモデル図であり、図５はテスタエラー
情報４と一回目の診断故断故障シミュレーション工程５
の結果を示し、図６はモデル置換工程７で置き換えられ
たトランジスタレベルの論理回路８を示す図である。
【００１３】図４の各素子の入力・出力にそれぞれ０縮
退故障・１縮退故障を、故障定義工程２で定義する。テ
スターエラー現象が、パタン＃１０でＯ０５出力でエラ
ー検出、およびパタン＃２０でＯ０５とＯ１０出力でエ
ラー検出とし、診断故障シミュレーションされた定義故
障３のうち、これと部分的に一致する故障が図５のとお
りＧ５の出力０縮退故障とＧ７の入力０縮退故障だった
とすると、モデル置換工程７によりＧ５とＧ７の部分が
トランジスタレベルのモデルに置き換えられ、図６のゲ
ートレベル・トランジスタレベル混合の論理回路８を得
る。この、Ｇ５，Ｇ７の部分（破線の中）の各信号線に
トランジスタレベル故障定義工程９で故障を定義、この
対象故障１０に対して診断故障シミュレーションを行
い、パタン＃１０のＯ０５出力およびパタン＃２０のＯ
０５，Ｏ１０出力で検出される故障を求める。
退故障・１縮退故障を、故障定義工程２で定義する。テ
スターエラー現象が、パタン＃１０でＯ０５出力でエラ
ー検出、およびパタン＃２０でＯ０５とＯ１０出力でエ
ラー検出とし、診断故障シミュレーションされた定義故
障３のうち、これと部分的に一致する故障が図５のとお
りＧ５の出力０縮退故障とＧ７の入力０縮退故障だった
とすると、モデル置換工程７によりＧ５とＧ７の部分が
トランジスタレベルのモデルに置き換えられ、図６のゲ
ートレベル・トランジスタレベル混合の論理回路８を得
る。この、Ｇ５，Ｇ７の部分（破線の中）の各信号線に
トランジスタレベル故障定義工程９で故障を定義、この
対象故障１０に対して診断故障シミュレーションを行
い、パタン＃１０のＯ０５出力およびパタン＃２０のＯ
０５，Ｏ１０出力で検出される故障を求める。
【００１４】図７は本発明の第二の実施例の適用例を表
す論理回路を示すモデル図、図８は、機能レベルのブロ
ックの記述例、図９はテスタエラー情報４と一回目の診
断故断故障シミュレーション工程５の結果を示す図、図
１０はモデル置換工程７で置き換えられたトランジスタ
レベルの論理回路１５を示す図である。７の各機能素子
の入力・出力のそれぞれ０縮退故障・１縮退故障を、故
障定義工程１４で定義する。テスターエラー現象が、パ
タン＃１０でＯ０５でエラー検出、およびパタン＃２０
でＯ０５とＯ１０でエラー検出とし、診断故障シミュレ
ーションされた定義故障３のうち、これと部分的に一致
する故障が図９のとおりＳＵＢＡの出力０縮退故障およ
びＳＵＢＢの入力０縮退故障だったとすると、モデル置
換工程７によりＳＵＢＡとＳＵＢＢの部分がトランジス
タレベルのモデルに置き換えられ、図１０の機能レベル
・トランジスタレベル混合の論理回路１５を得る。こ
の、ＳＵＢＡ，ＳＵＢＢの部分（破線の中）の各信号線
にトランジスタレベル故障定義工程９で故障を定義し、
この対象故障１０に対して診断故障シミュレーションを
行い、パタン＃１０のＯ０５出力および＃２０のＯ０
５，Ｏ１０出力で検出される故障を求める。
す論理回路を示すモデル図、図８は、機能レベルのブロ
ックの記述例、図９はテスタエラー情報４と一回目の診
断故断故障シミュレーション工程５の結果を示す図、図
１０はモデル置換工程７で置き換えられたトランジスタ
レベルの論理回路１５を示す図である。７の各機能素子
の入力・出力のそれぞれ０縮退故障・１縮退故障を、故
障定義工程１４で定義する。テスターエラー現象が、パ
タン＃１０でＯ０５でエラー検出、およびパタン＃２０
でＯ０５とＯ１０でエラー検出とし、診断故障シミュレ
ーションされた定義故障３のうち、これと部分的に一致
する故障が図９のとおりＳＵＢＡの出力０縮退故障およ
びＳＵＢＢの入力０縮退故障だったとすると、モデル置
換工程７によりＳＵＢＡとＳＵＢＢの部分がトランジス
タレベルのモデルに置き換えられ、図１０の機能レベル
・トランジスタレベル混合の論理回路１５を得る。こ
の、ＳＵＢＡ，ＳＵＢＢの部分（破線の中）の各信号線
にトランジスタレベル故障定義工程９で故障を定義し、
この対象故障１０に対して診断故障シミュレーションを
行い、パタン＃１０のＯ０５出力および＃２０のＯ０
５，Ｏ１０出力で検出される故障を求める。
【００１５】図１１は本発明の第三の実施例の適用例を
表す論理回路を示すモデル図（ゲートレベルを例として
挙げる）、図１２はテスタエラー情報４と一回目の診断
故断故障シミュレーション工程５の結果を示す図、図１
３はモデル置換工程１８で置き換えられたトランジスタ
レベルの論理回路１９を示す図である。
表す論理回路を示すモデル図（ゲートレベルを例として
挙げる）、図１２はテスタエラー情報４と一回目の診断
故断故障シミュレーション工程５の結果を示す図、図１
３はモデル置換工程１８で置き換えられたトランジスタ
レベルの論理回路１９を示す図である。
【００１６】図１１の各ネットにそれぞれ０縮退故障・
１縮退故障を、故障定義工程１７で定義する。テスター
エラー現象が、パタン＃１０でＯ０５でエラー検出、お
よびパタン＃２０でＯ０５でエラー検出とし、診断故障
シミュレーションされた定義故障３のうち、これと部分
的に一致する故障が図１２のとおりネットＡの０縮退故
障だったとすると、モデル置換工程１８によりネットＡ
の前後の素子である、Ｇ５とＧ７の部分がトランジスタ
レベルのモデルに置き換えられ、図１２のゲートレベル
・トランジスタレベル混合の論理回路１９を得る。こ
の、Ｇ５，Ｇ７の部分（破線の中）の各信号線にトラン
ジスタレベル故障定義工程９で故障を定義し、この対象
故障１０に対して診断故障シミュレーションを行い、パ
タン＃１０のＯ０５出力およびパタン＃２０のＯ０５出
力で検出される故障を求める。
１縮退故障を、故障定義工程１７で定義する。テスター
エラー現象が、パタン＃１０でＯ０５でエラー検出、お
よびパタン＃２０でＯ０５でエラー検出とし、診断故障
シミュレーションされた定義故障３のうち、これと部分
的に一致する故障が図１２のとおりネットＡの０縮退故
障だったとすると、モデル置換工程１８によりネットＡ
の前後の素子である、Ｇ５とＧ７の部分がトランジスタ
レベルのモデルに置き換えられ、図１２のゲートレベル
・トランジスタレベル混合の論理回路１９を得る。こ
の、Ｇ５，Ｇ７の部分（破線の中）の各信号線にトラン
ジスタレベル故障定義工程９で故障を定義し、この対象
故障１０に対して診断故障シミュレーションを行い、パ
タン＃１０のＯ０５出力およびパタン＃２０のＯ０５出
力で検出される故障を求める。
【００１７】
【発明の効果】以上説明したように本発明は、シミュレ
ーションモデルを必要に応じてトランジスタレベルの一
部だけ置き換え、階層的にシミュレーションを行うこと
により、精度の高い故障診断を、マシンタイムの増大を
防いで行えるという効果がある。
ーションモデルを必要に応じてトランジスタレベルの一
部だけ置き換え、階層的にシミュレーションを行うこと
により、精度の高い故障診断を、マシンタイムの増大を
防いで行えるという効果がある。
【図１】本発明の第一の実施例を示すフローチャートで
ある。
ある。
【図２】本発明の第二の実施例を示すフローチャートで
ある。
ある。
【図３】本発明の第三の実施例を示すフローチャートで
ある。
ある。
【図４】本発明の第一の実施例におけるゲートモデルの
論理回路を示すモデル図である。
論理回路を示すモデル図である。
【図５】テスタエラー情報４と一回目の診断故障シミュ
レーション工程５の結果を示す図である。
レーション工程５の結果を示す図である。
【図６】ゲートレベル・トランジスタレベル混合の論理
回路のモデル図である。
回路のモデル図である。
【図７】本発明の第二の実施例における適用例を表す機
能モデルの論理回路のモデル図である。
能モデルの論理回路のモデル図である。
【図８】機能レベルのブロックの記述例を示す図であ
る。
る。
【図９】テスタエラー情報４と一回目の診断故障シミュ
レーション工程５の結果を示す図である。
レーション工程５の結果を示す図である。
【図１０】機能レベル・トランジスタレベル混合の論理
回路を示すモデル図である。
回路を示すモデル図である。
【図１１】本発明の第三の実施例における適用例を表す
論理回路を示すモデル図である。
論理回路を示すモデル図である。
【図１２】テスタエラー情報４と一回目の診断故障シミ
ュレーション工程５の結果を示す図である。
ュレーション工程５の結果を示す図である。
【図１３】機能レベル・トランジスタレベル混合の論理
回路を示すモデル図である。
回路を示すモデル図である。
１ ゲートモデルの論理回路
２ 故障定義工程
３ 定義故障
４ テスタエラー情報
５ 診断故障シミュレーション工程
６ 被疑故障
７ モデル置換工程
８ ゲートレベル・トランジスタレベル混合の論理回
路 ９ トランジスタレベル故障定義工程 １０ 対象故障 １１ 診断結果 １２ 診断故障シミュレーション工程 １３ 機能モデルの論理回路 １４ 故障定義工程 １５ 機能レベル・トランジスタレベル混合の論理回
路 １６ 論理回路 １７ 故障定義工程 １８ モデル置換工程 １９ トランジスタレベル混合論理回路
路 ９ トランジスタレベル故障定義工程 １０ 対象故障 １１ 診断結果 １２ 診断故障シミュレーション工程 １３ 機能モデルの論理回路 １４ 故障定義工程 １５ 機能レベル・トランジスタレベル混合の論理回
路 １６ 論理回路 １７ 故障定義工程 １８ モデル置換工程 １９ トランジスタレベル混合論理回路
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所
Ｇ０６Ｆ 15/60 ３６０ Ｄ 7922−5Ｌ
Claims (3)
- 【請求項１】 論理回路の故障診断方式において、ゲー
トレベルでモデル化された回路内の素子の入力・出力に
故障を定義する、故障定義工程と、診断故障シミュレー
ション工程と、 診断故障シミュレーション工程で指摘された故障を含む
素子のみトランジスタレベルのモデルに置き換える、モ
デル置換工程と、 置き換えられたトランジスタレベルのモデルに詳細に故
障を定義する、トランジスタレベル故障定義工程と、 第２の診断故障シミュレーション工程とを含むことを特
徴とする、故障診断方式。 - 【請求項２】 請求項１記載の故障診断方式において、
故障定義工程は機能レベルでモデル化された回路内の素
子の入力・出力に故障を定義することを特徴とする故障
診断方式。 - 【請求項３】 請求項１および請求項２記載の故障診断
方式において、故障定義工程はゲートレベルもしくは機
能レベルでモデル化された回路内のネットに故障を定義
することと、前記モデル置換工程は診断故障シミュレー
ション工程で指摘された故障の近傍の素子のみトランジ
スタレベルのモデルに置き換えることを特徴とする故障
診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3186766A JPH0526962A (ja) | 1991-07-26 | 1991-07-26 | 故障診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3186766A JPH0526962A (ja) | 1991-07-26 | 1991-07-26 | 故障診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0526962A true JPH0526962A (ja) | 1993-02-05 |
Family
ID=16194262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3186766A Pending JPH0526962A (ja) | 1991-07-26 | 1991-07-26 | 故障診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0526962A (ja) |
-
1991
- 1991-07-26 JP JP3186766A patent/JPH0526962A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6205559B1 (en) | Method and apparatus for diagnosing failure occurrence position | |
| KR100337696B1 (ko) | 모델 검사를 위한 동작 환경을 자동적으로 생성하는 방법 | |
| US6631344B1 (en) | Method and system for performing deterministic analysis and speculative analysis for more efficient automatic test pattern generation | |
| JPH1172361A (ja) | 診断システム | |
| US5546408A (en) | Hierarchical pattern faults for describing logic circuit failure mechanisms | |
| US20070005323A1 (en) | System and method of automating the addition of programmable breakpoint hardware to design models | |
| Wong | Digital circuit testing: A Guide to DFT and Other Techniques | |
| JP2004240753A (ja) | 設計検証システム、設計検証方法及び設計検証プログラム | |
| JP4636989B2 (ja) | 遅延解析装置、遅延解析方法、遅延解析プログラム、および記録媒体 | |
| US6697982B2 (en) | Generating netlist test vectors by stripping references to a pseudo input | |
| US6836856B2 (en) | Methods for characterizing, generating test sequences for, and/or simulating integrated circuit faults using fault tuples and related systems and computer program products | |
| US6934656B2 (en) | Auto-linking of function logic state with testcase regression list | |
| JPH10239394A (ja) | Ｌｓｉの故障箇所の特定化方法 | |
| JPH0526962A (ja) | 故障診断方式 | |
| US7051301B2 (en) | System and method for building a test case including a summary of instructions | |
| Fummi et al. | Logic-level mapping of high-level faults | |
| JP3099732B2 (ja) | Ｃｍｏｓ集積回路の故障診断装置および診断方法 | |
| JP2861861B2 (ja) | 故障診断システム | |
| Zolotorevich et al. | Development of tests for VLSI circuit testability at the upper design levels | |
| JP3161345B2 (ja) | Ｉｄｄｑ異常を有する故障ブロック特定化方式 | |
| JP2800755B2 (ja) | Ｃｍｏｓ集積回路の故障診断装置及び診断方法 | |
| JPH10247208A (ja) | 集積回路の試験方法および試験装置 | |
| JPH0391846A (ja) | 障害検出回路の相互関係図生成方式 | |
| Nagle et al. | Microprocessor testability | |
| Rajsuman | Extending EDA environment from design to test |