JPH05265862A

JPH05265862A - アドレス指定方法及び手段

Info

Publication number: JPH05265862A
Application number: JP4329167A
Authority: JP
Inventors: James G Brenza; ジェームズ・ジェラルド・ブレンザ; Joseph M Gdaniec; ジョーゼフ・マーチン・グダニェツ; Peter Hermon Gum; ピーター・ハーモン・ガム; Kathryn M Jackson; キャスリン・マリー・ジャクソン; Mark M Maccabee; マーク・モシェ・マカビー; Casper A Scalzi; キャスパー・アンソニー・スカルジ; Bhaskar Sinha; バスカール・シンハ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1992-01-03
Filing date: 1992-12-09
Publication date: 1993-10-15
Anticipated expiration: 2010-08-23
Also published as: EP0549931A1; US5426748A; JPH0778767B2

Abstract

(57)【要約】【目的】本発明の目的は、コンピュータ・システム内
のゲスト／ホスト環境において大型アドレスを使用する
アドレス指定方法を提供することである。【構成】各単位が２ギガバイト（ＧＢ）のサイズを有
するホストＬＶＡＳ中の仮想アドレス指定単位に各ゲス
トＲＡＳを割り当てることによって、各ゲストＲＡＳ
に、ホスト大型仮想アドレス空間（ＬＶＡＳ）の部分が
割り当てられる。ホストＬＶＡＳは、ホスト・アクセス
・リスト（ＡＬ）中のエントリ（ＡＬＥ）のシーケンス
によって表され、各ＡＬＥはホストＬＶＡＳ中の２ＧＢ
の仮想アドレス指定単位を表す。ＡＬＥは、ゲストＲＡ
またはＬＲＡを表すホストＬＶＡの最高位部分を使っ
て、ＡＬ中で選択される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ハイパーバイザ・オペ
レーティング・システムの複数のゲストの実記憶域をホ
ストの大型実記憶域にマップする方法に関するものであ
る。ゲスト記憶域は、従来の通常サイズでも拡張サイズ
でもよい。ホスト記憶域は従来提供されたものより大き
くてもよく、従来のシステムからの上方互換性が必要と
される。

【０００２】

【従来の技術と発明が解決しようとする課題】商用コン
ピュータには、複数のゲスト・オペレーティング・シス
テムを支援するホスト・ハイパーバイザ制御プログラム
によって動作するものがある。その例として、ＩＢＭ
Ｓ／９０００システム用のＩＢＭＶＭ／ＥＳＡプログ
ラミング・システムがある。各ゲストは他のゲストとは
独立に動作し、そのプログラムを実行するとき、それ自
体がシステム全体を有すると知覚する。実際には、メモ
リ及び入出力資源はゲスト間で分割される。資源によっ
ては共用されるものもあり、特定のゲスト専用のものも
ある。ＣＰＵを特定のゲスト専用にすることも可能では
あるが、一般に、このようなシステムにおける１つまた
は複数のＣＰＵは、タイムスライス・タスク指名方式で
共用される。

【０００３】解釈実行モードでは、複数のゲストがそれ
ぞれ、それ自体の「実メモリ」を有すると知覚し、それ
をそのプログラム実行のために使用する。各ゲストが知
覚した「実メモリ」は、システムの実際の実メモリ
（「ホスト・メモリ」とも呼ぶ）の一部分である。各ゲ
ストの実メモリは、ホストの仮想メモリにマップされ、
そこからそのアドレスをホストの実アドレスに変換する
ことができる。したがって、ゲストの実記憶域はホスト
実記憶域の一部分である。基本的に、固定マッピングと
動的マッピングの２種類のマッピングが可能である。固
定割振りでは、ホスト実記憶域のサブセットが１対１で
ゲストに割り振られる。ゲストの実記憶域は専用である
が、その実際のホスト実アドレスは、ゲストが知覚する
ものとは異なることがある。

【０００４】Ｖ＝ＲゲストまたはＶ＝ＦＣゲストのため
にホストＬＶＡを使用することに代わる代替策は、ゲス
ト実記憶域を直接ホスト実記憶域にマップするものであ
る。どちらの機構も、無効なゲストのＣＰＵアクセスに
対して必要な制約を課している。

【０００５】従来の技術では、それぞれ仮想＝実（Ｖ＝
Ｒ）割振り及び仮想＝固定（Ｖ＝Ｆ）割振りと呼ばれる
２種類の固定割振りがある。Ｖ＝Ｒ割振りでは、ゲスト
実記憶域のホスト実アドレスがゲストの値と同じであ
り、すなわち、ゲストをそれ自体の記憶域に制約するた
めにアドレス限界検査のみが必要である。明らかに、１
つのシステムには１つのＶ＝Ｒゲストしかあり得ない。
Ｖ＝Ｆ割振りでは、ゲスト実記憶域に、ゲスト・オペレ
ーティング・システムがとるのと同じサイズの連続した
１組のホスト実アドレス値が割り当てられる。ゲスト実
アドレスからホスト実アドレスに変換（Ｖ＝Ｆゲスト）
する際に、ゲスト実アドレスにオフセットを適用しなけ
ればならない。またアドレス限界検査も必要である。１
つのシステムに多数のＶ＝Ｆゲストがあり得、ホスト記
憶域の量のみによって制限される。

【０００６】上記のゲスト・アドレス指定は、本出願人
に譲渡された米国特許第４８４３５４３号に開示されて
いる。

【０００７】ホスト実記憶域の動的割振りによって、ホ
ストは、その実記憶域の一部分を、性能優先順位のため
に固定割振りを与える必要のない１組のゲストの間で共
用されるように割り振ることができる。例えば、このよ
うな割振りは、正常な動作シナリオに人間の思考時間が
必要な、主として対話的なゲストには十分であると判断
されている。動的割振りは、しばしば仮想＝仮想（Ｖ＝
Ｖ）割振りと呼ばれる。この場合、割振りは、ページと
呼ぶホストの割振り済み記憶単位のレベルで行われ、ゲ
ストのページは必要になるまでホスト実記憶域に割り当
てられない。Ｖ＝Ｖ用に割り当てられたページは、ゲス
ト・オペレーティング・システムを実行するため要求に
応じてページ毎に割り当てられ、アドレスが連続する必
要はない。ゲストは、固定した連続する実記憶域（ゲス
ト仮想記憶域）がその使用のために割り当てられている
と想定するが、ゲスト実記憶域は、実際にはホスト仮想
記憶域にマップされており、ハイパーバイザ・アーキテ
クチュアがホストＤＡＴテーブルを用いてゲスト実アド
レスを変換し、ホスト実記憶域中でゲスト・ページを見
つける。Ｖ＝Ｖ動作では割当てが動的なのでページ不在
が予想され（Ｖ＝ＲまたはＶ＝Ｆでは決して起らな
い）、そのため、ホストはホスト・ページを基準付けさ
れたゲスト・ページに割り当て、失敗したゲスト命令を
再実行させる。１つのシステム中同時に基本的に無限数
のＶ＝Ｖゲストが存在し得る。

【０００８】従来技術のＩＢＭシステムでは、ホスト及
びゲストの仮想メモリと、ホスト及びゲストの実メモリ
は、それぞれ３１ビットのアドレスを使用していた。本
発明は、これらのホスト／ゲスト・アドレスのサイズが
３１ビットより大きいときに起こる問題に関するもの
で、３１ビット・アドレスを使用する従来のプログラム
が３１ビットより大きなアドレス指定（本明細書では、
「大型アドレス指定」と呼ぶ）を使用するシステム上で
動くことができるようにするために、上記の従来のプロ
グラムとの互換性が望まれる。

【０００９】コンピュータ・システム用の大型実アドレ
ス指定は、１９９１年９月４日に出願され、本出願人に
譲渡された米国特許出願第０７／７５４８１０号に記載
されている。上記出願は、３１ビットのゲスト実アドレ
スをどのようにして３１ビットより大きなホスト・アド
レスに、例えば６３ビット・アドレスに変換することが
できるかを記載している。

【００１０】コンピュータ・システム用の大型仮想アド
レス指定は、１９９１年１２月６日に出願された米国特
許出願第８０３３２０号に記載されている。上記出願
は、３１ビット・アドレスを使用する既存の変換テーブ
ルを用いて、大型仮想アドレスをどのように実アドレス
にアドレス変換することができるかを記載している。こ
の変換の後に、結果として得られる３１ビット実アドレ
スを、米国特許出願第０７／７５４８１０号の教示を用
いて、大型実アドレスに変形することができる。

【００１１】以前に出願された米国特許出願第０７／７
５４８１０号及び同第８０３３２０号の主題をすべて、
参照により本明細書に合体する。

【００１２】米国特許出願第０７／７５４８１０号は、
（３１ビット超、例えば６３ビットの）大型実アドレス
指定を開示し特許請求している。米国特許出願第８０３
３２０号の発明による大型仮想アドレス（ＬＶＡ）のア
ドレス変換から得られた、結果として得られる実アドレ
ス（例えば変換されたアドレス）が、米国特許出願第７
５４８１０号の発明を使って大型実アドレス（ＬＲＡ）
として提供できる。

【００１３】米国特許出願第８０３３２０号を用いる
と、３１ビット超、例えば６３ビットの大型仮想アドレ
ス（ＬＶＡ）の変換が可能になる。ＬＶＡは、大型基底
レジスタと大型サイズのアドレス算術回路を使って命令
オペランドから生成され、アドレスの、従来のサイズよ
り大きな部分を扱うための新しい方法と手段を、従来型
の変換テーブルと組み合わせて用いて、小型（すなわち
従来サイズ）実アドレス（ＲＡ）または大型実アドレス
（ＬＲＡ）に変換される。

【００１４】米国特許第４３５５３５５号で、オペラン
ドを含む仮想アドレス空間を識別するためのアクセス・
レジスタ（ＡＲ）が、最初に開示され特許請求された。
ＡＲは、オペランドの生成に使用される基底レジスタに
関連づけられる。ＳＴＤ（セグメントテーブル指定）が
ＡＲの内容として提供されるが、これはオペランドの仮
想アドレスの拡張と見なすことができる。

【００１５】米国特許第４９７９０９８号は、ＡＲとＡ
Ｒに関連するＳＴＤの間に間接性を提供するためにＡＲ
内にＡＬＥＴ（アクセス・リスト・エントリ・トーク
ン）を設けることを開示し特許請求している。ＡＬＥＴ
は、ＡＬＥＮ、ＡＬＥＳＮ、及びＰ制御ビットから成
る。この間接性により、ＡＲを使用するユーザのために
ＡＲに関連するＳＴＤが保護される。ＡＲ変換（ＡＲ
Ｔ）は、ＡＲ中のＡＬＥＴ内のＡＬＥＮ（アクセス・リ
スト・エントリ番号）を使って、関連するＳＴＤを含む
ＡＳＴＥ（ＡＳＮ第２テーブル・エントリ）をアドレス
するＡＬ（アクセス・リスト）中のアクセス・リスト・
エントリ（ＡＬＥ）にアクセスする。

【００１６】米国特許出願第０７／５７７３９５号は、
ホスト・コンピュータ・システム上でエミュレートされ
た複数の仮想計算機ゲストによるデータ空間への共通ア
クセスを可能にする、多重制御データ空間（ＭＣＤＳ）
機能を開示し特許請求している。この機能は、ゲストＤ
ＡＴなしで動作し、ＡＬＥＴ修飾３１ビット・ゲスト実
アドレスを使って、ホストによって作成され管理される
データ空間にアクセスできる、Ｖ＝Ｖゲストの特別の形
であるＭＣＤＳゲストを提供する。ＡＬＥＴ修飾３１ビ
ット・ゲスト実アドレスは、アクセス・レジスタと汎用
レジスタの対に含まれ、ホスト実記憶域中のデータ・ペ
ージを見つけるために、ホストＡＲＴ及びＤＡＴのプロ
セスとテーブルを用いて変換される。

【００１７】

【課題を解決するための手段】本発明は、ホスト／ゲス
ト・モードで動いている機械において、仮想アドレス及
び実アドレスのサイズに対する限界を高めるという問題
に対処するものである。これとは対照的に、コンピュー
タ・システムにおける固有モード・アドレス指定は、各
仮想アドレスを実アドレスに動的に変換することによっ
て、単一段のアドレス変換を提供する。解釈実行モード
でのゲスト・アドレス指定は、各段にＤＡＴ可用性を含
む２段のアドレス変換を提供する。オフセット変換は通
常、ＤＡＴ変換の代りに、好ましいゲスト（例えばＶ＝
Ｇゲスト）用にホスト・レベルで使用される。

【００１８】本発明によれば、大型仮想アドレス（ＬＶ
Ａ）または大型実アドレス（ＬＲＡ）あるいはその両
方、例えば４７ビットまたは６３ビット・サイズが、ホ
スト・レベルまたはゲスト・レベルで使用できる。

【００１９】本発明は、現在のアクセス・レジスタ（Ａ
Ｒ）構造を修正し、修正された構造をゲストの大型アド
レス指定に適用する。

【００２０】本発明により、コンピュータ・システム
は、１つまたは複数のホスト大型仮想アドレス空間（Ｌ
ＶＡＳ）のそれぞれの部分をそのゲストに、当該の大型
実アドレス空間（ＬＲＡＳ）を含むように割り振ること
ができ、またホストが、ゲストから提供された大型実ア
ドレスをホストの大型アドレス空間（ＬＲＡＳ）に変換
できるようにする。この変換処理で、ゲスト実アドレス
がホスト仮想メモリ、アドレスにマップされる。変換の
第２ステップは、ホスト仮想メモリ・アドレスからホス
ト実メモリ・アドレスへの変換である。この変換は、Ｖ
＝Ｖゲストで典型的なものである。Ｖ＝Ｒゲストおよび
Ｖ＝Ｆゲストでは、ゲスト実アドレスがホスト実アドレ
スに直接マップされる。

【００２１】ゲストは、小型または大型仮想アドレス、
小型または大型実アドレス、あるいはＡＬＥＴ修飾小型
実アドレスのいずれをも使用できる。ゲストのプログラ
ムが小型仮想アドレス（ＶＡ）または小型実アドレス
（ＲＡ）を使用する場合には、ゲストは米国特許出願第
０７／７５４８１０号に記載された機能を使って、結果
として得られるゲストＲＡをゲストＬＲＡに変換する。
ゲストのプログラムが大型仮想アドレス（ＬＶＡ）を使
用する場合には、ゲストは米国特許出願第８０３３２０
号及び第０７／７５４８１０号に記載された機能を使っ
て、ゲストＬＶＡをゲストＬＲＡに変換する。その結果
得られるこれらのゲストＬＲＡは、ホストＬＶＡＳ中で
ホストＬＶＡになる。

【００２２】次にホストは、米国特許出願第８０３３２
０号及び第０７／７５４８１０号に記載された機能を使
って、これらのホストＬＶＡをホストＬＲＡに変換し、
このホストＬＲＡは、本発明で記載する制御装置を用い
てコンピュータ・システム内の実際のメモリにアクセス
するために使用される。ゲストのプログラムがＡＬＥＴ
修飾小型実アドレス（ＡＬＥＴ修飾ＲＡ）を使用する場
合には、ゲストは本明細書に記載する機能を使って、こ
れらの修飾ゲスト実アドレスをホストＬＲＡに変換す
る。

【００２３】本発明は、これらのアドレス変換を当該の
ゲストに合わせた形で制御するための、各ゲストとホス
トとの間の独特なインタフェースを提供する。

【００２４】本発明は、ホスト仮想アドレス指定手段を
サポートするための２つの新規な方法を提供する。１つ
の方法では、すべてのゲスト大型実アドレス空間（ゲス
トＬＲＡＳ）を、１組のホスト・アクセス・リスト・エ
ントリ（ホストＡＬＥ）を用いて単一のホスト大型仮想
アドレス空間（ホストＬＶＡＳ）にマップする。１組の
ホストＡＬＥは、１つまたは複数のホスト・アクセス・
リスト（ホストＡＬ）中に位置することができる。ホス
トＬＶＡＳが非常に大きいときは、１組のＡＬＥの複数
のＡＬを使用することができる。特定のゲスト用のＡＬ
Ｅを含む適切なＡＬが上記手段に提供され、上記手段に
よって見つけられる。単一ゲストは、単一ＡＬのＡＬＥ
中に含まれなければならない。

【００２５】もう１つの方法では、各ゲスト大型実アド
レス空間（ゲストＬＲＡＳ）ごとに別々の１組のホスト
ＡＬＥを使用する。これら別々のホストＡＬＥの組は、
単一ホストＬＶＡＳを含んでもよく、複数の異なるホス
トＬＶＡＳを含んでもよい。

【００２６】本発明では、各ゲストごとに制御ブロック
を提供する。このゲスト制御ブロック（ＧＣＢ）は、そ
の中の独自フィールドによってサポートされた本発明に
よるいくつかの特徴を提供する。例えば、本発明の１つ
の特徴は、ＧＣＢを使ってそれぞれの「ゲスト大型メモ
リ」を定義する手段を含む。このゲスト大型メモリは、
非常に広い範囲にわたる任意の量をゲスト用の量の記憶
域にセットできる。もう１つの特徴は、ゲストが、従来
の小型（仮想及び実）アドレスを用いてプログラムを実
行できるようにし、（やはりＧＣＢ内で定義されてい
る）ゲスト大型メモリ中にアクセスするための、この従
来の小型アドレスをゲスト大型実アドレス（ゲストＬＲ
Ａ）に拡張できるようにする。もう１つの特徴は、ゲス
ト大型実アドレス（ゲストＬＲＡ）をホスト大型仮想ア
ドレス（ホストＬＶＡ）にマップするものである。もう
１つの機能は、（ゲスト用の）ホストＬＶＡと（システ
ムの実際のメモリである）ホスト大型メモリとの間の各
種のアドレス変換手段を提供する。

【００２７】ゲストは次のオプションを有する。すなわ
ち、１．小型仮想または実アドレス（現プログラムに見
られるようなＶＡまたはＲＡ）を用いてプログラムを実
行する。２．大型仮想または実アドレス（ＬＶＡまたは
ＬＲＡ）を用いてプログラムを実行する。あるいは３．
ＭＣＤＳＡＬＥＴ修飾小型実アドレス（ＲＡ）を用い
てプログラムを実行する。いすれの場合でも、ゲストＶ
ＡまたはＲＡは、システムの実際の大型メモリにアクセ
スするため、ホスト大型実アドレスに変換される。

【００２８】本発明は、６４ビットまでのアドレスを用
いたゲスト実記憶域のホスト・マッピングの仮想アドレ
ス限界を拡張できるが、４７ビット論理アドレスに特に
適合する。というのは、ＥＳＡ／３９０アクセス・レジ
スタ・アーキテクチャが、ＡＬＥＮ修飾３１ビット仮想
アドレス限界と３１ビット実アドレス限界を効果的に提
供するからである。ＥＳＡ／３９０３１ビット仮想ア
ドレス（ＶＡ）は、Ｂ、Ｘ、Ｄオペランド・フィールド
から生成され、あるいはＰＳＷ命令アドレス・フィール
ドから提供される。またＡＲ中の１６ビットＡＬＥＮを
使って（２ＧＢＶＡＳを表す）変換テーブルが得られ、
この変換テーブル中で３１ビットＶＡが変換される。し
たがって、３１ビットＶＡと１６ビットＡＬＥＮは合計
４７ビットを提供し、３１ビットＶＡと３１ビットＲＡ
をサポートする。

【００２９】本発明は、現在のＥＳＡ／３９０アクセス
・レジスタ（ＡＲ）アーキテクチャからの上方互換性を
維持しながら、２ＧＢ限界を超えるゲスト実記憶域のホ
ストによる論理ＤＡＴ−ＯＮ（仮想）アドレス指定を、
ＬＶＡＳ（大型仮想アドレス空間）用の２⁶³バイトの限
界まで拡張する。４７ビットの制約がある場合、本発明
は、現在のＡＲＴ（アクセス・レジスタ変換）及び現在
のＤＡＴ（動的アドレス変換）のアーキテクチャを使用
することができる。４７ビットの大型仮想アドレス（Ｌ
ＶＡ）は、現在の２ＧＢのアドレス空間限界の６５５３
５倍までのサイズを持つ、２⁴⁷バイトまでのＬＶＡＳ
（ＬＶＡ空間）中のどのバイトを位置決めすることもで
きる。

【００３０】ＣＰの解釈実行モードでは、ゲスト制御ブ
ロックは、ＥＳＡ／３９０ＳＩＥＳＤ（解釈実行開始状
態記述）ブロックでもよい。これは、ホストＡＬ（アク
セス・リスト）が複数のＬＲＡＳ表現を含むことができ
るように修正されたＶＭ（仮想機械）を表し、したがっ
て各ゲストのＳＩＥＳＤ中に、ゲストのＬＲＡＳ用の
最初のＡＬＥを位置決めするためのＡＬＯＦＦＳＥＴ
フィールドを設けることによって、複数（またはすべ
て）のゲスト実アドレスを１組のＡＬＥ中にマップする
ことができる。

【００３１】

【実施例】

様々なタイプのゲスト用の大型アドレス指定（図９）１例として、４つの異なるタイプのゲストを図９に示
す。これらは、Ｖ＝Ｒ（仮想＝実）ゲスト、Ｖ＝ＦＣ
（仮想＝固定連続）ゲスト、Ｖ＝ＦＤ（仮想＝固定不連
続）ゲスト、Ｖ＝Ｖ（仮想＝仮想）ゲストである。各ゲ
スト・タイプの定義は、ゲストの実アドレス空間がホス
トの実アドレス空間のサブセットに変換される方式によ
って一義的に特徴づけられる。図９に示す各タイプごと
に１つずつのゲストは、それぞれ２ＧＢを超えるメモリ
・サイズを有するゲスト実アドレス空間（ゲストＬＲＡ
Ｓ）を有する。各ゲストは、アドレス０から始まって２
ＧＢより大きなアドレスで終わる、２ＧＢの整数倍で示
される、線形実アドレス空間を有する。

【００３２】Ｖ＝Ｒゲストは８ＧＢのゲスト実メモリを
有し、Ｖ＝ＦＣゲストは６ＧＢのゲスト実メモリを有
し、Ｖ＝ＦＤゲストは１２ＧＢのゲスト実メモリを有
し、Ｖ＝Ｖゲストには１０ＧＢのホスト実記憶域が割り
振られる。Ｖ＝Ｖゲストの実アドレスはホスト・セグメ
ントとページ・テーブルを使って変換され、またページ
不在が許容されるので、Ｖ＝Ｖゲストの実記憶域サイズ
と、このタイプのゲストが動的に使用できるように割り
振られたホスト記憶域のサイズとの間に相関がある必要
はない。その代りに、この関係は性能期待度によって決
定される。ホスト実メモリ（実際のシステム・メモリで
あるホストＬＲＡＳ）は、０から始まり６０ＧＢサイズ
で終わるものとして表されている。この実施例では、ホ
ストＬＲＡＳは（６３ビット実アドレス用には）２⁶³バ
イトまでのどんな量でもよい。各ゲストＬＲＡＳは、ホ
ストＬＲＡＳにマップされる（すべての非Ｖ＝Ｖゲスト
用の）全ゲスト空間が合計してホストＬＲＡＳより大き
くならない限り、どんなサイズでもよい。

【００３３】ホストは、大型アドレス空間（ホストＬＲ
ＡＳ）を有し、これはこの実施例のホスト・アドレス・
サイズである２⁶³までのどんな量でもよい。図９では、
ホストは３６ＧＢを超えるＬＲＡＳを有し、その中です
べてのゲストが０と３６ＧＢの間の単一ホスト仮想アド
レス空間にマップされる。すなわち、Ｖ＝Ｒゲストの８
ＧＢのＬＲＡＳはホストＬＲＡＳの０と８ＧＢの間の部
分にマップされ、Ｖ＝ＦＣゲストの６ＧＢのＬＲＡＳは
ホストＬＲＡＳの１２ＧＢと１８ＧＢの間の部分にマッ
プされ、Ｖ＝ＦＤゲストの１２ＧＢはホストＬＶＡＳの
１４〜２６ＧＢの部分（ホストＬＲＡＳの８ＧＢから１
２ＧＢまで、２０ＧＢから２６ＧＢまで、及び２８ＧＢ
から３０ＧＢまでの部分）にマップされ、Ｖ＝Ｖゲスト
の１０ＧＢはホストＬＶＡＳの２６〜３６ＧＢの部分
（ホストＬＲＡＳの１８ＧＢから２０ＧＢまで、４２Ｇ
Ｂから４６ＧＢまで、及び３４ＧＢから３８ＧＢまでの
部分）にマップされる。

【００３４】図９には、例示のために１つのＶ＝Ｖゲス
トだけが示してある。前に説明したように、Ｖ＝Ｖゲス
トの性質は、ホストが多くのＶ＝Ｖゲストの間でホスト
実記憶域の一部分を時分割して、実際にいつでも一時に
実行される複数のプログラムの要求を満たすように動的
割振りを行うことである。各Ｖ＝Ｖゲストは、ホストＬ
ＶＡＳの１つの独自部分を占有する（または多分、それ
自体の独自のホストＬＶＡＳを占有する）が、そのペー
ジは、実記憶域に割り当てられるとき、ホスト実記憶域
の他の任意のゲストと同じ範囲に割り振られる。すなわ
ち図９では、これらのページはすべて、すべてのＶ＝Ｖ
ゲスト実ページをバックアップするためのホスト割振り
域である、１８−２０ＧＢ、４２−４６ＧＢ、または３
４−３８ＧＢの範囲のページによってバックアップされ
る。

【００３５】図９には示してないが、ＭＣＤＳＡＬＥ
Ｔ修飾ゲスト実アドレスは、ホストＡＲで指定された仮
想アドレス中にマップされる。続いてこれらのアドレス
は、米国特許出願第０７／７５４８１０号の教示を用い
て、ホストＡＲＴ及びホストＤＡＴを使ってホスト実ア
ドレスにマップされる。

【００３６】複数のゲストＬＲＡが単一のＡＬにマップ
されると、ホストは、その特定のゲストを表す適切なア
クセス・リスト・エントリ（ＡＬＥ）を使って複数のゲ
ストのそれぞれにアクセスできる。これは、ホストによ
ってロードされる制御レジスタを使って従来のＡＲＴプ
ロセスで達成される。別法として、米国特許第８０３３
２０号に記載の方法と手段を使用して、ホストが複数の
ＡＬを連結し、これを１つのＬＶＡと見てもよい。この
場合、米国特許出願第８０３３２０号に記載されるよう
なアクセス・リスト原点（ＡＬＯ）がアクセス登録簿エ
ントリ（ＡＤＥ）に含まれる。

【００３７】図９には、ホストＬＶＡＳの各ゲストに割
り当てられた部分がホストＬＲＡＳ上にアドレス変換さ
れる方式を表している。異なるタイプのゲストは異なる
形でホストＬＲＡＳ中に変換されることに留意された
い。Ｖ＝Ｒゲストは１対１のアドレス変換関係でホスト
・メモリの最初の８ＧＢを占め、Ｖ＝Ｒゲストはホスト
実アドレス０から始まらなければならない。Ｖ＝ＦＣゲ
ストの６ＧＢのＬＲＡＳも１対１のアドレス変換関係で
ホストＬＲＡＳの６ＧＢを占めるが、ホスト・メモリ中
でホスト実アドレス０から１２ＧＢオフセットした所か
ら始まらなければならず、ホストＬＲＡＳの１２ＧＢと
１８ＧＢの間にマップされる。したがってＶ＝Ｒ及びＶ
＝ＦＣゲストＬＲＡＳはそれぞれ、ホストＬＲＡＳの連
続する部分にマップされなければならない。

【００３８】しかし、Ｖ＝ＦＤゲスト及びＶ＝Ｖゲスト
は、それぞれホストＬＲＡＳ中に不連続にマップするこ
とができる。図では、Ｖ＝ＦＤゲストの１２ＧＢのＬＲ
ＡＳは、ホストＬＲＡＳの３つの不連続な部分、すなわ
ち８ＧＢから１２ＧＢまで、２０ＧＢから２６ＧＢま
で、及び２８ＧＢから３０ＧＢまでのホスト大型実アド
レス（ＬＲＡ）にマップされている。割振りの細分性
は、単一ＡＬＥによってカバーされる２ＧＢのアドレス
可能度である。Ｖ＝Ｖゲストの１０ＧＢのＬＲＡＳは、
ホスト・メモリのＶ＝Ｖゲスト用に割り振られた部分で
使用可能かつ割当て可能などこででも、４ＫＢのページ
・フレームに動的にマップされる。したがって、これら
のページ・フレームは、ゲスト実アドレス可能度の損失
もアクセス時間の損失もなしに、ホスト・メモリ中のど
こにでも分散させることができる。図９では、Ｖ＝Ｖゲ
ストの１０ＧＢのＬＲＡＳが、ホストＬＲＡの１８ＧＢ
から２０ＧＢまで、４２ＧＢから４６ＧＢまで、及び３
４ＧＢから３８ＧＢまでの間に位置する不連続なページ
群にマップされている。

【００３９】次に、好ましい実施例ではゲストからホス
トへのＬＲＡのマッピングが、様々なタイプのゲストで
どのように達成されるかを、それぞれのゲスト・タイプ
について好ましい実施例を開示する残りの図１ないし図
８を用いて説明する。

【００４０】ゲスト大型アドレス指定の基礎本発明の実施例では、各ゲストを表す当該のゲスト制御
ブロック（ＧＣＢ）をシステム・メモリ中に設ける。

【００４１】ＧＣＢは、ＩＢＭＥＳＡ／３９０アーキ
テクチャの解釈実行開始（ＳＩＥ）命令を使ってアクセ
スすることができる。ＳＩＥ命令は、状態記述（ＳＤ）
のアドレスをそのオペランドとする。つまりＳＤがＧＣ
Ｂとなる。ＳＩＥ命令を使って、コンピュータ・システ
ムの仮想計算機（ＶＭ）ゲストの実行を開始する。ＳＩ
ＥＳＤ中のフィールドは、特定のＧＣＢフィールドが
指定されている場合を除き、ここに記載する好ましい実
施例では各ＧＣＢ中の諸フィールドであると仮定する。

【００４２】ＧＣＢはゲスト・タイプ・フィールドを含
む。このフィールドはゲストをＶ＝Ｒ、Ｖ＝ＦＣ、Ｖ＝
ＦＤ、またはＶ＝Ｖとして識別し、各ゲストのＬＲＡＳ
をホストのＬＲＡＳにマップするために使用されるアド
レス変換の方式を制御する。ゲスト・タイプが異なる
と、ゲストＬＲＡをホストのＬＲＡＳのサブセットにマ
ップするために使用されるホスト・アドレス変換方式も
異なってくる。各ＧＣＢは、特定のゲスト・タイプ用の
アドレス変換をサポートする他の多くのフィールドを有
する。

【００４３】ホスト大型仮想アドレス空間（ＬＶＡＳ）
の表現図１と図２はそれぞれ、ゲスト小型実アドレス（ゲスト
ＲＡ）及びゲスト大型実アドレス（ゲストＬＲＡ）がマ
ップされるホスト大型仮想アドレス空間（ＬＶＡＳ）を
表す２つの異なる方法を示す。このゲストＬＲＡにＡＬ
ＥＮオフセットに相当する量を加えたものが、ホスト大
型仮想アドレス（ホストＬＶＡ）である。次にこのホス
トＬＶＡは、このゲスト用に指定された方法を使ってホ
スト大型実アドレス（ホストＬＲＡ）に変換され、その
後に、（ゲスト・データ・アクセス要求を示す）ゲスト
のアドレスが、コンピュータ・システム・メモリ中の要
求されたデータにアクセスすることができる。

【００４４】どちらの方法も、あらゆるゲストＬＲＡＳ
を単一のホスト・アクセス・リスト（ＡＬ）または複数
のホストＡＬにマッピングするためにＶ＝Ｖ及びＶ＝Ｆ
Ｃタイプのゲストが使用する様々なタイプのアドレス変
換方法のすべてで、ホストＬＶＡＳを表すことができ
る。各ゲストＬＲＡＳは、ホストＬＶＡＳの連続部分上
に重ね合わされる。

【００４５】図１に示す方法では、各ゲストにホスト・
アクセス・リスト（ホストＡＬ）の異なる連続部分を割
り当て、したがって単一のホストＡＬが複数のゲスト実
記憶域にホストＬＶＡＳを提供する。

【００４６】図２に示す方法では、各ゲストに異なるホ
ストＡＬを割り当て、したがって複数のホストＡＬが単
一のホストＬＶＡＳまたは複数のホストＬＶＡＳを提供
する。ＡＬは、すべてのゲストのホスト・アドレス指定
が可能なように、アクセス・ディレクトリ（ＡＤ）を介
して接続することができる。この機構は米国特許出願第
８０３３２０号に記載されている。図１と図２を組み合
わせるとそれぞれ複数のゲスト実記憶域をマップする複
数のＡＬが提供されることは明白であるが、図示されて
いない。また、ゲスト記憶域を、それぞれ１つまたは
（多分アクセス・ディレクトリ（ＡＤ）を介して接続さ
れた）複数のＡＬで表される複数のホストＬＶＡＳにマ
ップするという別の方法も明白であるが、図示されてい
ない。

【００４７】この２つの方法は、基本的に米国特許出願
第８０３３２０号に開示され特許請求されたＬＶＡＳ法
を使用しており、ＡＬ中の各エントリ（ＡＬＥ）が、
「同一の」ホスト大型仮想アドレス空間（ＬＶＡＳ）の
異なる部分を表す。図１の方法では、ホストＬＶＡＳは
単一のＡＬ中の連続するＡＬＥによって表される。各ゲ
ストには、ＡＬ中で各ゲストごとに異なるオフセットを
用いてアクセスされる、連続するＡＬＥのサブセットが
割り当てられる。

【００４８】図２の方法では、ホストＬＶＡＳは、複数
のゲストが使用するＡＬシーケンス中の複数の連続する
ＡＬＥによって表される。各ゲストには異なるＡＬが割
り当てられ、オフセットはない。

【００４９】ここに挙げる好ましい各実施例では、ホス
トＬＶＡＳの２ＧＢ部分を表す各ＡＬＥを選ぶことによ
って、ＩＢＭＥＳＡ／３９０及びＩＢＭシステム／３
７０アーキテクチャからの上方互換性が維持される。Ｅ
ＳＡ／３９０及びシステム／３７０では、あるＡＬ中の
各ＡＬＥは「異なる」仮想アドレス空間を表す。本発明
では、ホストＡＬ中のすべてのＡＬＥが「同じ」ホスト
仮想アドレス空間に存在することができる。好ましい実
施例、及びＥＳＡ／３９０とシステム／３７０では、各
ＡＬＥは、最高２ＧＢまでの仮想アドレス空間を表す変
換テーブル（たとえば、セグメント・テーブル）を表
す。この現在の２ＧＢ変換テーブルを使用すると、ＥＳ
Ａ／３９０及びシステム／３７０アーキテクチャからの
上方プログラミング互換性が得られる。すなわち、古い
変換テーブルを本発明で使用することができる。

【００５０】あるゲスト・タイプでは、ゲスト実記憶域
（ＲＡまたはＬＲＡ）がホスト仮想記憶域にマップでき
るとしても、ホスト仮想記憶域へのマッピングが、ゲス
ト動作中にゲスト実記憶域のホスト実記憶域への変換に
は使用されない。これは、優先ゲストにより高い性能を
与えるために行われる。

【００５１】複数のゲストが同じアクセス・リストに割
り当てられる（図１）図１は、ホスト大型仮想アドレス空間（ホストＬＶＡ
Ｓ）を表す第１の方法を示す。この方法では、複数のゲ
スト大型実アドレス空間（ゲストＬＲＡＳ）を、単一ホ
ストＬＶＡＳを表す「１つの」アクセス・リスト（Ａ
Ｌ）にマップする。

【００５２】各ゲストＬＲＡＳは、ＡＬ中の連続するＡ
ＬＥのサブセットにマップされ、ＡＬ中の事前に指定さ
れたオフセットの所から始まる。ＡＬ中の各ＡＬＥは、
ホストＬＶＡＳ内の２ＧＢ境界上の２ＧＢのアドレス範
囲を表す。

【００５３】各ゲストにはＡＬ中で異なるオフセットが
割り当てられる。図１の第１ゲストには、ゼロのオフセ
ットが割り当てられる。

【００５４】各ゲストのＬＲＡＳに割り当てられたＡＬ
Ｅの数は、２ＧＢ単位で表したゲストＬＲＡＳサイズ
を、すぐ上の２の整数倍に丸めたものである。したがっ
て各ゲストに割り当てられたＡＬＥサブセットは、ホス
トＬＶＡＳ中で２ＧＢの整数倍のアドレス範囲を提供す
る。

【００５５】図１は、それぞれ４ＧＢ、６ＧＢ、及び８
ＧＢのゲストＬＲＡＳを有する３つのゲストを示す。こ
の例では、第１ゲストは２つのＡＬＥを有し、第２ゲス
トは３つのＡＬＥを有し、第３ゲストは４つのＡＬＥを
有する。

【００５６】隣接するＡＬＥサブセットを有するゲスト
の間にオーバーラップするＡＬＥは設けられない。

【００５７】ＡＬ中の隣接するＡＬＥサブセットは、そ
れらの間に無効なＡＬＥを入れて分離する必要はない。
しかし、（例えば、あるゲストのためにそのアドレス範
囲の上端に将来拡張可能な空間を予約するための）１つ
または複数の無効ＡＬＥで、隣接するサブセットが分離
されることがある。これは図１には示されていない。サ
ブセットに割り当てられないＡＬＥはすべて、無効にセ
ットすることができる。図１でＡＬの下端側の無効ＡＬ
Ｅ、及びＡＬの上端側の有効ＡＬＥに留意されたい。

【００５８】図１では、ホストＬＶＡＳが、米国特許出
願第８０３３２０号の記載に従って図のＡＬ中で表され
ている。上記出願では、大型仮想アドレス（ＬＶＡ）の
ＡＬＥＮ部分は、アクセス・レジスタ（ＡＲ）を使用せ
ずに、アドレス算術回路によって生成し提供することが
できる。別法として、図１のＬＶＡのＡＬＥＮ部分を、
アドレス算術回路を使用せずに、アドレス指定に使用さ
れるオペレーティング・システムによって生成すること
もできる。ＬＶＡ中のＡＬＥＮフィールドは、ＬＶＡの
高位から２番目の部分からＬＶＡの低位３１ビットの左
までの、１組のビットである。米国特許出願第８０３３
２０号では、ＡＬＥＮがＬＶＡ内で任意の妥当なサイズ
を有することができると記載している。

【００５９】ＡＬＥＮ中のビットの数によって、ＡＬ中
のＡＬＥの最大数が決まる。例えば、４７ビットのＬＶ
Ａでは、ＡＬＥＮフィールドはその高位１６ビットを占
めることができ、したがって、ＡＬは最高６５５３６個
のＡＬＥ（２¹⁶）を含むことができ、最高２⁴⁷バイトの
容量を持つホストＬＶＡＳを表すことができる。どのＡ
Ｌも、すべての未使用ＡＬＥを無効状態に設定すること
によって、（すなわち各無効ＡＬＥ中の有効ビットをオ
フにセットすることによって、）その最大ＡＬＥ数より
少ない数のＡＬＥを使用することができる。無効ＡＬＥ
は、図では破線の枠で示してある。ＭＳＥは、ホストＡ
Ｌ中にインデックスする前に検査されるので、ゲストに
とって利用可能でない記憶域を表すために無効エントリ
を用いてＡＬを拡張する必要はない。これによって記憶
域の大幅な節約が可能である。

【００６０】ゲストのゲストＬＲＡ（ゲスト大型実アド
レス）を使って、そのゲストに割り当てられたＡＬＥサ
ブセット内のＡＬＥ−ｊを選択する。これを行うには、
まずゲストＬＲＡ中のＡＬＥＮフィールドを選択する。
次に、そのゲストＬＲＡのＡＬＥＮ部分を、（所定のＡ
ＬＥ数として定義された）当該ゲストのオフセットに加
える。この加算の結果、ホストＡＬの始めからそのゲス
ト用の所要ＡＬＥ−ｊへとインデックスするＡＬＥＮを
含む、ホストＬＶＡが生成される。このホストＬＶＡ
は、図１にオフセットが３のゲストについて示してあ
る。ホストＬＶＡの低位３１ビット（ＤＡＴＶＡ部
分）は、ゲストＬＲＡの低位３１ビットと同じである。
これは、本明細書に記載の第１の方法で使用するホスト
ＬＶＡ生成の例である。

【００６１】一般にアドレス指定ハードウェアは、この
インデクシング動作中にテストを行って、ＡＬＥＮが当
該のゲストに割り当てられたＡＬＥの最大数である「ゲ
スト・エクステント」を超えないことを確認する。この
テストでは、各ゲストＬＲＡのサイズを、あるゲストの
ＬＲＡ用に使用されているビット数中で利用可能なサイ
ズよりも小さなサイズに制限する。ホストは、ＡＬ中の
どのＡＬＥにもアクセスできなければならないので、こ
のテストを受けない。

【００６２】あるゲスト用のアクセスされる所要ＡＬＥ
−ｊを使って、変換テーブルＤＡＴ−ｊ（従来型のアド
レス変換テーブルでよい）にアドレスする。変換される
（ＤＡＴＶＡ）アドレスは、３１ビットの従来型のホ
スト仮想アドレス（ＶＡ）である。

【００６３】ホストが使用するＡＬは、「ＤＵＣＴ．Ｄ
ＵＡＬＤ」と「ＡＳＴＥ．ＰＳＡＬＤ」の２つのエント
リを有する、図１のテーブル２１を使って選択される。
その際「ＡＳＴＥ．ＰＳＡＬＤ」は、現在のＩＢＭＥ
ＳＡ／３９０アーキテクチャに見られる従来技術に存在
するような、ホストＡＬを探し出すために使用される。
現ホストＬＶＡ中のＰビットの状態によって、ＬＶＡ変
換に使用されるＡＬが選択される。別法として、米国特
許出願第８０３３２０号の方法と手段を使用して、ホス
トが、複数のＡＬを連結し、単一ホストＬＶＡＳ中です
べてのゲストを見ることもできる。この場合、米国特許
出願第８０３３２０号に記載されているように、ホスト
・アドレス指定のために、ＡＬＯがＡＤＥ中に含まれ
る。

【００６４】各ゲストが異なるＡＬに割り当てられる
（図２）図２は、複数の別々のアクセス・リスト（ＡＬ）（各ゲ
ストごとに別々のホストＡＬ）を使用するという、ホス
トＬＶＡＳを表す第２の方法を示す。それぞれのゲスト
用の別々のＡＬは、ホスト自体がゲスト記憶域にアクセ
スできるように、下記の２つの異なる方法で指定するこ
とができる。１．別々のＡＬ用のオペレーティング・シ
ステム・セットアップ・アドレスを有し、現在のＥＳＡ
／３９０アクセス・レジスタ・アーキテクチャを使用し
て、現ゲスト用の当該のＡＬにアクセスする。２．米国
特許出願第８０３３２０号に定義されたタイプのアクセ
ス・ディレクトリ（ＡＤ）を使って、ホストＬＶＡＳの
すべてのＡＬを表す。この場合、ホスト・アドレス指定
のために、ＡＬＯがＡＤＥ中に含まれる。

【００６５】図２では、（図１と同様に）各ゲストに、
ゲスト実アドレス０から始まり、任意の２ＧＢアドレス
指定境界の前または境界上で終わるアドレス指定範囲を
有する、大型実アドレス空間（ＬＲＡＳ）を提供する。
各ゲストのＬＲＡＳは、当該のＡＬに関連づけられ、そ
の最初のＮ個のＡＬＥが、その各ゲストのＬＲＡＳ内の
２ＧＢのアドレス・セグメントのシーケンスにそれぞれ
割り当てられる。したがって、各ゲストのＬＲＡＳに割
り当てられるＡＬＥの数は、２ＧＢ単位で表したゲスト
ＬＲＡＳサイズである。

【００６６】図２では、ＡＬ−０ないしＡＬ−Ｎが、ゲ
スト０ないしＮに割り当てられる。図の３つのＡＬはそ
れぞれ、異なるサイズのゲストＬＲＡＳ、すなわち４Ｇ
Ｂ、６ＧＢ、８ＧＢを表す。

【００６７】ＡＬ−０ないしＡＬ−Ｎはすべて、米国特
許出願第８０３３２０号に記載され特許請求されている
タイプのアクセス・ディレクトリ（ＡＤ）中の有効エン
トリ（ＡＤＥ）によってホストＬＶＡＳ中にマップされ
る。その際、ホスト大型仮想アドレスのＡＤＥＮ部分と
ＡＬＥＮ部分は、アドレス算術回路によって生成され
る。ＡＤＥＮは、ＬＶＡの高位部分の１組のビットであ
り、ＡＬＥＮは、ＬＶＡの高位から２番目の部分の１組
のビットである。ＬＶＡの低位部分はそのＤＡＴＶＡ部
分である。上記出願は、ＡＤＥＮとＡＬＥＮがそれぞれ
ＬＶＡ内で任意のサイズをとることができ、それらの連
結によって、ＬＶＡＳを表すことのできるＡＬＥの最大
数が決定されると記載している。この機構では、ＡＬＯ
がＡＤＥ中に含まれる。

【００６８】例えば６３ビットのＬＶＡでは、ＬＶＡの
高位１６ビット・フィールドが、最高６５５３６個のＡ
Ｌ（及び６５５３６個のゲスト）をサポートできるＡＤ
ＥＮフィールドとして割り当てられる。ＬＶＡの高位か
ら２番目の１６ビット・フィールドは、そのＡＬＥＮフ
ィールドとして割り当てられ、したがって各ＡＬは（各
ゲストごとに最高１３１０７２ＧＢの連続したアドレス
をサポートする）最高６５５３６個のＡＬＥという最大
サイズを持つことができる。どのＡＬも、必ずしもどれ
かのゲストに割り当てる必要はない。また、あるゲスト
に（またはホストに）割り当てられたどのＡＬも、現在
使用されていないＡＬＥを無効状態に設定することによ
って、例えば、各無効ＡＬＥ中の有効ビットをオフにセ
ットすることによって、そのＡＬＥの最大数より少ない
ＡＬＥを活動化することができる。

【００６９】例えば、ＡＬ−ｋは、ゲストｋが使用する
ように割り当てられ、ゲストｋによって提供される４７
ビットＬＲＡによってアドレスされる。ホストによって
使用されているＬＶＡの高位１６ビットによって、仮想
計算機実記憶域を定義するＡＬのＡＬＯが決定される。
次いで、ゲスト−ｋ（ゲストＬＲＡ）用のホストＬＶＡ
中のＡＬＥＮをＡＬ−ｋ中のインデックスとして使用す
ることによって、ＡＬ−ｋ中でＡＬＥ−ｊを選択する。
選択されたＡＬＥ−ｊは、特定の変換テーブルＤＡＴ−
ｊ（従来型の変換テーブルであると仮定）を探し出すた
めに従来のプロセスで使用されるアドレスを含む。次
に、この変換テーブルを使用して、現ゲスト−ｋのＬＲ
Ａ用に提供されている同じホストＬＶＡの低位３１ビッ
トを変換し、そのＬＶＡ用の変換済みアドレスを得る。
得られた変換すべきアドレスは、ＬＲＡでもよく、また
は米国特許出願第０７／７５４８１０号に記載され特許
請求されている手段及び方法を用いてＬＲＡ中に作成さ
れる３１ビットＲＡでもよい。

【００７０】図１と同様に、ＡＬＥＮフィールド中のビ
ット数によって、ＡＬ中のＡＬＥの最大数が決定され
る。例えば４７ビットＬＶＡでは、ＡＬＥＮフィールド
はＬＶＡ中で高位１６ビットを占めることができ、した
がってＡＬは、最高２⁴⁷バイトの容量を有するホストＬ
ＶＡＳを表す、最高６５５３６個のＡＬＥ（２¹⁶）を含
むことができる。どのＡＬも、すべての未使用ＡＬＥを
無効状態に設定することによって（すなわち、各無効Ａ
ＬＥ中の有効ビットをオフにセットすることによっ
て）、その最大ＡＬＥ数より少ないＡＬＥを使用するこ
とができる。無効ＡＬＥは、図１では破線の枠で示して
ある。

【００７１】ゲストＬＲＡ（ゲスト大型実アドレス）
は、ホストＡＬ中でそのゲスト用のＡＬＥ−ｊを選択す
るために使用される。これを行うには、まずゲストのＬ
ＲＡを表すホストＬＶＡ中のＡＬＥＮフィールドを選択
する。次いで、ホストＬＶＡのＡＬＥＮ部分を、選択さ
れたホストＡＬ−ｋの始めからのインデックスとして使
用して、そのゲスト用の所要ＡＬＥ−ｊを探し出す。ホ
ストＬＶＡの低位３１ビット（ＤＡＴＶＡ部分）は、
ゲストＬＲＡの低位３１ビットと同じであり、ＡＬＥ−
ｊを介してアクセスされるアドレス変換テーブルにおけ
るアドレス変換の最終部分のために使用される。これ
は、本明細書に記載の第１の方法で使用するホストＬＶ
Ａ生成の例である。

【００７２】図１に関して上述した、ＡＬＥＮインデク
シング動作中のアドレス指定ハードウェア・テストは、
図２の方法では図１の方法の場合のように不可欠ではな
い。これは、図２では、行き過ぎたＡＬＥＮは、図１の
場合のように他のゲストに割り当てられた有効なＡＬＥ
Ｎには多分アクセスせず、無効ＡＬＥに多分アクセスす
るからである（ＣＰＵは、予想されるＡＬＥＮサイズを
処理するだけである）。しかし、ＡＬＥＮが、当該のゲ
ストに割り当てられたＡＬの上端から連続する有効ＡＬ
Ｅの最大数である、「ゲスト・エクステント」を超えな
いことを確認することは、依然として好ましいと思われ
る。このテストでは、各ゲストＬＲＡのサイズを制限す
る。

【００７３】あるゲスト用のアクセスされる所要ＡＬＥ
−ｊを使って、変換テーブルＤＡＴ−ｊ（従来型のアド
レス変換テーブルでよい）をアドレスする。次いで、こ
の変換テーブルを使って、同じホストＬＶＡの低位３１
ビットを変換し、変換済みアドレスを得る。この変換済
みアドレスは、ＬＲＡでもよく、また米国特許出願第０
７／７５４８１０号に記載され特許請求されている方法
または手段を用いてＬＲＡ中に作成される３１ビットの
従来型ＲＡ（ＬＲＡではない）でもよい。

【００７４】複数のゲスト実アドレス空間がそこにマッ
プされる、ホスト作成のＬＶＡＳが、単一のＡＬ内で連
続するＡＬＥを含む場合には、ホストは、現在のＥＳＡ
／３９０アーキテクチャを用いて単一仮想マッピングで
これら複数のゲストをアドレスしアクセスすることがで
きる。その際、Ｐビットを検査し、適切なＡＬＯを使っ
てＡＬにアクセスする。別法として、複数のゲストがそ
こにマップされるホスト作成のＬＶＡＳが、複数のＡＬ
を含む場合には、米国特許出願第８０３３２０号に記載
の方法と手段を用いて単一マッピングでこれら複数のゲ
ストをアドレスしアクセスすることができる。この場
合、それぞれが１つのＡＬを表す複数のＡＤＥが連結さ
れ、ＡＬＯがＡＤＥ内に含まれる。Ｐビット検査を行っ
てＡＬＯを決定することはせず、その代わりに、ＡＤＥ
に含まれるＡＬＯを使って適切なＡＬにアクセスする。

【００７５】ゲストＬＲＡ（例えば４７ビット）が変換
されるときに、ＥＳＡ／３９０アーキテクチャを用いて
ＡＬを決定することに留意されたい。ホスト作成のＬＶ
ＡＳが１つのＡＬ内に含み得るよりも大きな場合にの
み、かつホストが１つのＬＶＡＳ内のすべてのゲストに
アクセスする必要がある場合には、ホストは、米国特許
出願第８０３３２０号に記載の様式で動作して、ホスト
のアクセスを変換することができる。

【００７６】複数のＡＬ中から選択する他の方法別法として、ＡＬ−０ないしＡＬ−Ｎは、オペレーティ
ング・システムによって提供される任意の手段によって
アドレスすることもできる。例えば、制御レジスタを使
って、ＡＤなしでかつホストＬＶＡ中でどのＡＤＥＮフ
ィールドも定義されずにゲストｋがタスク指名されると
きに、ゲストｋが使用できるように、直接ＡＬ−ｋを選
択することができる。このような場合、ＬＶＡの高位ア
ドレス・フィールドを、（ＡＬ−ｋ中の非常に多数のＡ
ＬＥに潜在的にアクセスするために）ＡＬＥＮフィール
ドとしてそっくり使用することができる。

【００７７】米国特許出願第８０３３２０号に記載され
ているように、ＬＶＡのＡＬＥＮ部分は、どのアクセス
・レジスタ（ＡＲ）を使わずに算術回路によって生成す
ることもでき、またＡＬＥＮは算術回路によって生成さ
れず、選択されたＡＬ−ｋ中でＡＬＥ−ｊを位置決めす
る、ＡＲ中に含まれることもある。

【００７８】ホスト・システムにおけるゲストの定義。好ましい実施例では、各ゲストは、システム・メモリ中
に位置するゲスト制御ブロック（ＧＣＢ）によって定義
される。ＧＣＢは、ＩＢＭＥＳＡ／３９０及びＳ／３
７０アーキテクチャでＳＩＥ（解釈実行開始）命令を使
ってアクセスされるＳＤ（状態記述）制御ブロックにな
らってモデリングされている。ＧＣＢ中のフィールドの
大部分は、前にＳＩＥＳＤ中に設けられたフィールド
と同じである。１つのフィールドが、当該のＳＤに割り
当てられたゲストのタイプを定義する。同様に、ゲスト
・タイプ・フィールドＡが各ＧＣＢ中に設けられる。

【００７９】一部のＧＣＢ中の他のフィールドは、ゲス
トが使用可能な最大主記憶域アドレス範囲を指定する、
「主記憶域エクステント」（ＭＳＥ）フィールドＢであ
る。ＡＬＥＮオフセット・フィールドは、Ｖ＝Ｖゲスト
及びＶ＝ＦＤゲスト用に定義される。これらのフィール
ドは、ゲスト実アドレスをホスト・アドレスに変換する
ために使用される。

【００８０】ここに記載の実施例では、用語「主記憶域
エクステント」（ＭＳＥ）は、すべてのゲスト・タイプ
のゲスト主記憶域のサイズを示す。

【００８１】メモリ・セクションとメモリ・ページ・ア
ドレス変換ここに記載の実施例では、「小型メモリ」は、仮想メモ
リであれ実メモリであれ、２ＧＢ以下の容量のメモリで
ある。また、「大型メモリ」は、仮想メモリであれ実メ
モリであれ、２ＧＢを超える容量のメモリである。

【００８２】（本明細書に記載する実施例では）各Ｖ＝
ＦＤまたはＶ＝Ｖゲストには、ホスト大型「仮想」メモ
リ中で専用の連続するアドレス範囲が割り当てられる。
割り当てられたゲスト・アドレス範囲は、２ＧＢの整数
倍であり、２ＧＢ単位から２ＧＢ単位の何倍もの大きさ
に及ぶ可能性もある、ホスト大型仮想アドレス空間の連
続するセクションである。一般に、ゲスト動作中に、ゲ
スト実アドレスをホスト実アドレスに変換するには、独
自のホスト仮想アドレスに変換し、次いでゲスト・タイ
プに応じて４つの方法のうちの１つでホスト実アドレス
に変換する。しかし、ホスト仮想アドレスからホスト実
アドレスへの変換のあるステップは、動作中に性能改善
のために迂回される。ホスト・モードでは、それらのス
テップは、ＥＳＡ／３９０アーキテクチャ及び米国特許
出願第８０３３２０号に記載の従来の手段により、ホス
トによってその仮想記憶域中で依然アクセスすることが
できる。

【００８３】優先ゲスト（すなわち、Ｖ＝Ｒ、Ｖ＝ＦＣ
またはＶ＝ＦＤゲスト）には、ホスト大型実メモリの１
つのセクションが割り当てられる。しかし、非優先ゲス
トには、ホスト大型「実」メモリの連続するセクション
は割り当てられない。その代りに、非優先ゲストには、
実メモリ中で４ＫＢのページ・フレームが割り当てられ
る。そのゲスト用のページ・テーブルがセットアップさ
れたとき、まだ割り当てられたことのないページ・フレ
ームが、実メモリ中に存在する。したがって、非優先ゲ
ストに割り当てられるページ・フレームは、実メモリ中
で不連続であることがある。

【００８４】一部の優先ゲスト（例えばＶ＝ＦＤゲス
ト）は、そのゲストＬＲＡをコンピュータの大型メモリ
の特定の２ＧＢセクション（ホストＬＲＡＳ）に変換す
るために、「メモリ・セクション・アドレス変換」のみ
を必要とする。したがって、Ｖ＝ＦＤゲストは、大型実
メモリの不連続な２ＧＢのセクションを使用することが
できる。

【００８５】しかし、任意の非優先ゲストに割り当てら
れるページ・フレームは、すべて同じ２ＧＢメモリ・セ
クション中にあってもよく、また異なる２ＧＢメモリ・
セクション中にあってもよい。いずれにせよ、非優先ゲ
ストは「メモリ・セクション・アドレス変換」と「メモ
リ・ページ・アドレス変換」の両方を必要とする。

【００８６】Ｖ＝Ｒゲスト用の大型アドレス変換（図
３）ホストＬＲＡＳ中でのＶ＝Ｒゲスト用のアドレス指定範
囲は、ゼロから始まり、ホスト「実」メモリ中でＶ＝Ｒ
ゲスト専用（ただし、ホストからはアクセス可能）でな
ければならないので、システム中にはただ１つのＶ＝Ｒ
優先ゲストしか許されない。各Ｖ＝ＲゲストのＬＲＡ
は、ホストＬＲＡＳに直接マップされる。

【００８７】ホストＬＲＡＳ中でのＶ＝Ｒゲスト用の連
続するアドレス指定範囲は、アドレス・ゼロから始ま
る。この連続ホストＬＲＡＳ域は、Ｖ＝Ｒゲストに専用
に割り当てられる（ただし、ホストからはアクセス可
能）。

【００８８】図３で、Ｖ＝Ｒゲストでは、ゲストＬＲＡ
３４１が、ゲストの要求したデータ（または命令）を求
めてシステム・メモリにアクセスするのに直接使用され
るホストＬＲＡ３４４を直接提供するので、レジスタ３
４１中のゲストＬＲＡは、ホスト仮想アドレスへの変換
を必要としない。

【００８９】こうして、Ｖ＝Ｒゲスト・アドレスは極め
て僅かな処理しか必要とせず、したがってコンピュータ
・システム中で非常に早く動作できる。

【００９０】Ｖ＝Ｒゲストが、Ｖ＝Ｒゲストに割り振ら
れていないシステム・メモリのどの部分にもアクセスで
きないことを確認するために、エクステント妥当性の比
較試験３３２が図３で行われる。この試験では、（ＭＳ
Ｅ限界値を含む）ＧＣＢ３３１中の「主記憶域エクステ
ント」（ＭＳＥ）フィールドＢの値を、Ｖ＝ＲゲストＬ
ＲＡの高位部分と比較する。ゲストＬＲＡがその割り当
てられたＭＳＥ値を超えた場合、例外が認識される。

【００９１】比較されたゲストＬＲＡの高位部分のサイ
ズは、ＭＳＥ値定義に使用されるメモリ単位のサイズ、
例えば１メガバイト単位に依存する。

【００９２】Ｖ＝ＦＣゲスト用の大型アドレス変換（図
４）ホストＬＲＡＳ中でのＶ＝ＦＣゲスト用の連続アドレス
指定範囲は、「主記憶域オフセット」（ＭＳＯ）フィー
ルドＣ中で定義されたどのアドレスから始まることもで
きるので、多数のＶ＝ＦＣ優先ゲストをコンピュータ・
システム中に設けることができる。この連続したホスト
ＬＲＡＳ域は、Ｖ＝ＦＣゲストに専用に割り当てられ
る。

【００９３】ここに記載の実施例では、用語「主記憶域
原点」は、Ｖ＝ＦＣゲストの場合はホスト実アドレス・
ゼロからのゲスト絶対アドレス・ゼロのオフセット、Ｖ
＝ＦＤゲストまたはＶ＝Ｖゲストの場合はホスト仮想ア
ドレス・ゼロからのゲスト絶対アドレス・ゼロのオフセ
ットを表す。

【００９４】ゲストＬＲＡレジスタはゲストＬＲＡ４４
１を含む。対応するホストＬＲＡ４４４を生成するに
は、ＧＣＢ４３１のフィールドＣで割り当てられた主記
憶域オフセット（ＭＳＯ）値をゲストＬＲＡ４４１の高
位部分に加えることが必要である。Ｖ＝ＦＣ変換では、
ホスト実アドレス指定の際にゲスト実アドレスが単純な
オフセットに割り当てられるので、ゲスト・アドレス指
定動作の一部としてホスト仮想アドレスに変換する必要
はない。ＭＳＯは、ホストＬＲＡＳ中の割り当てられた
Ｖ＝ＦＣゲスト域の出発点を探し出す。（ＭＳＯ値は、
図１のＡＬＥオフセット値と同じではない。）

【００９５】ＭＳＯの加算は、加算機構４３３によって
行われ、ＧＣＢ４３１のＭＳＯフィールドＣの値がゲス
トＬＲＡ４４３に加えられる。このＭＳＯフィールドＣ
中のビットの数は、ＭＳＯ値とともに使用されるように
選ばれたシステム記憶域アドレス指定境界（２の累乗）
によって決定される。一般に、そのアドレスの低位部分
は加算によって影響されず、そのＭＳＯ値のために選ば
れたメモリ境界に依存する。

【００９６】（レジスタで受け取った）結果として得ら
れるホストＬＲＡ４４４は、ゲストＬＲＡ４４１より大
きなビット・サイズを有することができる。例えば、ゲ
ストＬＲＡ４４１は４７ビット・サイズを有し、ホスト
ＬＲＡ４４４は６３ビット・サイズを有することがで
き、この場合、ＭＳＯ中の３２ビット値がＣゲストＬＲ
Ａ４４３の高位１６ビット（ゲストＬＲＡ４４１の高位
１６ビットと同じ）に加算される。

【００９７】ホスト・モードでは、ゲスト実アドレス指
定は図１の方法または図２の方法のいずれかによって行
うことができる。図１の方法を使用することができるの
は、特定のゲストＲＡにアクセスするために使用される
ホストＬＶＡを形成する際に、そのゲスト用にホストが
「ＡＬＥＮオフセット」を使用する場合である。ＡＬＥ
Ｎオフセットによって、ホスト・アドレス指定動作用に
ホストＬＶＡＳ中のそのゲストに割り当てられた連続セ
クションの開始ホストＬＶＡが決まる。

【００９８】図４の実施例では、ホストＬＶＡＳ中のそ
のゲストに割り当てられた連続セクションの出発アドレ
スは、当該のゲストに割り当てられた割当て済みＡＬ中
の有効ＡＬＥの数によって決まる。この実施例では、シ
ステム制御プログラムが、ＡＬの順序とそのＡＬＥ内容
をセットアップする。当該のゲスト用のＡＬの順序によ
って、ホストＬＶＡＳ中のゲスト・メモリ・セクション
の順序が決まり、各ゲストのＡＬ中の連続する有効なＡ
ＬＥの数によって、ホスト仮想メモリ・セクションのサ
イズが決まる。ホスト・アドレス指定の際にアクセス・
ディレクトリ（ＡＤ）を使ってＡＬの順序と位置を決定
する場合には、このＡＤによって、ホストＬＶＡＳ中の
ゲスト・メモリ・セクションの位置が決まる。

【００９９】Ｖ＝ＦＣゲスト用のホストＬＲＡ４４４
は、システム・メモリにアクセスするために使用され、
図４では変換テーブルは使用しないので、Ｖ＝ＦＣゲス
トのためのメモリ・アクセスは、ゲストのためのアクセ
スをアドレスするために対応するホストＬＲＡを生成で
きるより前に変換テーブル・アクセスを必要とするゲス
トのためのアクセスよりも、はるかに速く動作すること
ができる。

【０１００】図４では、Ｖ＝ＦＣゲストが、そのＶ＝Ｆ
Ｃゲストに割り当てられないシステム・メモリのどの部
分にもアクセスできないことを確認するために、比較試
験４３２が行われる（図３の動作試験に類似）。この試
験では、（ＭＳＥ値を含む）ＧＣＢ４３１中の「主記憶
域エクステント」（ＭＳＥ）フィールドＢの値を、ゲス
トＬＲＡの高位部分と比較する。ゲストＬＲＡがその割
り当てられたＭＳＥ値を超える場合には、例外が認識さ
れる。

【０１０１】アクセス・レジスタ（ＡＲ）は、変換プロ
セスでＰフィールド、ＡＬＥＳＮフィールド、及びＡＬ
ＥＮフィールドのどの使用が必要な場合でも、ゲスト動
作のためのゲスト実アドレスのホスト実アドレスへの変
換には使用されない。

【０１０２】各Ｖ＝ＦＤゲストごとに別々のＡＬ（図
５）多数のＶ＝ＦＤ優先ゲストがコンピュータ・システム中
に設けられることがある。Ｖ＝ＦＤゲストは、ホストＬ
ＲＡＳ中に不連続なアドレス指定範囲を有し、これはホ
ストＬＲＡＳ中の複数の２ＧＢの不連続なアドレス・ブ
ロックを含んでもよい。ホストＬＲＡＳ中のどの単一の
２ＧＢアドレス・ブロックも、どの２ＧＢ境界で始まっ
てもよい。Ｖ＝ＦＤゲストは、その割り当てられた不連
続ホストＬＲＡＳブロックに対する専用アクセス権を有
することができる。Ｖ＝ＦＤゲスト記憶域へのホスト・
アクセスでは、Ｖ＝ＦＤゲストの記憶域が、図９に示す
ように、ホスト仮想記憶域中に連続的にマップされる。

【０１０３】図５の方法では、複数のＡＬを各ゲストに
１個ずつ使用する、図２に記載の方法を使用する。

【０１０４】図５では、ゲストＬＲＡ５４１に対応する
ホストＬＲＡ５４４の生成は、図４で使用したＶ＝ＦＣ
ゲスト用の方法とは異なり、より複雑である。図５で
は、ゲストＬＲＡ５４１の各２ＧＢブロックがそこにマ
ップされる、ホストＬＲＡＳ内の特定の２ＧＢアドレス
範囲を選択するためにアドレス変換プロセスの使用が必
要である。

【０１０５】ホストＬＶＡ５３６は、ゲストＬＲＡ５４
１を、ホストＬＶＡ５３６のＡＬＥＮ及び低位３１ビッ
トに登録することによって生成される。Ｐ制御ビットと
ＡＬＥ順序番号（ＡＬＥＳＮ）を含むゲスト制御ブロッ
ク（ＧＣＢ）５３１フィールドＥ及びＤの内容も、この
ホストＬＶＡ５３６の一部として登録される。

【０１０６】ホストＬＶＡ５３６の低位３１ビットは、
ホストＬＲＡ５４４の低位３１ビットとして変換され
ず、ホストＬＲＡレジスタ中に直接ゲートされる。しか
し、ホストＬＶＡ５３６の高位部分（Ｐフィールド、Ａ
ＬＥＳＮフィールド、及びＡＬＥＮフィールド）に対し
て、メモリ・セクション・アドレス変換を使用して、ゲ
ストＬＲＡ５４１を使ってアクセスされるデータを含む
ようにシステム・メモリ中で割り当てられた、ホストＬ
ＲＡＳ中の特定の２ＧＢアドレス範囲を選択する。

【０１０７】次いで、ＬＶＡ５３６をＶ＝ＦＤゲスト用
のホストＬＲＡ５４４に変換するためにＡＲＴプロセス
が開始される。図５では、本明細書の図１および図２に
記載の発明によって、また米国特許出願第０７／７５４
８１０号の発明によって修正された従来型のＡＲＴプロ
セスを使用して、結果として得られる従来の小型実アド
レスを、高位エクステンダ（ＥＸＲ）を小型実アドレス
に連結するという独特の方法によって大型実アドレスに
変更する。

【０１０８】従来のアクセス・レジスタ変換（ＡＲＴ）
プロセスは、「ＩＢＭエンタープライズ・システム・ア
ーキテクチャ／３９０解説書（ＥＳＡ／３９０ＰＯ
Ｐ）(IBM Enterprise System Architecture/390 Princi
ples Operation)」の第１章ないし第５章に定義されて
おり、この解説書は、資料番号ＳＡ２２−７２０１とし
てＩＢＭコーポレーションから注文入手することができ
る。ＡＲＴプロセスは、現在及び従来の市販ＩＢＭメイ
ンフレームで使用可能である。

【０１０９】Ｐ、ＡＬＥＳＮ、及びＡＬＥＮの内容を用
いた、ゲスト実アドレスのホスト実アドレスへのＣＰＵ
アドレス変換動作には、アクセス・レジスタ（ＡＲ）は
必要でない。しかし、アクセス・レジスタ変換（ＡＲ
Ｔ）はこれらのフィールドとともに使用される。

【０１１０】この（図５の方法を使用する）Ｖ＝ＦＤゲ
スト実施例に関連する１つのＡＬをこのゲストにとって
使用可能な複数のＡＬ中から選択するには、ＧＣＢ５３
１を割り当てられたＶ＝ＦＤゲストに関連する２つのＡ
Ｌのうちの一方を選択する、ホストＬＶＡ５３６で登録
されたＰビットの現状態を使用する。

【０１１１】従来のＡＲＴプロセスでは、ＣＰＵ中の所
定の制御レジスタの内容を使って当該のゲストのＡＬ中
の最初のＡＬＥ位置をアドレスすることによって従来通
りに得られたアドレスであるアクセス・リスト原点（Ａ
ＬＯ）にある、所要ＡＬにアクセスする。

【０１１２】次に（図２に関して述べたＡＬ方法を用い
て）、ホストＬＶＡ５３６中のＡＬＥＮを、ＡＬ中の最
初のＡＬＥからのインデックスとして使って、ＡＬ中の
所要ＡＬＥ−ｊにアドレスする。

【０１１３】ホストＬＶＡ５３６中のＡＬＥＳＮを、Ａ
ＬＥ−ｊ中のＡＬＥＳＮと比較する。ＡＲＴプロセスを
首尾よく完了するにはこの比較の結果が等しくなければ
ならない。等しくない場合は、ゲストＬＲＡ５４１を使
用するプログラムは中断される。このゲストが使用する
ＡＬ中のすべてのＡＬＥに、ＧＣＢ５３１中の当該のゲ
ストに関連する、同じＡＬＥＳＮ値が割り当てられる。

【０１１４】ＡＬＥ−ｊ中のＡＳＴＥアドレスをＡＲＴ
動作で使って、ＡＳＴＥ（ＡＳＮ第２テーブル・エント
リ）５５２にアクセスする。次に、（米国特許出願第０
７／７５４８１０号に記載の）ＡＳＴＥ中の３２ビット
・エクステンダ（ＥＸＲ）フィールドが、ゲスト実アド
レスの低位３１ビットの左端に連結されて、この実施例
では６３ビットのアドレスである、ホストＬＲＡ５４４
を生成する。

【０１１５】ＡＳＴＥをシステム・メモリ中の任意の２
ＧＢのホスト大型実アドレス指定範囲に関連づけるため
に、任意の事前割当て値を、任意のＡＳＴＥのＥＸＲフ
ィールドに記憶することができる。どのＶ＝ＦＤゲスト
のＬＲＡも、ホストの大型実アドレス指定範囲のどこに
でも位置することのできる、任意の数の２ＧＢアドレス
・ブロックにマップすることができ、したがって、単一
のＶ＝ＦＤゲストに割り当てられた他の２ＧＢブロック
とは不連続になる。

【０１１６】こうして、（Ｖ＝ＦＤゲストのＬＲＡ５４
１から誘導した）ホストＬＶＡ５３６中のＡＬＥＮは、
ゲストＬＲＡをホストＬＲＡＳ中の特定の２ＧＢアドレ
ス・ブロックにマップするＥＸＲ値を含むＡＳＴＥと関
連する、ＡＬＥに関連づけられる。

【０１１７】これによって、ＡＳＴＥで指定される２Ｇ
Ｂアドレス・ブロックを、Ｖ＝ＦＤゲスト用に不連続な
形でマップすることができる。したがってＶ＝ＦＤゲス
トは、ホストＬＲＡＳ中に複数の不連続なアドレス・ブ
ロックを有することができる。

【０１１８】このプロセスは、ホストＬＲＡ５４４が生
成された後に終了する。すなわち、図５のホストＬＶＡ
５３６の低位３１ビット（ＤＡＴＶＡ部分）にはアド
レス変換は必要でないので、ＡＲＴプロセスは、（通常
そうであるように）他のＡＳＴＥフィールド中でＳＴＤ
の選択を続行することはない。

【０１１９】すべてのＶ＝ＦＤゲスト用に単一のＡＬ
（図６）図６は、図５と同じＶ＝ＦＤゲスト機能を実施したもの
である。ただし、図６では、図１の単一ＡＬ法を使用
し、図５では図２の複数ＡＬ法を使用している。

【０１２０】ＡＬ中の連続するＡＬＥの各サブセット
は、Ｖ＝ＦＤゲストを表すことができる。ゲスト制御ブ
ロック（ＧＣＢ）６３１は、そのゲストに割り当てられ
たサブセットを定義する「ＡＬＥＮオフセット」フィー
ルドＦを含む。ＡＬＥＮオフセット・フィールドの値
は、ＡＬ中の最初のＡＬＥからゲストのサブセット中の
最初のＡＬＥへのインデックスであり、ゲストのサブセ
ット中の最初のＡＬＥを位置決めする。

【０１２１】フィールドＡ、Ｂ、Ｃ、Ｄ、Ｅは、図５の
ＧＣＢ中のものと同じである。ＭＳＥフィールドＢは、
当該のゲスト用のサブセット中のＡＬＥの数を定義す
る。

【０１２２】図６では、ホストＬＲＡ６４４が、ゲスト
ＬＲＡ６４１に対応するように生成される。図６でも、
ＡＳＴＥを選択するためにＡＲＴプロセスの使用が必要
である。このＡＳＴＥは、ゲストＬＲＡ６４１を表すた
めにホストＬＲＡ６４４がその中にマップされる、ホス
トＬＲＡＳ中の特定の２ＧＢアドレス範囲を選択する値
を含む、ＥＸＲフィールドを有する。

【０１２３】図６独特であるが、加算機構６３３が、Ａ
ＬＥＮオフセット・フィールドＦの内容を、ＡＬＥＮビ
ット位置でゲート６４３Ａによって選択されたゲストＬ
ＲＡ６４１の高位フィールドに加算する。結果として得
られた加算機構６３３の出力は、ホストＬＶＡ６３６が
その中で生成されているレジスタ中のＡＬＥＮフィール
ドに記憶される。ホストＬＶＡ６３６の低位３１ビット
（ＤＡＴＶＡ部分）は、ゲート６４３Ｂによってゲス
トＬＲＡ６４１からゲートされた対応する低位３１ビッ
ト位置を受け取る。また、ＧＣＢフィールドＥ及びＤ
は、１つのＰビットと１つのＡＬＥ順序番号を提供し、
それらはホストＬＶＡ６３６の高位部分に転送される。
これで、ゲストＬＲＡ６４１用のホストＬＶＡ６３６の
形成が完了する。

【０１２４】ホストＬＶＡ６３６の高位部分（Ｐフィー
ルド、ＡＬＥＳＮフィールド、及びＡＬＥＮフィール
ド）は、アドレス変換プロセスを使用して、システム・
メモリ中でゲストＬＲＡ６４１のホスト表現を受け取る
ために割り当てられた、ホストＬＲＡＳ中の特定の２Ｇ
Ｂアドレス範囲を選択する。

【０１２５】しかし、ホストＬＶＡの低位３１ビットに
はアドレス変換を使用せず、ホストＬＲＡの選択された
２ＧＢセクションに直接アドレスして、ゲストによって
アドレスされたデータを得る。

【０１２６】特定の２ＧＢブロック（ホストＬＲＡ中の
Ｖ＝ＦＤゲストに割り当てられた他の２ＧＢアドレス・
ブロックとは不連続でもよい）の選択を含むＡＳＴＥ
は、「ＩＢＭエンタープライズ・システム・アーキテク
チャ／３９０解説書（ＥＳＡ／３９０ＰＯＰ）」の第
１章ないし第５章で定義されている従来のアクセス・レ
ジスタ変換（ＡＲＴ）プロセスで得られる。この解説書
は、資料番号ＳＡ２２−７２０１としてＩＢＭコーポレ
ーションから注文入手することができる。ＡＲＴプロセ
スは、現在及び従来の市販ＩＢＭメインフレームで使用
することができる。

【０１２７】ＡＬ中の所要ＡＬＥ−ｊは、図１の方法に
したがって、ホストＬＶＡ６３６中のＡＬＥＮを使って
アクセスされる。ＡＬＥ−ｊは、ホストＬＶＡ６３６中
のＡＬＥＮフィールドの内容を用いてゲストＡＬ中にイ
ンデックスすることによって、ゲストＡＬ中で選択され
る。

【０１２８】アクセス・レジスタ変換（ＡＲＴ）の多く
はＰフィールド、ＡＬＥＳＮフィールド、及びＡＬＥＮ
フィールドとともに使用されるとはいえ、これらのフィ
ールドの内容を使用するホストのアドレス変換動作に
は、アクセス・レジスタ（ＡＲ）は必要でない。

【０１２９】図６のＡＲＴプロセス中に、Ｐビットの状
態を使って２つの所定の制御レジスタのうちの１つを選
択して、ＡＲＴプロセスで使用する適切なＡＬをアドレ
スする。ホストＬＶＡ６３６中のＡＬＥＳＮを、ＡＬＥ
−ｊ中のＡＬＥＳＮと比較する。本発明でＡＲＴプロセ
スが首尾よく完了するには、この比較の結果が等しくな
ければならない。等しくない場合には、ゲストＬＲＡ６
４１を使用するプログラムは中断される。このゲストが
使用するＡＬ中のすべてのＡＬＥに、ＧＣＢ５３１中の
当該のゲストに関連する、同じＡＬＥＳＮ値が割り当て
られる。

【０１３０】こうして、（Ｖ＝ＦＤゲストのＬＲＡ６４
１から誘導した）ホストＬＶＡ６３６中のＡＬＥＮは、
そのゲストのオフセットされたサブセット中のＡＬＥ−
ｊと関連し、ＡＬＥ−ｊは、ゲストＬＲＡをホストＬＲ
ＡＳ中の特定の２ＧＢアドレス・ブロックにマップする
ＥＸＲ値を含む、ＡＳＴＥと関連する。

【０１３１】ＡＬＥ−ｊ中のＡＳＴＥアドレスは、ＡＳ
ＴＥ（ＡＳＮ第２テーブル・エントリ）６５２にアクセ
スするためにＡＲＴ動作で使用される。次に、（米国特
許出願第０７／７５４８１０号に記載の）ＡＳＴＥ中の
３２ビットのエクステンダ（ＥＸＲ）フィールドが、ゲ
スト実アドレスの低位３１ビットの左端に連結されて、
この実施例では６３ビットである、ホストＬＲＡ６４４
を生成する。

【０１３２】これによって、ＡＳＴＥによって制御され
る独立した２ＧＢブロックを、ＡＳＴＥを用いてＥＸＲ
フィールド中に設定することによって、Ｖ＝ＦＤゲスト
用に不連続な形でマップすることができる。したがっ
て、Ｖ＝ＦＤゲストは、単一のＡＬがすべてのゲストに
使用されようと、異なるＡＬが複数のゲストのそれぞれ
に使用されようと、ホストＬＲＡＳ中に複数の不連続な
２ＧＢアドレス・ブロックを有することができる。

【０１３３】ＡＲＴプロセス自体は、図５及び図６の実
施例では完了しない。すなわち、従来のＡＲＴプロセス
は、そのＡＳＴＥ中のＳＴＤにアクセスするまで完了し
ない。しかし、図５及び図６の実施例ではＳＴＤは必要
ではない。

【０１３４】各Ｖ＝Ｖゲストごとに別々のＡＬ（図７）本発明に基づいて動作するコンピュータ・システムで
は、多数のＶ＝Ｖ非優先ゲストが設けられることがあ
る。各Ｖ＝Ｖゲストは、複数のページ・フレームにアク
セスする。これらのページ・フレームは、コンピュータ
・システムのシステム・メモリ内のどこにあってもよ
く、（コンピュータのシステム・メモリ中でのアドレス
指定である）ホストＬＲＡＳ中のどこで不連続であって
もよい。各ページ・フレームは、システム・メモリ中で
４ＫＢのブロック・サイズを有し、図５及び図６の実施
例で設けられたシステム・メモリ中での各アドレス指定
ブロックの２ＧＢのブロック・サイズとは対照的であ
る。

【０１３５】図７のＶ＝Ｖゲストは、図２に記載の（複
数のＡＬをゲストごとに１個ずつ使用する）ＡＬ法を使
用する。Ｖ＝Ｖゲストを、単一のホストＬＶＡＳにマッ
プすることもでき、また複数の別々のホストＬＶＡＳに
マップすることもできる。

【０１３６】Ｖ＝Ｖゲストの各ＬＲＡ７４１は、次の２
つを使用するために必要である。１．ホストＬＶＡＳ内
の特定の２ＧＢセクションを選択するためのメモリ・セ
クション・アドレス変換プロセス。２．ゲストＬＲＡ７
４１によってアドレスされるデータにアクセスするため
に、ホストＬＶＡＳ中の選択されたセクション内で特定
のページ・フレームを選択するための、ページ・フレー
ム・アドレス変換プロセス。

【０１３７】ホストＬＶＡ７３６は、次の動作によって
生成される。１．ゲストＬＲＡ７４１を、ホストＬＶＡ
７３６のＡＬＥＮと低位（ＤＡＴＶＡ）ビット位置に
登録する。２．ゲスト制御ブロック（ＧＣＢ）７３１か
らのフィールドＥ及びＤの内容（すなわちＰビットとＡ
ＬＥＳＮ）を、そのホストＬＶＡ７３６の左の部分に登
録する。

【０１３８】ＭＣＤＳＶ＝Ｖゲストという特殊なケー
スを除き、Ｐ、ＡＬＥＳＮ、及びＡＬＥＮの内容を使用
する、これらのゲスト・アドレスからホスト・アドレス
への変換動作にはアクセス・レジスタ（ＡＲ）は必要で
ない。しかし、従来のアクセス・レジスタ変換（ＡＲ
Ｔ）プロセスは、「ＩＢＭエンタープライズ・システム
・アーキテクチャ／３９０動作解説書（ＥＳＡ／３９０
ＰＯＰ）」の第１章ないし第５章で定義されているよ
うに使用される。この解説書は、資料番号ＳＡ２２−７
２０１としてＩＢＭコーポレーションから注文入手する
ことができる。ＡＲＴプロセスは、現在及び従来の市販
ＩＢＭメインフレームで使用することができる。

【０１３９】図７のＡＲＴプロセス中に、Ｐビットを使
って、ＡＬにアクセスするために２つの所定の制御レジ
スタのうちの１つからアドレスＡＬＯを選択する。ＡＬ
Ｅ−ｊは、ホストＬＶＡ７３６中のＡＬＥＮフィールド
の内容を使って、そのＡＬの上端からインデックスする
ことによって選択される。ホストＬＶＡ７３６中のＡＬ
ＥＳＮを、ゲストに割り当てられたＡＬ中のＡＬＥ−ｊ
中のＡＬＥＳＮと比較する。ＡＲＴプロセスが首尾よく
完了するには、このＡＬＥＳＮの比較の結果が等しくな
ければならない。等しくない場合には、ゲストＬＲＡ７
４１を使用する現在実行中のプログラムは中断される。
このゲストが使用するＡＬ中のすべてのＡＬＥに、ＧＣ
Ｂ７３１中のフィールドＤにある、同じＡＬＥＳＮ値が
割り当てられる。

【０１４０】ＡＬＥ−ｊも、各ＡＲＴ動作で使用される
ＡＳＴＥ（ＡＳＮ第２テーブル・エントリ）にアクセス
するアドレスを含む。各ＡＳＴＥは、米国特許出願第０
７／７５４８１０号に記載されている、エクステンダ
（ＥＸＲ）フィールドを含む。このエクステンダは、小
型実アドレス（３１ビットＲＡ）を大型実アドレス（Ｌ
ＲＡ）に拡張するもので、この大型実アドレスは、３１
ビット小型アドレスの高端に連結された３２ビットのエ
クステンダを含む６３ビット・アドレスでよい。選択さ
れたＡＳＴＥ７５２は、変換テーブル（好ましい実施例
ではセグメント・テーブル）のアドレス（すなわちＳＴ
Ｄ）を含む。

【０１４１】選択されたＡＳＴＥ中のＥＸＲフィールド
が得られ、ホストＬＲＡ７４４の高位部分にゲートされ
る。ＳＴＤ（セグメント・テーブル指定）はＡＳＴＥ中
の他のフィールドから得られ、その低位３１ビット（Ｄ
ＡＴＶＡ部分）のアドレス変換を実施する、ＤＡＴプ
ロセス７６１を開始する。

【０１４２】任意の事前割当て値を任意のＡＳＴＥのＥ
ＸＲフィールドに記憶して、結果として得られるホスト
ＬＲＡを、コンピュータ・システムの大型実メモリ内の
任意の２ＧＢ範囲と関連づけることができる。どのＶ＝
ＶゲストのＬＲＡも、ホスト大型実アドレッシング範囲
のどこにあってもよい、任意の数の４ＫＢアドレス・ブ
ロック（ページ・フレーム）中にマップすることがで
き、したがって、同じＶ＝Ｖゲストに割り当てられた他
のページ・フレームと不連続になる。

【０１４３】図７に示すように、この実施例では、ＥＸ
Ｒの値はＡＳＴＥから得られる。ＥＸＲは、特許出願第
０７／７５４８１０号に記載されているように、ＤＡＴ
プロセスから得ることもできる。

【０１４４】こうして、ＥＸＲと変換済みの低位３１ビ
ットを連結すると、ホストＬＲＡが形成される。これ
は、ゲストＬＲＡ７４１によってアドレスされるデータ
を得るために使用される。

【０１４５】Ｖ＝Ｖ非優先ゲストは、ＭＣＤＳゲストで
あってもよく、その場合は、図７に示す変換プロセスの
特殊なケースが使用される。ＭＣＤＳモードはＧＣＢ中
で示される。ＭＣＤＳゲストは、６４ビット論理アドレ
スを提供することができる。これは、ゲストから見る
と、ＡＬＥＴで修飾されたＲＡである。これらのＡＬＥ
Ｔ修飾ＲＡは、ＡＬＥＴと３２ビットの低位バイト・ア
ドレスのＥＳＡフォーマットである。ＡＬＥＴは、ＥＳ
Ａでは普通であるが、Ｐビット、ＡＬＥＳＮ、及びＡＬ
ＥＮを含む。指定可能な各ゲストＭＣＤＳ実アドレス
は、３１ビットのサイズであるが、このような実アドレ
スはＡＬＥＴで修飾されているので、ゲストは、多数の
ゲストＭＣＤＳ実アドレスにアクセスすることができ
る。

【０１４６】ＡＬＥＴ修飾ＲＡを用いて動作するＭＣＤ
Ｓゲストでは、ホストＬＶＡ７３６中のＰフィールドと
ＡＬＥＳＮフィールドは、ＧＣＢからではなく、ゲスト
が供給する６４ビット・アドレスから取られる。したが
って、ゲスト「実」アドレスは、Ｐフィールドで指定さ
れるＡＬを使って、ホスト仮想アドレスとして処理され
る。

【０１４７】ＭＣＤＳゲストの場合、好ましい実施例で
は、１つまたは複数の統合ＡＬ中の特定のゲスト・アド
レス空間のすべてを定義し、複数のゲストのアドレス空
間を含むＡＬはない。

【０１４８】「ホスト」モードで実行するとき、ホスト
は、特定の実行ゲスト用の適切なＡＬにアクセスするた
めに、適切なホスト制御レジスタを初期設定することに
より、ホスト仮想記憶域を介してＭＣＤＳゲスト・アド
レス空間にアクセスする。

【０１４９】すべてのＶ＝Ｖゲスト用に単一のＡＬ（図
８）図８の実施例は、図７の場合と同じくＶ＝Ｖゲスト機能
を実施したものである。ただし、図８では図１のＡＬＥ
オフセット法を使用し、図７では図２の複数ＡＬ法を使
用する。

【０１５０】図８では、単一ＡＬが、図１の方法に従っ
て、すべてのゲスト用のＡＬＥのサブセットを含む。各
サブセットは、図１に関して以前に述べた規則に従っ
た、ＡＬＥの連続セットを含む。ＡＬ中のどのサブセッ
トも、任意のゲスト・タイプ、例えばＶ＝ＦＣ、Ｖ＝Ｆ
Ｄ、またはＶ＝Ｖゲストを表すことができる。

【０１５１】各ＡＬＥサブセットは、ゲスト制御ブロッ
ク（ＧＣＢ）８３１中のＡＬＥＮオフセット・フィール
ドＦで提供される、所定のＡＬＥＮオフセットの所から
開始する。ＧＣＢ８３１中のフィールドＡ、Ｂ、Ｃ、
Ｄ、Ｅは、図７のＧＣＢ７３１中のものと同じである。
ＧＣＢ８３１中のＡＬＥＮオフセット・フィールドＦ
は、当該のゲストのために、ＡＬ中の最初のＡＬＥから
サブセット中の最初のＡＬＥまでのＡＬＥの数をサブセ
ットに指示することによって、ＡＬ中の当該のゲストの
サブセットの開始を定義する。ＭＳＥは、サブセット中
のＡＬＥの数を定義する。

【０１５２】図８では、コンピュータのシステム・メモ
リ中で、ゲストＬＲＡ８４１によってアドレスされてい
るデータを位置指定するため、ホストＬＲＡ８４４が、
ゲストＬＲＡ８４１から変換される。ゲストＬＲＡ８４
１をホストＬＲＡ８４４に変更するプロセスでは、ＡＲ
Ｔプロセスを使用する。このＡＲＴプロセスでは、ゲス
トＬＲＡ８４１によってアドレスされているデータを含
むホストＬＲＡＳ内の特定の２ＧＢアドレス範囲を選択
する値を含む、ＥＸＲフィールドを有するＡＳＴＥを選
択する。

【０１５３】図８には加算機構８３２があり、これはＡ
ＬＥＮオフセット・フィールドＦの内容を、ゲート８４
３Ａによって選択されたゲストＬＲＡ８４１中の高位フ
ィールドに加算する。この高位フィールドは、ホストＬ
ＶＡ８３６がその中で生成されているレジスタ中の、ホ
ストＬＶＡ８３６中のＡＬＥＮフィールドと同じビット
位置に、ゲストＬＲＡ８４１中のビットを含んでいる。
結果として得られる加算機構８３３の出力は、ホストＬ
ＶＡ８３６がその中で生成されているレジスタ中のＡＬ
ＥＮフィールドに記憶される。ゲストＬＲＡ８４１中の
低位ビット位置は、ゲート８４３Ｂによって、ホストＬ
ＶＡ８３６を保持する生成レジスタ中の、対応する低位
（ＤＡＴＶＡ）ビット位置にゲートされる。

【０１５４】さらに、（Ｐ選択ビットとＡＬＥ順序番
号、ＡＬＥＳＮを含む）ゲスト制御ブロック（ＧＣＢ）
８３１中のフィールドＥ及びＤの内容が、ホストＬＶＡ
８３６用のレジスタの高位部分にゲートされる。これ
で、ゲストＬＲＡ８４１に対応するホストＬＶＡ８３６
の形成プロセスが完了する。

【０１５５】次いで、ホストＬＶＡ８３６をＶ＝Ｖゲス
ト用のホストＬＲＡ８４４に変換するため、ＡＲＴ／Ｄ
ＡＴプロセスが開始される。図８では、従来のＡＲＴプ
ロセスが、米国特許出願第０７／７５４８１０号の発明
および本発明によって修正されて、高位エクステンダ
（ＥＸＲ）を小型実アドレスの高端に連結することによ
って、結果として得られる変換済み小型実アドレスを変
換済み大型実アドレスに変更する。

【０１５６】従来のアクセス・レジスタ変換（ＡＲＴ）
プロセスは、「ＩＢＭエンタープライズ・システム・ア
ーキテクチャ／３９０解説書（ＥＳＡ／３９０ＰＯ
Ｐ）」の第１章ないし第５章で定義されている。この解
説書は、資料番号ＳＡ２２−７２０１としてＩＢＭコー
ポレーションから注文入手することができる。ＡＲＴプ
ロセスは、現在及び従来の市販ＩＢＭメインフレームで
使用することができる。

【０１５７】ここで使用するＡＲＴプロセスでは、アク
セス・リスト原点（ＡＬＯ）にある所要ＡＬにアクセス
する。このアクセス・リスト原点（ＡＬＯ）は、ＣＰＵ
中の所定の制御レジスタの内容を使って、ＡＬ中の最初
のＡＬＥ位置をアドレスすることによって得られるアド
レスである。ＬＶＡ８３６中のＰビットの状態が、ＡＲ
Ｔプロセスで使用する正しいＡＬを示す。

【０１５８】次に、（ＧＣＢ８３１中のＡＬＥＮオフセ
ットを含む）ホストＬＶＡ８３６のＡＬＥＮが、（図１
に関して述べた単一ＡＬ法を使用して）ＡＬ中の最初の
ＡＬＥから所要ＡＬＥ−ｊへのインデックスとして使用
される。

【０１５９】ＭＣＤＳＶ＝Ｖゲストという特殊なケー
スを除き、図８では、アクセス・レジスタ変換（ＡＲ
Ｔ）方法を使用するとはいえ、ホストＬＶＡ８３６中の
Ｐフィールド、ＡＬＥＳＮフィールド、及びＡＬＥＮフ
ィールドを含むゲストからホストへのアドレス変換動作
にはアクセス・レジスタ（ＡＲ）を使用しない。

【０１６０】ホストＬＶＡ８３６中のＡＬＥＳＮを、ア
クセスされたＡＬＥ−ｊ中のＡＬＥＳＮと比較する。こ
のＡＲＴプロセスが首尾よく完了するには、この比較の
結果が等しくなければならない。等しくない場合には、
ゲストＬＲＡ８４１を指定するゲスト・プログラムは中
断される。このゲストに割り当てられたサブセット中の
すべてのＡＬＥは、ＧＣＢ８３１のフィールドＤ中にあ
るＡＬＥＳＮ値を含まなければならない。

【０１６１】ＡＬＥ−ｊは、コンピュータ・メモリ中で
アクセスされるＡＳＴＥのアドレスを含む。ＡＳＴＥ
は、ゲストＬＲＡを（コンピュータの主メモリに対応す
る）ホストＬＲＡＳ中の特定の２ＧＢアドレス・ブロッ
クにマップするＥＸＲ値を有する、ＥＸＲフィールドを
含む。このＡＳＴＥはまた、従来型のＳＴＤ（セグメン
ト・テーブル指定）をも含む。このＳＴＤは、ホストＬ
ＶＡ８３６の低位３１ビット（ＤＡＴＶＡ部分）を同
じＡＳＴＥから得られるＥＸＲによって拡張された小型
アドレスに変換するために使用される、必要な変換テー
ブルのアドレスである。

【０１６２】選択されたＡＳＴＥ中のＥＸＲフィールド
が得られ、ホストＬＲＡ７４４の高位部分中にゲートさ
れる。ＳＴＤ（セグメント・テーブル指定）はＡＳＴＥ
中の別のフィールドから得られ、その低位３１ビット
（ＤＡＴＶＡ部分）のアドレス変換を実行する、ＤＡ
Ｔプロセス７６１を開始する。

【０１６３】任意の事前割当て値を任意のＡＳＴＥのＥ
ＸＲフィールドに記憶して、結果として得られるホスト
ＬＲＡを、コンピュータ・システムの大型実メモリ中の
任意の２ＧＢ範囲に関連づけることができる。どのＶ＝
ＶゲストのＬＲＡも、ホスト大型実アドレッシング範囲
のどこにあってもよい、任意の数の４ＫＢアドレス・ブ
ロック（ページ・フレーム）にマップすることができ、
したがって、同じＶ＝Ｖゲストに割り当てられた他のペ
ージ・フレームとは不連続になる。

【０１６４】図８に示すように、ＥＸＲの値はこの実施
例ではＡＳＴＥから得られる。ＥＸＲは、米国特許出願
第０７／７５４８１０号に記載されているように、ＤＡ
Ｔプロセスから得ることもできる。

【０１６５】こうして、ＥＸＲと変換済み低位３１ビッ
ト（ＤＡＴＶＡ）を連結すると、ホストＬＲＡが形成
される。これは、ゲストＬＲＡ７４１によってアドレス
されているデータを得るために使用される。

【図面の簡単な説明】

【図１】（ホスト仮想アドレス空間にマップされた）様
々なゲストの大型実アドレス空間が、複数のゲスト用に
使用される単一のアクセス・リスト（ＡＬ）によって扱
われる、１つの方法を示す図である。

【図２】（ホスト仮想アドレス空間にマップされた）様
々なゲストの大型実アドレス空間が、複数の異なるアク
セス・リスト（ＡＬ）によって、つまり各ゲストごとに
１つのＡＬによって扱われる、他の方法を示す図であ
る。

【図３】大型実アドレス指定（ゲストＬＲＡ）を使用す
るＶ＝Ｒゲストがホスト大型実アドレス（ホストＬＲ
Ａ）にどうマップされるかを示す図である。

【図４】大型実アドレス指定（ゲストＬＲＡ）を使用す
るＶ＝ＦＣ（仮想＝固定連続）ゲストがホスト大型実ア
ドレス（ホストＬＲＡ）にどうマップされるかを示す図
である。

【図５】大型実アドレス指定（ゲストＬＲＡ）を使用す
るＶ＝ＦＤ（仮想＝固定不連続）ゲストが、各ゲストご
とに別々のアクセス・リスト（ＡＬ）を使用し、ゲスト
実アドレスをホスト実アドレスにマップする際にアクセ
ス・レジスタ変換（ＡＲＴ）を使用して、ホスト大型実
アドレス（ホストＬＲＡ）にどうマップされるかを示す
図である。

【図６】大型実アドレス指定（ゲストＬＲＡ）を使用す
るＶ＝ＦＤ（仮想＝固定不連続）ゲストが、複数のゲス
ト用に１つのアクセス・リスト（ＡＬ）を使用し、アク
セス・レジスタ変換（ＡＲＴ）を使用して、ホスト大型
実アドレス（ホストＬＲＡ）にどうマップされるかを示
す図である。

【図７】大型実アドレス指定（ゲストＲＡ）を使用する
Ｖ＝Ｖ（仮想＝仮想）ゲストが、各ゲストごとに別々の
アクセス・リスト（ＡＬ）を使用し、アクセス・レジス
タ変換（ＡＲＴ）とＤＡＴを使用して、ホスト大型実ア
ドレス（ホストＬＲＡ）にどうマップされるかを示す図
である。

【図８】大型実アドレス指定（ゲストＬＲＡ）を使用す
るＶ＝Ｖ（仮想＝仮想）ゲストが、複数のゲスト用に１
つのアクセス・リスト（ＡＬ）を使用し、アクセス・レ
ジスタ変換（ＡＲＴ）とＤＡＴを使用して、ホスト大型
実アドレス（ホストＬＲＡ）にどうマップされるかを示
す図である。

【図９】ゲスト大型実アドレス空間（ゲストＬＲＡＳ）
中の大型実アドレス（ゲストＬＲＡ）を使用する各種の
ゲスト（Ｖ＝Ｒ、Ｖ＝ＦＣ、Ｖ＝ＦＤ、及びＶ＝Ｖゲス
ト）が、ホスト大型実アドレス空間（ホストＬＲＡＳ）
にどうマップされるかを示す図である。

フロントページの続き (72)発明者ジョーゼフ・マーチン・グダニェツアメリカ合衆国13850、ニューヨーク州ヴェスタル、オーバーブルック・ドライブ 816 (72)発明者ピーター・ハーモン・ガムアメリカ合衆国12603、ニューヨーク州ポーキープシー、マイロン・ドライブ 22 (72)発明者キャスリン・マリー・ジャクソンアメリカ合衆国12601、ニューヨーク州ポーキープシー、グリーンブッシュ・ドライブ 21 (72)発明者マーク・モシェ・マカビーアメリカ合衆国12401、ニューヨーク州キングストン、ヴァージニア・ドライブ 33 (72)発明者キャスパー・アンソニー・スカルジアメリカ合衆国12601、ニューヨーク州ポーキープシー、アカデミー・ストリート16 ７イー号 (72)発明者バスカール・シンハアメリカ合衆国12590、ニューヨーク州ワッピンガーズ・フォールズ、ケンダール・ドライブ 19

Claims

【特許請求の範囲】

【請求項１】複数のゲスト・オペレーティング・システ
ム（ゲスト）がホスト・ハイパーバイザ・プログラム
（ホスト）によって監視され、かつ各ゲストがゲスト実
アドレス空間（ゲストＲＡＳ）を有するとともにゲスト
ＲＡＳ内のゲスト実アドレス（ゲストＲＡＳ）を使用す
るコンピュータ・システムの大型メモリ中でゲスト・デ
ータを位置指定し、かつコンピュータ・システムの大型
実メモリをアドレスするホスト大型実アドレス空間（ホ
ストＬＲＡＳ）内で各ゲストＲＡを位置指定するための
アドレス指定方法であって、各ゲストＲＡＳをホストＬＶＡＳの仮想アドレス指定の
１単位または複数の連続する単位に割り当てることによ
って、各ゲストＲＡＳをホストＬＶＡＳの一部分に割り
当てるステップと、各エントリ（ＡＬＥ）がそれぞれホスト大型仮想アドレ
ス空間（ホストＬＶＡＳ）中の２ＧＢの仮想アドレス指
定単位を表す、１つまたは複数のホスト・アクセス・リ
スト（ＡＬ）中のエントリ（ＡＬＥ）のシーケンスでホ
ストＬＶＡＳを表すステップと、コンピュータ・メモリ中のデータをアドレスするため
に、各ゲストＲＡに対応するホスト大型仮想アドレス
（ホストＬＶＡ）を生成するステップと、対応するホストＬＶＡの高位部分を使って、選択された
ＡＬ中で必要とされるＡＬＥを選択するステップと、ホストに対する動的アドレス変換（ＤＡＴ）状態が存在
するとき、ゲスト実アドレスに対応するコンピュータ・
メモリ中のアドレスを提供するために、対応するホスト
ＬＶＡの低位部分をアドレス変換してホスト大型実アド
レス（ホストＬＲＡ）を得るために必要とされるＡＬＥ
に関連する、動的アドレス変換（ＤＡＴ）テーブルにア
クセスするステップと、高性能ゲスト動作を提供するためにホスト仮想アドレス
からホスト実アドレスへのアドレス変換動作の全部また
は一部を実施することなく、ゲスト実アドレスをホスト
実記憶域にマップするための、優先ゲスト用の特別マッ
ピング手段を提供するステップとを含む、アドレス指定
方法。
【請求項２】前記割当てステップが、さらに小型実アド
レス（ＳＲＡ）を使用する各ゲストを、ゲストＳＲＡが
３１ビットを超えないサイズを有する、ホストＬＶＡＳ
の独自の単一ＡＬＥに割り当てるステップを含む、請求
項１に記載のアドレス指定方法。
【請求項３】前記割当てステップが、さらに大型実アド
レス（ＬＲＡ）を使用する各ゲストを、ゲストＬＲＡが
３１ビットを超えるサイズを有する、ホストＬＶＡＳの
独自の複数の連続するＡＬＥに割り当てるステップを含
む、請求項１に記載のアドレス指定方法。
【請求項４】前記割当てステップが、さらに大型実アド
レス（ＬＲＡ）を使用する各ゲストを、ゲストＬＲＡが
３１ビットを超えるサイズを有する、ホストＬＶＡＳの
独立の複数の連続するＡＬＥに割り当てるステップと、小型実アドレス（ＳＲＡ）を使用する各ゲストを、ゲス
トＳＲＡが３１ビットを超えないサイズを有する、ホス
トＬＶＡＳの独自の単一ＡＬＥに割り当てるステップ
と、ＳＲＡとＬＲＡを使用するゲストを、ホストＬＶＡＳの
アドレス指定シーケンス中で混合できるようにして、任
意の順序でホストＬＶＡＳ内でゲストへの割当てを行う
ステップとを含む、請求項１に記載のアドレス指定方
法。
【請求項５】さらに、ホストに各ゲスト用のＡＬへのア
ドレスを提供するステップと、各ゲスト用のＡＬ中にホストＬＶＡＳを含むＡＬＥのサ
ブセットを含めるステップとを含む、請求項１に記載の
アドレス指定方法。
【請求項６】さらに、ホストがＣＰＵに、各サブセット
がそれぞれ当該のゲストが使用するように割り当てられ
た１つまたは複数の連続するＡＬＥを有する、複数のＡ
ＬＥサブセットを含むＡＬのアドレスを提供するステッ
プを含む、請求項１に記載のアドレス指定方法。
【請求項７】さらに、仮想同等固定連続（Ｖ＝ＦＣ）タ
イプのゲストを、ＡＬ中の任意の連続するＡＬＥサブセ
ットに割り当てるステップと、主記憶域原点（ＭＳＯ）フィールドをそれぞれのゲスト
のＧＣＢ中に割り当てて、主記憶域における出発位置を
指定するステップと、ＤＡＴオン・モードでホストによってホストＬＶＡＳの
一部としてこのＶ＝ＦＣゲストの実記憶域にアクセス
し、ＣＰＵは、ゲスト動作中に性能改善のためにホスト
・アドレス変換を迂回して、ゲスト実アドレスをオフセ
ットするステップとを含む、請求項１に記載のアドレス
指定方法。
【請求項８】さらに、仮想同等固定不連続（Ｖ＝ＦＤ）
タイプのゲストを、ＡＬ中の任意の連続するＡＬＥサブ
セットに割り当て、ゲスト実アドレスを対応するホスト
ＬＶＡとして使用するステップと、オフセット・フィールドをそれぞれのゲストのＧＣＢ中
に割り当てて、当該のゲストの実記憶域を定義するＡＬ
中の最初のＡＬＥ、または複数のゲスト・サブセットを
有するＡＬ中のゲストに割り当てられたＡＬＥサブセッ
ト中の最初のＡＬＥを指定するステップと、対応するホストＬＶＡの高位部分（ＡＬＥＮ）を用い
て、ホストＬＶＡＳのゲスト割当て部分を示す、ＡＬ中
の、またはゲストのＡＬＥサブセット中の必要とされる
ＡＬＥを探し出すステップと、それぞれ当該のエクステンダ（ＥＸＲ）を各有効ＡＬＥ
と関連づける、アクセス・レジスタ変換（ＡＲＴ）を実
行するステップと、エクステンダをゲストＬＶＡの低位部分に連結し、性能
改善のために低位部分に対するＤＡＴ動作を迂回し、コ
ンピュータ・メモリ中のゲスト実アドレスの位置を表す
ホストＬＲＡを生成するステップと、ＤＡＴオン・モードでホストによってホストＬＶＡＳの
一部としてこのＶ＝ＦＤゲストの実記憶域にアクセス
し、ＣＰＵは、Ｖ＝ＦＤゲスト・アドレスの各２ＧＢを
探し出すためにＡＲＴを行うが、ゲスト動作中の性能改
善のために低位３１ビットに対するＤＡＴ動作を回避す
るステップとを含む、請求項１に記載のアドレス指定方
法。
【請求項９】さらに、仮想同等仮想（Ｖ＝Ｖ）タイプの
ゲストを、ＡＬ中の任意の連続するＡＬＥサブセットに
割り当て、ゲスト実アドレスを対応するホストＬＶＡと
して使用するステップと、それぞれのゲストのＧＣＢ中の主記憶域原点（ＭＳＯ）
フィールドまたはオフセット・フィールドあるいはその
両方にアクセスして、当該のゲストの実記憶域を定義す
るＡＬ中の最初のＡＬＥ、または複数のゲスト・サブセ
ットを有するＡＬ中のゲストに割り当てられたＡＬＥサ
ブセット中の最初のＡＬＥを指定するステップと、対応するホストＬＶＡの高位部分（ＡＬＥＮ）を用い
て、ホストＬＶＡＳのゲスト割当て部分を示す、ＡＬ中
の、またはゲストのＡＬＥサブセット中の必要とされる
ＡＬＥを探し出すステップと、それぞれの動的アドレス変換（ＤＡＴ）テーブルを必要
とされるＡＬＥと関連づけるアクセス・レジスタ変換
（ＡＲＴ）を実行し、ＡＲＴプロセスまたはＤＡＴプロ
セスから当該のエクステンダ（ＥＸＲ）を得るステップ
と、対応するホストＬＶＡの低位部分をアドレス変換して、
小型の変換済みアドレスを得るステップと、エクステンダと小型の変換済みアドレスを連結して、コ
ンピュータ・メモリ中ゲスト実アドレスの位置を表すホ
ストＬＲＡを生成するステップとを含む、請求項１に記
載のアドレス指定方法。
【請求項１０】さらに、ゲストによって選択可能な複数
のホストＬＶＡＳセグメントを含む、ゲスト用の選択可
能な複数のＡＬを設けるステップと、ゲスト実アドレスからホスト実アドレスへのＣＰＵ変換
で使用するために選択すべき特定のＡＬを示す、ゲスト
制御ブロック内のフィールド（Ｐ）にＣＰＵによってア
クセスするステップとを含む、請求項１に記載のアドレ
ス指定方法。
【請求項１１】ホスト・ハイパーバイザ・プログラム
（ホスト）によって監視される複数のゲスト・オペレー
ティング・システム（ゲスト）を有し、かつ各ゲストが
ゲスト実アドレス空間を有するとともにゲストＲＡＳ中
のゲスト実アドレスを使用する、コンピュータ・システ
ムの大型メモリ中でゲストのデータをアドレスし、かつ
コンピュータ・システムの大型実メモリをアドレスする
ホスト大型実アドレス空間（ホストＬＲＡＳ）内で各ゲ
ストＲＡを位置指定するための手段であって、各エントリ（ＡＬＥ）がホストＬＶＡＳ中の２ＧＢの仮
想アドレス指定単位を表す、１つまたは複数のホスト・
アクセス・リスト（ＡＬ）中のエントリ（ＡＬＥ）のシ
ーケンスでコンピュータ・メモリ中で表されるホストＬ
ＶＡＳと、各ゲストＲＡＳ用に割り振られるホストＬＶＡＳ中の、
１つまたは複数の連続するＡＬＥのサブセットと、コンピュータ・メモリ中のゲスト・データにアクセスす
るためにゲストが供給する各ゲスト実アドレス（ＲＡ）
を登録する手段と、優先ゲストに割り振られたサブセット中のＡＬＥに対応
するコンピュータ・メモリのセクションを表す高位部分
（ＡＬＥＮビット）を生成することによって、ホスト大
型実アドレス（ホストＬＲＡ）を生成する手段、及び生
成された高位部分より低位のゲストＲＡからのビットか
ら成る低位部分を高位部分に連結することによって、ホ
ストＬＶＡの低位部分を生成する手段とを含む、アドレ
ス指定手段。
【請求項１２】ホスト・ハイパーバイザ・プログラム
（ホスト）によって監視される複数のゲスト・オペレー
ティング・システム（ゲスト）を有し、かつ各ゲストが
ゲスト実アドレス空間を有するとともにゲストＲＡＳ中
のゲスト実アドレス（ゲストＲＡ）を使用する、コンピ
ュータ・システムの大型メモリ中でゲストのデータをア
ドレスし、かつコンピュータ・システムの大型実メモリ
をアドレスするホスト大型実アドレス空間（ホストＬＲ
ＡＳ）内で各ゲストＲＡを位置指定するための手段であ
って、各エントリ（ＡＬＥ）がホストＬＶＡＳ中の１仮想アド
レス指定単位を表す、１つまたは複数のホスト・アクセ
ス・リスト（ＡＬ）中のエントリ（ＡＬＥ）のシーケン
スでコンピュータ・メモリ中で表されるホストＬＶＡＳ
と、各ゲストＲＡＳ用に割り振られるホストＬＶＡＳ中の、
１つまたは複数の連続するＡＬＥサブセットと、コンピュータ・メモリ中のゲスト・データにアクセスす
るためにゲストが供給する各ゲスト実アドレス（ＲＡ）
を登録する手段と、Ｖ＝Ｖゲストに割り振られたサブセット中の対応するＡ
ＬＥ用のコンピュータ・メモリ中のメモリ・セクション
を表す高位部分（ＡＬＥＮビット）を生成することによ
って、ホスト大型実アドレス（ホストＬＲＡ）を生成す
る手段と、対応するゲストＲＡの小型アドレス部分（または、対応
するゲストＲＡが小型アドレスである場合には、そのす
べて）をアドレス変換するために、対応するＡＬＥに関
連する動的アドレス変換（ＤＡＴ）テーブルにアクセス
して、ゲスト実アドレスに対応するコンピュータ・メモ
リ中のホストＬＲＡの生成を完成するために、高位部分
で表されるメモリ・セクション中のホスト大型実アドレ
ス（ホストＬＲＡ）を得ることによって、ホストＬＲＡ
の低位部分を生成する手段とを含む、アドレス指定手
段。