JPH05265192A - レチクル製造方法 - Google Patents
レチクル製造方法Info
- Publication number
- JPH05265192A JPH05265192A JP6411492A JP6411492A JPH05265192A JP H05265192 A JPH05265192 A JP H05265192A JP 6411492 A JP6411492 A JP 6411492A JP 6411492 A JP6411492 A JP 6411492A JP H05265192 A JPH05265192 A JP H05265192A
- Authority
- JP
- Japan
- Prior art keywords
- data
- reticle
- manufacture
- manufacturing
- arrangement information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 本発明はレチクルの製造に使用するデータフ
ォーマットの改良に関し,レチクル製造の工程短縮,誤
情報の早期発見を目的とする。 【構成】 半導体基板上のチップ内各素子のパターンを
描画する製造データに,予め, 該チップ内各素子の座標
位置を示す位置情報を付加したデータを作成し,該デー
タを用いてレチクルを製造するように,また,製造デー
タに位置情報を付加したデータの検証を,レチクルの製
造の前に行うように構成する。
ォーマットの改良に関し,レチクル製造の工程短縮,誤
情報の早期発見を目的とする。 【構成】 半導体基板上のチップ内各素子のパターンを
描画する製造データに,予め, 該チップ内各素子の座標
位置を示す位置情報を付加したデータを作成し,該デー
タを用いてレチクルを製造するように,また,製造デー
タに位置情報を付加したデータの検証を,レチクルの製
造の前に行うように構成する。
Description
【0001】
【産業上の利用分野】本発明はレチクルの露光製造デー
タよりレチクルを製作する方法に関する。高度情報処理
社会はますます発達しており,より高速なコンピュータ
の存在が必要となる。
タよりレチクルを製作する方法に関する。高度情報処理
社会はますます発達しており,より高速なコンピュータ
の存在が必要となる。
【0002】この為にはコンピュータの基本部品である
集積回路素子の多層化,微細化にともない,これら集積
回路素子を製造する際に用いるレチクルの微細度を大幅
に向上させる必要がある。
集積回路素子の多層化,微細化にともない,これら集積
回路素子を製造する際に用いるレチクルの微細度を大幅
に向上させる必要がある。
【0003】このため,近年,レチクル製造において,
微細加工,精度の信頼性及び処理効率の向上が要求され
ている。
微細加工,精度の信頼性及び処理効率の向上が要求され
ている。
【0004】
【従来の技術】図4は従来例のレチクル製造フロー,図
5は従来例の製造データのフォーマットを示す。
5は従来例の製造データのフォーマットを示す。
【0005】図において,1は設計データ,2はデータ
変換装置,3は製造データ,4は配置情報入力,5は配
置情報カード,6はレチクル製造装置,7はレチクル,
8は検査,9はウエハ製作である。
変換装置,3は製造データ,4は配置情報入力,5は配
置情報カード,6はレチクル製造装置,7はレチクル,
8は検査,9はウエハ製作である。
【0006】先ず,設計データ1からデータ変換装置2
を用いて製造データ3を作成する。また,入力した配置
情報4にもとずき作成した配置情報カード5を手入力に
よりレチクル製造装置6に記憶させ,続いて,製造デー
タ3をレチクル製造装置に入力しレチクル7を製造す
る。
を用いて製造データ3を作成する。また,入力した配置
情報4にもとずき作成した配置情報カード5を手入力に
よりレチクル製造装置6に記憶させ,続いて,製造デー
タ3をレチクル製造装置に入力しレチクル7を製造す
る。
【0007】次に,レチクル検査8を行う。ここでは,
製造データ3の異常や,配置情報4の誤入力のチエック
を行う。検査8を合格したレチクル7はウエハプロセス
9に用いられる。検査8で不良となったものは調査13に
回して原因を究明する。
製造データ3の異常や,配置情報4の誤入力のチエック
を行う。検査8を合格したレチクル7はウエハプロセス
9に用いられる。検査8で不良となったものは調査13に
回して原因を究明する。
【0008】
【発明が解決しようとする課題】ところが,従来のレチ
クル製造方法では,製造データ3と配置情報カード5の
二つのデータがあったため,データ入力が一本化され
ず,処理効率が低くなるという問題があった。
クル製造方法では,製造データ3と配置情報カード5の
二つのデータがあったため,データ入力が一本化され
ず,処理効率が低くなるという問題があった。
【0009】また,配置情報4が正しいか否か,レチク
ル7を製造してみないと,レチクル7の良否の判定結果
が出ないため,もし判定が誤っていたら,もう一度配置
情報カード5からやり直しとなり,非常に工数がかかる
レチクル製造フローとなる。
ル7を製造してみないと,レチクル7の良否の判定結果
が出ないため,もし判定が誤っていたら,もう一度配置
情報カード5からやり直しとなり,非常に工数がかかる
レチクル製造フローとなる。
【0010】本発明は,上記の問題点を解決するため
に,レチクル製造の工程短縮,配置情報の誤入力の早期
発見を目的として提供されるものである。
に,レチクル製造の工程短縮,配置情報の誤入力の早期
発見を目的として提供されるものである。
【0011】
【課題を解決するための手段】図1は本発明のレチクル
製造フロー,図2は本発明の製造データ+配置情報デー
タのフォーマットである。
製造フロー,図2は本発明の製造データ+配置情報デー
タのフォーマットである。
【0012】1は設計データ,2はデータ変換装置,4
は配置情報入力,6はレチクル製造装置,7はレチク
ル,9はウエハプロセス,10は製造データ+配置情報,
11は検証装置, 12は検証, 13は調査である。
は配置情報入力,6はレチクル製造装置,7はレチク
ル,9はウエハプロセス,10は製造データ+配置情報,
11は検証装置, 12は検証, 13は調査である。
【0013】本発明では,製造データ3に対して,配置
情報4を予め付加しておき,レチクル7の製造を行う以
前に配置情報4及び製造データ3の検証を行うようにす
る。尚,本発明におけるレチクルの定義は,電子ビーム
露光される乾板のことであり,レチクルやマスク,ウエ
ハ等の基板も対象となる。
情報4を予め付加しておき,レチクル7の製造を行う以
前に配置情報4及び製造データ3の検証を行うようにす
る。尚,本発明におけるレチクルの定義は,電子ビーム
露光される乾板のことであり,レチクルやマスク,ウエ
ハ等の基板も対象となる。
【0014】即ち,本発明の目的は,図1に示すよう
に,半導体基板上のチップ内各素子のパターンを描画す
る製造データに, 予め, 該チップ内各素子の座標位置を
示す位置情報を付加したデータを作成し, 該データを用
いてレチクルを製造することにより,また,製造データ
に位置情報を付加したデータの検証を,レチクルの製造
の前に行うことにより達成される。
に,半導体基板上のチップ内各素子のパターンを描画す
る製造データに, 予め, 該チップ内各素子の座標位置を
示す位置情報を付加したデータを作成し, 該データを用
いてレチクルを製造することにより,また,製造データ
に位置情報を付加したデータの検証を,レチクルの製造
の前に行うことにより達成される。
【0015】
【作用】従って,レチクル製造において,データ入力の
一本化の実現と,レチクルイメージでの検証が可能にな
る。
一本化の実現と,レチクルイメージでの検証が可能にな
る。
【0016】よって,処理効率の向上と,レチクル製造
においての品質やプロセスの信頼性が向上する。
においての品質やプロセスの信頼性が向上する。
【0017】
【実施例】図1は本発明のレチクル製造のフロー, 図2
は本発明の製造データ+配置情報データのフォーマッ
ト, 図3は本発明の一実施例の配置情報データ内容図で
ある。
は本発明の製造データ+配置情報データのフォーマッ
ト, 図3は本発明の一実施例の配置情報データ内容図で
ある。
【0018】図1に示すように,データ変換装置2で設
計データ1と配置情報4より,製造データ+配置情報10
を作成し, 検証装置11に入力することにより, レチクル
イメージでの検証12を行い, OKであれば,レチクル製
造装置6に掛け,レチクル7の製造を行う。
計データ1と配置情報4より,製造データ+配置情報10
を作成し, 検証装置11に入力することにより, レチクル
イメージでの検証12を行い, OKであれば,レチクル製
造装置6に掛け,レチクル7の製造を行う。
【0019】本発明の一実施例の配置情報データを図3
に示す。図3(a)に示すチップパターンの場合,配置
情報データとしては,図3(b)に示すように,レチク
ル名称,レチクルサイズに続き,チップ内素子Aの製造
データ名称と配置座標を同時に入力,同様の方法でチッ
プ内素子B,C,・・・と入力データを作成する。
に示す。図3(a)に示すチップパターンの場合,配置
情報データとしては,図3(b)に示すように,レチク
ル名称,レチクルサイズに続き,チップ内素子Aの製造
データ名称と配置座標を同時に入力,同様の方法でチッ
プ内素子B,C,・・・と入力データを作成する。
【0020】次に,図4に示すように,配置情報データ
に引続き,チップ内素子AのパターンデータA,パター
ンデータB,パターンデータC,・・・とデータを入力
して行く。
に引続き,チップ内素子AのパターンデータA,パター
ンデータB,パターンデータC,・・・とデータを入力
して行く。
【0021】この本発明の製造データ+配置情報データ
10を検証し, 合格であればこのデータにもとずいてレチ
クル7を製造する。そして, このレチクル7を用いてウ
エハプロセス9を行う。
10を検証し, 合格であればこのデータにもとずいてレチ
クル7を製造する。そして, このレチクル7を用いてウ
エハプロセス9を行う。
【0022】
【発明の効果】以上説明したように,本発明によれば,
レチクル製造工程において,データを一本化することに
より,レチクルイメージでの検証が可能となり,不良デ
ータの早期発見ができる。
レチクル製造工程において,データを一本化することに
より,レチクルイメージでの検証が可能となり,不良デ
ータの早期発見ができる。
【0023】そして,不良データによってのレチクル製
造がなくなったため,工数の低減と信頼性の高いデータ
の取得といった優れた効果があり,レチクルの品質向
上,生産性の向上に寄与するところが大きい。
造がなくなったため,工数の低減と信頼性の高いデータ
の取得といった優れた効果があり,レチクルの品質向
上,生産性の向上に寄与するところが大きい。
【図1】 本発明のレチクル製造フロー
【図2】 本発明の製造データ+配置情報データのフォ
ーマット
ーマット
【図3】 本発明の一実施例の配置情報データ内容図
【図4】 従来例のレチクル製造フロー
【図5】 従来例の製造データのフォーマット
図において, 1 設計データ 2 データ変換装置 3 製造データ 4 配置情報 5 配置情報カード 6 レチクル製造装置 7 レチクル 8 検査 9 ウエハプロセス 10 製造データ+配置情報 11 検証装置 12 検証 13 調査
Claims (2)
- 【請求項1】 半導体基板上のチップ内各素子のパター
ンを描画する製造データに, 予め, 該チップ内各素子の
座標位置を示す位置情報を付加したデータを作成し, 該
データを用いてレチクルを製造することを特徴とするレ
チクル製造方法。 - 【請求項2】 前記製造データに位置情報を付加したデ
ータの検証を,前記レチクルの製造の前に行うことを特
徴とする請求項1記載のレチクル製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6411492A JPH05265192A (ja) | 1992-03-19 | 1992-03-19 | レチクル製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6411492A JPH05265192A (ja) | 1992-03-19 | 1992-03-19 | レチクル製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05265192A true JPH05265192A (ja) | 1993-10-15 |
Family
ID=13248725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6411492A Withdrawn JPH05265192A (ja) | 1992-03-19 | 1992-03-19 | レチクル製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05265192A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6925629B2 (en) | 2002-09-02 | 2005-08-02 | Nec Corporation | Reticle fabrication method |
-
1992
- 1992-03-19 JP JP6411492A patent/JPH05265192A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6925629B2 (en) | 2002-09-02 | 2005-08-02 | Nec Corporation | Reticle fabrication method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI671838B (zh) | 半導體廠缺陷作業系統及裝置 | |
US11669957B2 (en) | Semiconductor wafer measurement method and system | |
WO2005008548A1 (en) | Method of transmitting cad data to a wafer inspection system | |
JPH0691003B2 (ja) | レチクル/マスクの検査方法とその検査装置 | |
US6892375B2 (en) | Data processing method and apparatus, reticle mask, exposing method and apparatus, and recording medium | |
CA2216900C (en) | Method to extract circuit information | |
US8090875B2 (en) | Device and method for connecting device manufacturing processing apparatuses, program, device manufacturing processing system, exposure apparatus and method, and measurement and inspection apparatus and method | |
JP2007504664A (ja) | Xイニシアティブレイアウト設計のためのパターン認識および方法のための構造 | |
JP2001274073A (ja) | 重ね合わせ露光方法及び露光システム | |
JPH021107A (ja) | マスク又はレチクル用パターン自動検証装置 | |
JPH05265192A (ja) | レチクル製造方法 | |
US6598185B1 (en) | Pattern data inspection method and storage medium | |
JP2000047369A (ja) | 欠陥検査方法及びその装置 | |
US7987057B1 (en) | Intelligent stitching boundary defect inspection | |
JPH0645428A (ja) | 半導体装置の製造方法 | |
JP3169930B2 (ja) | テストパタン自動生成装置及びテストパタン自動生成方法 | |
US11449984B2 (en) | Method and system for diagnosing a semiconductor wafer | |
JPH10209010A (ja) | 荷電ビーム露光方法,荷電ビーム露光装置およびパレット | |
JPS6066428A (ja) | 電子ビ−ム露光方法 | |
JPH06103335A (ja) | データ分割ファイルの合成検証方法 | |
JP2008233355A (ja) | フォトマスクの製造方法 | |
JP2004241697A (ja) | 半導体ウェハの製造管理装置 | |
JPH07113854A (ja) | 荷電粒子ビームを利用したicテスタ | |
JPH08298236A (ja) | パターンの露光方法及びその装置 | |
JP4524056B2 (ja) | 電子線描画方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |