JPH05259490A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH05259490A JPH05259490A JP4086351A JP8635192A JPH05259490A JP H05259490 A JPH05259490 A JP H05259490A JP 4086351 A JP4086351 A JP 4086351A JP 8635192 A JP8635192 A JP 8635192A JP H05259490 A JPH05259490 A JP H05259490A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- electrode
- layer
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、非晶質半導体を含む太
陽電池を歩留まり良く製造する製造法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a manufacturing method for manufacturing a solar cell containing an amorphous semiconductor with high yield.
【０００２】[0002]
【従来の技術】従来より、絶縁性基板上で複数のアモル
ファスシリコン太陽電池を、電気的に直列に接続した太
陽電池（以下、集積型太陽電池という）が用いられてい
る。この集積型太陽電池の作製は、図６〜１１に示され
るように、絶縁性基板１１上に第１電極層１２を形成し
た後、この第２電極層１２のパターニングを行う。次
に、第２電極層１２上に非晶質半導体を含む半導体層１
３からなる光電変換体を形成し、引き続いてパターニン
グを行う。さらに、この上に第２電極層１４を形成し、
パターニングを行う。以上のプロセスにより、発電区画
１Ｇ11は集積部Ｉ11により発電区画２Ｇ12と直列接続さ
れる。2. Description of the Related Art Conventionally, a solar cell in which a plurality of amorphous silicon solar cells are electrically connected in series on an insulating substrate (hereinafter referred to as an integrated solar cell) has been used. In the production of this integrated solar cell, as shown in FIGS. 6 to 11, after forming the first electrode layer 12 on the insulating substrate 11, the second electrode layer 12 is patterned. Next, the semiconductor layer 1 containing an amorphous semiconductor is formed on the second electrode layer 12.
A photoelectric conversion element 3 is formed, and then patterning is performed. Further, a second electrode layer 14 is formed on this,
Perform patterning. Through the above process, the power generation section 1G 11 is connected in series with the power generation section 2G 12 by the accumulation unit I 11 .
【０００３】前述のごとくこの方法を用いた場合、アモ
ルファスシリコン層１３を形成した後、第２電極層（裏
面電極層）１４を形成する間に、アモルファスシリコン
層１３のパターニング工程が入る。通常、このアモルフ
ァスシリコン層１３のパターニングは、レーザー光の様
な高エネルギービームを用いる方法が用いられている。
しかしながら、この方法を用いると、レーザー光などに
より取り除かれたシリコンによるアモルファスシリコン
表面の汚染、あるいは工程中にアモルファスシリコンに
傷をつけてしまうなどのために、集積型太陽電池の特性
を大きく低下させてしまうという問題がある。また、レ
ーザー光によるパターニング以外の方法を用いた場合に
も、同様の原因で特性低下を引き起こすという問題があ
る。When this method is used as described above, after the amorphous silicon layer 13 is formed, the patterning step of the amorphous silicon layer 13 is performed while the second electrode layer (back surface electrode layer) 14 is formed. Usually, for the patterning of the amorphous silicon layer 13, a method using a high energy beam such as a laser beam is used.
However, when this method is used, the characteristics of the integrated solar cell are significantly deteriorated because the amorphous silicon surface is contaminated by the silicon removed by laser light or the amorphous silicon is scratched during the process. There is a problem that it will end up. Further, even when a method other than patterning by laser light is used, there is a problem in that the characteristics are deteriorated due to the same reason.
【０００４】[0004]
【発明が解決しようとする課題】本方法はかかる従来技
術の問題点に鑑みなされたものであって、特性の高い集
積型太陽電池を歩留り良く製造する製造法を提供するこ
とを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems of the prior art, and an object of the present invention is to provide a manufacturing method for manufacturing an integrated solar cell having high characteristics with high yield.
【０００５】[0005]
【課題を解決するための手段】本発明は、絶縁性基板上
に、同一平面上に形成された少なくとも２以上の区画か
らなる非晶質半導体層からなる光電変換体を含む太陽電
池を、該絶縁性基板上で電気的に直列に接続してなる半
導体装置の製造法であって、前記絶縁性基板上に形成さ
れた第１電極層を電気的に絶縁された少なくとも２以上
の区画に分離する工程と、該第１電極層上に非晶質半導
体を含む半導体層からなる光電変換体および第２電極層
をこの順に積層形成する工程と、前記第１電極の分離部
分に沿って、前記非晶質半導体層からなる光電変換体と
前記第２電極層とを貫通して、前記第１電極層が露出す
るように開口部を形成する工程と、前記開口部により露
出された第１電極層と、前記開口部により分離された第
２電極層とを直列接続する第３電極体を、前記開口部に
該第３電極体と接続される第１電極層上の光電変換体お
よび該光電変換体上の第２電極層とに接触しないよう
に、前記開口部に形成する工程とを含んでなることを特
徴とする半導体装置の製造法に関する。The present invention relates to a solar cell including a photoelectric conversion body composed of an amorphous semiconductor layer formed on an insulating substrate and formed of at least two compartments on the same plane. A method of manufacturing a semiconductor device, which is electrically connected in series on an insulating substrate, wherein a first electrode layer formed on the insulating substrate is separated into at least two electrically insulated sections. And a step of stacking a photoelectric conversion body made of a semiconductor layer containing an amorphous semiconductor and a second electrode layer on the first electrode layer in this order, and along the separation portion of the first electrode, A step of penetrating the photoelectric conversion body made of an amorphous semiconductor layer and the second electrode layer to form an opening so that the first electrode layer is exposed; and a first electrode exposed by the opening. Layer and a second electrode layer separated by the opening in series The following third electrode body is provided in the opening so as not to come into contact with the photoelectric conversion body on the first electrode layer connected to the third electrode body and the second electrode layer on the photoelectric conversion body. And a step of forming a semiconductor device in the semiconductor device.
【０００６】本発明の半導体装置の製造法においては、
前記非晶質半導体がアモルファスシリコンを主成分とす
る半導体であるのが好ましい。In the method of manufacturing a semiconductor device of the present invention,
It is preferable that the amorphous semiconductor is a semiconductor containing amorphous silicon as a main component.
【０００７】また、本発明の半導体装置の製造法におい
ては、前記絶縁性基板が透光性を有する基板であり、か
つ前記第１電極層が透明導電膜であるのが好ましい。Further, in the method for manufacturing a semiconductor device of the present invention, it is preferable that the insulating substrate is a substrate having a light transmitting property and the first electrode layer is a transparent conductive film.
【０００８】さらに、本発明の半導体装置の製造法にお
いては、前記第３電極体が導電性ペーストであるのが好
ましい。Further, in the method for manufacturing a semiconductor device of the present invention, it is preferable that the third electrode body is a conductive paste.
【０００９】[0009]
【作用】本発明による製造法は、アモルファスシリコン
層を形成した後すぐに第２電極層を形成し、その後、ア
モルファスシリコン層を貫通する開口部を第２電極層に
形成し、この開口部に第３電極体を形成することによ
り、第１電極層と第２電極層の電気的接続をとることを
特徴としている。したがって、本製造法を用いるとアモ
ルファスシリコン層の形成と第２電極層を形成工程の間
に、パターニング工程が無いため、アモルファスシリコ
ン層表面の汚染あるいはアモルファスシリコン層に傷を
つけることが無い。したがって、これらに起因する特性
低下が無いという特徴を有している。In the manufacturing method according to the present invention, the second electrode layer is formed immediately after the amorphous silicon layer is formed, and then the opening portion penetrating the amorphous silicon layer is formed in the second electrode layer, and the opening portion is formed in this opening portion. By forming the third electrode body, the first electrode layer and the second electrode layer are electrically connected. Therefore, when the present manufacturing method is used, since there is no patterning step between the formation of the amorphous silicon layer and the formation of the second electrode layer, the surface of the amorphous silicon layer is not contaminated or the amorphous silicon layer is not scratched. Therefore, there is a characteristic that there is no deterioration of characteristics due to these.
【００１０】[0010]
【実施例】以下、添付図面を参照しながら本発明を実施
例に基づいて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described based on embodiments with reference to the accompanying drawings.
【００１１】図１〜５は本発明の一実施例の製造プロセ
スの説明図である。図において、１は絶縁性基板、２は
第１電極層、３は非晶質半導体を含む半導体層（光電変
換体）、４は第２電極層、５は開口部、６は第３電極
体、Ｇ1は発電区画１、Ｉ1は集積部、Ｇ2は発電区画２
を示す。1 to 5 are explanatory views of a manufacturing process according to an embodiment of the present invention. In the figure, 1 is an insulating substrate, 2 is a first electrode layer, 3 is a semiconductor layer containing an amorphous semiconductor (photoelectric conversion body), 4 is a second electrode layer, 5 is an opening, and 6 is a third electrode body. , G 1 is a power generation section 1, I 1 is an accumulation section, G 2 is a power generation section 2
Indicates.
【００１２】次に、本発明の半導体装置の製造法の製造
プロセスについて説明する。Next, the manufacturing process of the semiconductor device manufacturing method of the present invention will be described.
【００１３】ステップ１：絶縁性基板１上に第１電極層
２を形成する。（図１参照） 絶縁性基板１としては通
常ガラス基板を用いるがこれに限定されるものではな
い。第１電極層２としてはＳｎＯ2，ＩＴＯなどが用い
られるが、特にこれらに限定されるものではない。成膜
方法は真空蒸着法、スパッター法、ＣＶＤ法などが用い
られるが、これらの方法に限定されるものではない。Step 1: The first electrode layer 2 is formed on the insulating substrate 1. (See FIG. 1) A glass substrate is usually used as the insulating substrate 1, but the insulating substrate 1 is not limited to this. Although SnO 2 , ITO or the like is used as the first electrode layer 2, the first electrode layer 2 is not particularly limited thereto. As a film forming method, a vacuum vapor deposition method, a sputtering method, a CVD method, or the like is used, but the film forming method is not limited to these methods.
【００１４】ステップ２：第１電極層２のパターニング
を行う。（図２参照） パターニング法としては、レー
ザー光による方法、ウェットエッチング、ドライエッチ
ング法、リフトオフ法などの方法が用いられるが、これ
らの方法に限定されるものではない。Step 2: Pattern the first electrode layer 2. (See FIG. 2) As a patterning method, a method using a laser beam, a wet etching method, a dry etching method, a lift-off method, or the like is used, but the patterning method is not limited to these methods.
【００１５】ステップ３：このパターニングされた第１
電極層２上に、非晶質半導体を含む半導体層（光電変換
体）３、第２電極層４をこの順に形成する。非晶質半導
体を含む半導体層３の形成法としては、通常プラズマＣ
ＶＤ、ＥＣＲ−ＣＶＤ、スパッターなどの方法、第２電
極層４の形成方法としては真空蒸着、ＥＢ蒸着、スパッ
ターなどの方法が用いられるが、これらの方法に限定さ
れるものではない。第２電極層４の材料としては、通常
Ａｇ、Ｃｒ、Ａｌ、ＴｉおよびＣｕあるいはこれらを積
層したものが用いられるが、特にこれらに限定されるも
のではない。（図３参照）Step 3: This patterned first
A semiconductor layer (photoelectric conversion body) 3 containing an amorphous semiconductor and a second electrode layer 4 are formed in this order on the electrode layer 2. As a method for forming the semiconductor layer 3 containing an amorphous semiconductor, plasma C is usually used.
Methods such as VD, ECR-CVD, and sputtering, and methods for forming the second electrode layer 4 include vacuum deposition, EB deposition, and sputtering, but are not limited to these methods. The material of the second electrode layer 4 is usually Ag, Cr, Al, Ti and Cu, or a laminate of these, but is not particularly limited thereto. (See Figure 3)
【００１６】ステップ４：第２電極層４に、非晶質半導
体層３を貫通して開口部５を形成する。（図４参照）
開口部５の形成方法としては、レーザー光による方法、
ウェットエッチング、ドライエッチング法などが用いら
れるが、これらの方法に限定されるものではない。Step 4: An opening 5 is formed in the second electrode layer 4 through the amorphous semiconductor layer 3. (See Figure 4)
As a method for forming the opening 5, a method using laser light,
A wet etching method, a dry etching method, or the like is used, but the method is not limited to these methods.
【００１７】ステップ５：この開口部５に第３電極体６
が、第２電極層４と第１電極層２とを直列接続するよう
形成される。（図５参照） 第３電極体６の形成方法と
しては、通常、真空蒸着、ＥＢ蒸着、スパッター法、印
刷法などが用いられるが、これらに限定されるものでは
ない。第３電極体６の材料としては、Ａｇ，Ａｌ，Ｔ
ｉ，Ｐｄ，Ｃｒ，Ｃｕ，Ｎｉ，Ｂｉ，炭素，及びＭｏ、
あるいはこれらの混合物、積層物などが用いられるが、
特にこれらに限定されるものではない。Step 5: The third electrode body 6 is placed in the opening 5.
Are formed so that the second electrode layer 4 and the first electrode layer 2 are connected in series. (See FIG. 5) As a method for forming the third electrode body 6, vacuum vapor deposition, EB vapor deposition, a sputtering method, a printing method and the like are usually used, but the method is not limited to these. The material of the third electrode body 6 is Ag, Al, T
i, Pd, Cr, Cu, Ni, Bi, carbon, and Mo,
Alternatively, a mixture or laminate of these is used,
It is not particularly limited to these.
【００１８】以上のプロセスにより、発電区画１Ｇ1は
接続部Ｉ1により、発電区画２Ｇ2に直列接続される。Through the above process, the power generation section 1G 1 is connected in series to the power generation section 2G 2 by the connecting portion I 1 .
【００１９】次に、より具体的な実施例に基づいて本発
明の製造法を説明する。Next, the manufacturing method of the present invention will be described based on more specific examples.
【００２０】実施例および比較例 厚さ２ｍｍで大きさが１２５ｍｍ×１２５ｍｍの青板硝
子上に、５００ｎｍの膜厚の酸化錫の透明導電膜（第１
電極層）を形成し、レーザー光を用いて所定のパターン
に分離した。次に、この基板上に、プラズマＣＶＤ装置
を用いてｐ型アモルファスシリコン膜、ｉ型アモルファ
スシリコン膜、ｎ型アモルファスシリコン膜を、基板温
度２００度でこの順に堆積した。各層の膜厚はそれぞ
れ、２０ｎｍ，５００ｎｍ，４０ｎｍであった。次に、
アモルファスシリコン膜上に真空蒸着装置を用いて、第
２電極層としてＡｌを１００ｎｍの膜厚で堆積した。次
に、レーザー光線を用いて開口部を形成した。しかるの
ち、スクリーン印刷法を用いて、銀ペーストを用いて第
３電極体を開口部に形成して、第１電極層と第２電極層
とを直列接続した。Examples and Comparative Examples A transparent conductive film of tin oxide having a thickness of 500 nm (first layer) was formed on a blue plate glass having a thickness of 2 mm and a size of 125 mm × 125 mm.
An electrode layer) was formed and separated into a predetermined pattern using laser light. Next, on this substrate, a p-type amorphous silicon film, an i-type amorphous silicon film, and an n-type amorphous silicon film were deposited in this order at a substrate temperature of 200 degrees by using a plasma CVD apparatus. The film thickness of each layer was 20 nm, 500 nm, and 40 nm, respectively. next,
Al was deposited to a thickness of 100 nm as a second electrode layer on the amorphous silicon film using a vacuum vapor deposition device. Next, an opening was formed using a laser beam. After that, the third electrode body was formed in the opening by using a silver paste by the screen printing method, and the first electrode layer and the second electrode layer were connected in series.
【００２１】比較例として、従来の方法で集積型太陽電
池の作製した。比較例は、非晶質半導体層成膜後にレー
ザー光により所定のパターンでパターニングを行った
後、第２電極層を成膜し、この第２電極層のパターニン
グをレーザー光により行って作製されたものである。As a comparative example, an integrated solar cell was manufactured by a conventional method. The comparative example was produced by patterning the amorphous semiconductor layer with a laser beam in a predetermined pattern, forming a second electrode layer, and patterning the second electrode layer with the laser beam. It is a thing.
【００２２】このようにして作製した実施例および比較
例の集積型太陽電池を、疑似太陽光下で電気的特性を測
定した。結果を表１に示す。The electrical characteristics of the thus-produced integrated solar cells of Examples and Comparative Examples were measured under simulated sunlight. The results are shown in Table 1.
【００２３】[0023]
【表１】 [Table 1]
【００２４】表１に示すように、本発明による製造法を
用いると、従来法により作製した集積型太陽電池と比較
して、高い変換効率が得られることがわかる。また、表
１の結果は、集積型太陽電池を１０枚作製してその特性
の平均値を載せたものであるが、実施例の太陽電池の変
換効率は、最高が９．３％で最低は８．７％であったの
に対し、従来法による比較例の太陽電池の変換効率は、
最高が９．０％で最低は５．５％であった。したがっ
て、本発明の製造法によれば、安定して高い効率が得ら
れることもわかる。As shown in Table 1, it can be seen that the production method according to the present invention provides higher conversion efficiency as compared with the integrated solar cell produced by the conventional method. Further, the results in Table 1 show that 10 integrated solar cells were prepared and the average value of the characteristics thereof was placed. The maximum conversion efficiency of the solar cells of the examples is 9.3% and the minimum. While it was 8.7%, the conversion efficiency of the conventional comparative solar cell was
The highest was 9.0% and the lowest was 5.5%. Therefore, according to the production method of the present invention, it can be seen that stable and high efficiency can be obtained.
【００２５】[0025]
【発明の効果】以上説明したように、本発明の半導体装
置の製造法によれば、安定して高い効率の集積型電池を
作製することができる。As described above, according to the method of manufacturing a semiconductor device of the present invention, it is possible to stably manufacture an integrated battery with high efficiency.
【図１】本発明の一実施例の製造プロセスの説明図の一
部である。FIG. 1 is a part of an explanatory view of a manufacturing process according to an embodiment of the present invention.
【図２】本発明の一実施例の製造プロセスの説明図の一
部である。FIG. 2 is a part of an explanatory view of a manufacturing process according to an embodiment of the present invention.
【図３】本発明の一実施例の製造プロセスの説明図の一
部である。FIG. 3 is a part of an explanatory view of a manufacturing process according to an embodiment of the present invention.
【図４】本発明の一実施例の製造プロセスの説明図の一
部である。FIG. 4 is a part of an explanatory view of a manufacturing process according to an embodiment of the present invention.
【図５】本発明の一実施例の製造プロセスの説明図の一
部である。FIG. 5 is a part of an explanatory view of a manufacturing process according to an embodiment of the present invention.
【図６】従来の半導体装置の製造法の製造プロセスの説
明図の一部である。FIG. 6 is a part of an explanatory view of a manufacturing process of a conventional semiconductor device manufacturing method.
【図７】従来の半導体装置の製造法の製造プロセスの説
明図の一部である。FIG. 7 is a part of an explanatory view of a manufacturing process of a conventional semiconductor device manufacturing method.
【図８】従来の半導体装置の製造法の製造プロセスの説
明図の一部である。FIG. 8 is a part of an explanatory view of a manufacturing process of a conventional semiconductor device manufacturing method.
【図９】従来の半導体装置の製造法の製造プロセスの説
明図の一部である。FIG. 9 is a part of an explanatory diagram of a manufacturing process of a conventional semiconductor device manufacturing method.
【図１０】従来の半導体装置の製造法の製造プロセスの
説明図の一部である。FIG. 10 is a part of an explanatory view of a manufacturing process of a conventional semiconductor device manufacturing method.
【図１１】従来の半導体装置の製造法の製造プロセスの
説明図の一部である。FIG. 11 is a part of an explanatory view of a manufacturing process of a conventional semiconductor device manufacturing method.
１ 絶縁性基板 ２ 第１電極層 ３ 非晶質半導体層を含む半導体（光電変換体） ４ 第２電極層 ５ 開口部 ６ 第３電極体 Ｇ1 発電区画１ Ｇ2 発電区画２ Ｉ1 集積部DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 1st electrode layer 3 Semiconductor (photoelectric conversion body) including an amorphous semiconductor layer 4 2nd electrode layer 5 Opening 6 3rd electrode body G 1 power generation section 1 G 2 power generation section 2 I 1 integrated section
Claims (4)
た少なくとも２以上の区画からなる非晶質半導体層から
なる光電変換体を含む太陽電池を、該絶縁性基板上で電
気的に直列に接続してなる半導体装置の製造法であっ
て、 前記絶縁性基板上に形成された第１電極層を電気的に絶
縁された少なくとも２以上の区画に分離する工程と、 該第１電極層上に非晶質半導体を含む半導体層からなる
光電変換体および第２電極層をこの順に積層形成する工
程と、 前記第１電極の分離部分に沿って、前記非晶質半導体層
からなる光電変換体と前記第２電極層とを貫通して、前
記第１電極層が露出するように開口部を形成する工程
と、 前記開口部により露出された第１電極層と、前記開口部
により分離された第２電極層とを直列接続する第３電極
体を、前記開口部に該第３電極体と接続される第１電極
層上の光電変換体および該光電変換体上の第２電極層と
に接触しないように、前記開口部に形成する工程とを含
んでなることを特徴とする半導体装置の製造法。1. A solar cell including a photoelectric conversion body composed of an amorphous semiconductor layer, which is formed on the same plane and is composed of at least two or more sections, is electrically provided on the insulating substrate. A method of manufacturing a semiconductor device connected in series, comprising: separating a first electrode layer formed on the insulating substrate into at least two or more electrically insulated sections; A step of stacking a photoelectric conversion element made of a semiconductor layer containing an amorphous semiconductor and a second electrode layer on the layer in this order; and a photoelectric conversion element made of the amorphous semiconductor layer along the separation portion of the first electrode. A step of penetrating the converter and the second electrode layer to form an opening so that the first electrode layer is exposed; a first electrode layer exposed by the opening and separated by the opening A third electrode body that is connected in series with the formed second electrode layer, Forming the opening so that the photoelectric conversion body on the first electrode layer connected to the third electrode body and the second electrode layer on the photoelectric conversion body are not in contact with the opening. A method of manufacturing a semiconductor device, comprising:
ンを主成分とする半導体であることを特徴とする請求項
１記載の半導体装置の製造法。2. The method for manufacturing a semiconductor device according to claim 1, wherein the amorphous semiconductor is a semiconductor containing amorphous silicon as a main component.
あり、かつ前記第１電極層が透明導電膜であることを特
徴とする請求項１または２記載の半導体装置の製造法。3. The method for manufacturing a semiconductor device according to claim 1, wherein the insulating substrate is a substrate having a light-transmitting property, and the first electrode layer is a transparent conductive film.
ことを特徴とする請求項１、２または３記載の半導体装
置の製造法。4. The method of manufacturing a semiconductor device according to claim 1, wherein the third electrode body is a conductive paste.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4086351A JPH05259490A (en) | 1992-03-09 | 1992-03-09 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4086351A JPH05259490A (en) | 1992-03-09 | 1992-03-09 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259490A true JPH05259490A (en) | 1993-10-08 |
Family
ID=13884463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4086351A Withdrawn JPH05259490A (en) | 1992-03-09 | 1992-03-09 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05259490A (en) |
-
1992
- 1992-03-09 JP JP4086351A patent/JPH05259490A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4865999A (en) | Solar cell fabrication method | |
| US8053666B2 (en) | Solar cell and manufacturing method of the solar cell | |
| JPS6138870B2 (en) | ||
| WO2019105085A1 (en) | Heterojunction solar cell and method for fabrication thereof | |
| JP2010123859A (en) | Solar battery element and production process of solar battery element | |
| KR20100021045A (en) | Thin film type solar cell and method for manufacturing the same | |
| KR101368904B1 (en) | Thin film type Solar Cell, and Method for manufacturing the same | |
| CN114678430A (en) | Electron selective passivation contact structure, solar cell and preparation method | |
| JP4222991B2 (en) | Photovoltaic device | |
| JPH09116179A (en) | Photovolatic element | |
| WO2023098038A1 (en) | Method for preparing columnar electrode structure of perovskite solar cell | |
| JP2001257371A (en) | Method for manufacturing solar cell, solar cell and condensing type solar cell module | |
| EP4213226A1 (en) | Solar cell and manufacturing method therefor | |
| KR101415322B1 (en) | Thin film type Solar Cell and Method for manufacturing the same | |
| JP3776606B2 (en) | Method for producing transparent electrode substrate | |
| CN114038922A (en) | Back contact heterojunction solar cell capable of improving insulation and isolation effects and manufacturing method thereof | |
| JPH1012903A (en) | Photoelectric transducer | |
| JP2002076397A (en) | Manufacturing method of photovoltaic device | |
| JPH05259490A (en) | Manufacture of semiconductor device | |
| JPH05259491A (en) | Manufacture of semiconductor device | |
| JPS6342180A (en) | Manufacture of integrated type photovoltaic device | |
| JP2001068709A (en) | Thin-film solar battery | |
| JP3762013B2 (en) | Manufacturing method of integrated thin film photoelectric conversion device | |
| JPH03263880A (en) | Solar cell and manufacture thereof | |
| CN114744063B (en) | Solar cell, production method and photovoltaic module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |