JPH05259432A - 光電子集積回路 - Google Patents

Abstract

(57)【要約】 【目的】 横向きで水平なｐｎ接合をもつ光電子デバイ
スを含む光電子集積回路を提供する。 【構成】 光電子集積回路が、表面から内部に伸びてい
る複数の凹所１８，２０をもち、表面に少なくともひと
つのｎ−型伝導性の領域のある、半絶縁の半導体材料の
本体１２で作られる。ひとつの伝導性の型をした半導体
材料の領域３０，３２が、各々の凹所１８，２０を部分
的に満たし、凹所１８，２０の側面に沿って本体の表面
まで伸びている。独立した光電子デバイスが、各々の凹
所１８，２０の残りの部分を満たし、本体表面まで達し
ている。独立した電界効果トランジスターが各々の領域
にある。導電性ストリップ８２が本体表面上に伸び、電
界効果トランジスターと光電子デバイスとに電気的に接
続される。凹所１８，２０中の半導体領域は、光電子デ
バイスの各側面に対する接点として働き、光電子デバイ
ス中に垂直方向の電流をもたらす。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は光電子集積回路に関す
る。さらに詳細には、レーザーダイオード、発光ダイオ
ード、フォトダイオードなどの光電子デバイスと、バイ
ポーラトランジスタや、電界効果トランジスタのような
電子デバイスの両方を備えた光電子集積回路に関する。

【０００２】

【従来の技術】現代の通信技術等にとって、レーザーダ
イオード（ＬＤ）、発光ダイオード（ＬＥＤ）、フォト
ダイオードなどの光電子デバイスと、電界効果トランジ
スタ、バイポーラトランジスタ等の電子デバイスの両方
を備えた光電子集積回路があることはのぞましい。光電
子デバイスと電子デバイスの両方をひとつの共通の集積
回路用基板の中に形成するさいの問題点は、希望する電
子的性質と光学的性質を実現するためには、二種類のデ
バイスが、異なる構造と、種類の違う素材を必要とする
点にある。例えば、ＬＤとＬＥＤは一般的に、転移密度
の低いガリウムヒ素（ＧａＡｓ）または同様の材料でで
きた伝導率の高い基板上に、様々なIII −Ｖ属の半導体
材料の層によって形成される。他方、ＦＥＴは一般的に
半絶縁のＧａＡｓまたは同様の材料の中で組み立てら
れ、転移密度は比較的重要ではない。

【０００３】１９８５年８月６日発行の米国特許第４，
５３２，６９４号（ロバート・Ｍ・コルバス）「電子部
品と光電子部品を集積するために、エミッター／整流器
をウェル内に組み込む方法」によって、一方の表面に凹
所のある半絶縁のＧａＡｓでできた基盤を有する集積回
路が発表された。様々な適切なIII −Ｖ属の半導体材料
の層が凹所の中に連続して蒸着されて光電子デバイスを
形成し、ＦＥＴは凹所に隣接した基盤表面上に形成され
る。

【０００４】

【発明が解決しようとする課題】しかし、この特許に示
された集積回路の問題点は、光電子デバイスが垂直のｐ
ｎ接合を有する構造をしていて、横の電流をもたらす点
である。これは作るのが難しく、また、垂直な電流のた
めの横向きで水平なｐｎ接合を有する標準的な光電子デ
バイスと同等の光電子的性質をもたない。

【０００５】IEEE Electoron Device Letters, Vol. ED
L-5, No.8, August 1984 の３０６−３０９ページに掲
載されたＭ．Ｅ．キムらの「複雑な集積光電子回路アプ
リケーションのためのＧａＡｓ／ＧａＡｌＡｓ選択的Ｍ
ＯＣＶＤエピタキシャリおよびプレーナーイオン注入技
術」と題された論文によって、半絶縁ＧａＡｓの基板内
の溝の中に作られたレーザーダイオードと、基板内のｎ
型伝導性ウェルの中に作られたＦＥＴをもつ光電子集積
回路が発表された。このレーザーダイオードは水平のｐ
ｎ接合を有する。しかし、このレーザーダイオードは溝
を埋めていないので、レーザーダイオードに対する接点
が溝の内部にあり、基板の表面から離れている。したが
って、この集積回路は平面ではない。これによって、Ｆ
ＥＴとレーザーダイオードをつなぐ導電性のストリップ
がレーザーダイオードの接点に届くには、比較的大きな
段差を越えて伸びることが必要になる。このような段差
を越える導電性のストリップを形成するのは困難であ
り、段差の鋭い角の所でストリップに断線を起こさせる
可能性がある。また、レーザーダイオードの直列抵抗が
高くなり、それによって効率が悪くなり、レーザーダイ
オードの活性層を通る電流密度は、一様でなくなる。

【０００６】本発明の第一の目的は、光電子デバイスと
電子デバイスの各々にふさわしい材料を使い、光電子デ
バイスが横向きで水平なｐｎ接合をもつような光電子集
積回路を提供することである。また、本発明の第二の目
的は、光電子デバイスの表面が、集積回路の光電子デバ
イスと電子デバイスとを電気的につなぐことが容易であ
るように、基板の表面と同じ平面である光電子集積回路
を提供することである。さらに、本発明の第三の目的
は、集積回路に組み込み得る電子デバイスの数を増やす
ために、光電子集積回路が基板の両方の表面に電子デバ
イスをもつ光電子集積回路を提供することである。

【０００７】

【課題を解決するための手段】本発明は、光電子デバイ
スが半絶縁材料の本体の一方の表面の凹所内に作られ、
電子デバイスが本体の表面上に作られているような光電
子集積回路に向けられている。光電子デバイスは、凹所
の一部分の中にあって本体の表面に伸びている第一の電
導性の型の電導性の高い材料でできた領域と、凹所の残
りの部分を満たし半導体本体の表面に伸びている光電子
本体で構成されている。光電子本体には、少なくとも二
つの領域があり、ひとつは第一の電導性の型で、もうひ
とつは第一の電導性の型とは反対の第二の電導性の型で
ある。電子デバイスは半導体本体の表面上にあり、光電
子デバイスと電気的につながっている。

【０００８】光電子集積回路のひとつの形は、反対を向
いた一組の表面があり、半絶縁材料でできた半導体本体
を有する。

【０００９】凹所は半導体本体の中にあり、本体の表面
の一方から伸びている。凹所には、間隔のあいた一組の
側壁がある。第一の電導性の型をした材料の領域は、凹
所の中の一部にあり、凹所の側壁の一方に沿って半導体
本体の表面のひとつに向かって伸びている。光電子デバ
イスは凹所の中にあり、凹所の残りの部分を満たして、
半導体本体の一方の表面に向かって伸びるている。光電
子デバイスには最低でも二つの層があり、その一つは第
一の電導性の型をもち、もう一方は第一の電導性の型と
は反対の第二の電導性の型をもつ。また光電子集積回路
には、電子デバイスが半導体本体の表面上にあり、光電
子デバイスと電気的につながっている。

【００１０】光電子集積回路の第二の形は、凹所が半導
体本体を完全に貫通して、一方の表面からもう一方の表
面に伸びている点の他は第一の形と同じである。半導体
材料でできた領域は、半導体本体のもう一方の表面に沿
って伸び、凹所の壁に沿って半導体本体の一方の表面ま
で伸びている部分がある。光電子デバイスは凹所の残り
の部分を満たし、半導体本体の一方の表面まで伸びてい
る。この光電子集積回路は半導体本体の両方の表面に、
光電子デバイスと電気的につながった電子デバイスを有
する。

【００１１】

【作用】従って、本発明によれば、光電子デバイスが横
向きで水平なｐｎ接合をもち、垂直電流をもたらすこと
ができる。また、光電子デバイスの表面は基板の表面と
同じ平面なので、集積回路の光電子デバイスと電子デバ
イスとを電気的につなぐことが容易である。さらに、光
電子集積回路が基板の両方の表面に電子デバイスをもつ
こともでき集積回路に組み込み得る電子デバイスの数を
増やすことができる。

【００１２】

【実施例】以下に続く、図を伴う詳細な説明によって、
本発明をもっとよく理解することができるだろう。

【００１３】図１をみると、本発明にしたがう光電子集
積回路１０の断面図が示されている。集積回路１０は、
絶縁または半絶縁半導体材料、例えば半絶縁ガリウムヒ
素（ＧａＡｓ）などでできた、反対向きの一組の表面１
４と１６をもつ半導体本体１２を有する。半導体本体１
２にはその表面１４に、離れた所にある一組の凹所１８
と２０がある。凹所１８と２０の各々には、それぞれ底
面２２と２４があり、それぞれ、離れたところにある側
壁２６と２８がある。凹所１８と２０の断面は、例えば
丸や長方形などの希望するどんな形でもよく、側壁をも
つものと考えられている。凹所１８と２０の各々は、そ
れぞれ電導率の高い半導体材料３０と３２によって部分
的に満たされてるが、その伝導性はどちらの型でもよ
く、ここではｎ＋型として示されているが、この特定の
凹所の中に形成された光電子デバイスの種類によっては
ｐ−型ということも有り得る。半導体材料３０と３２は
ガリウムヒ素でできている。半導体材料３０と３２は、
各々の凹所１８と２０の底面２２と２４に沿って伸び、
各々の側壁２６と２８の少なくともひとつに沿って、半
導体本体１２の表面１４まで伸びている。凹所１８と２
０の各々の残りの部分は、半導体材料の層によって満た
されていて、後で詳しく述べるが、希望する光電子デバ
イス３４と３６をそれぞれ形成している。示されている
ように、光電子デバイス３４はレーザーダイオード３４
として示されているレーザーダイオードであり、光電子
デバイス３６は光電検出器３６として示されている光電
検出器である。

【００１４】レーザーダイオード３４は、半導体材料３
０の上のｎ−型伝導性のＡｌＧａＡｓでできた第一クラ
ッド層３８、第一クラッド層３８の上の薄い活性層４
０、活性層４０の上のｐ−型伝導性ＡｌＧａＡｓででき
た第二クラッド層４２、第二クラッド層４２の上のｎ−
型伝導性のＡｌＧａＡｓでできた電流遮断層４３、電流
遮断層４３の上のｎ−型伝導性のＧａＡｓでできたキャ
ッピング層４４で構成されている。活性層４０はどちら
の型の伝導性のＧａＡｓでもよく、量子ウェル構造であ
ることが好ましい。ｐ＋型伝導性の領域４６はキャッピ
ング層４４と電流遮断層４３を通って第二クラッド層４
２に達する。キャッピング層４４は本体１２の表面１４
まで達し、表面１４と同一平面であることが好ましい。
しかし、レーザーダイオード３４は既知のどんな構造で
あってもよい。

【００１５】レーザーダイオード３４が入っている凹所
１８は、半導体本体１２のひとつの側端（示されていな
い）まで伸びている側面を少なくともひとつはもってい
る。このことによって、レーザーダイオード３４の活性
層４０の少なくともひとつの端は半導体本体１２の側端
に存在し、そこから光を発することができる。しかし凹
所１８が完全に半導体本体１２の内部にあって、活性層
４０の少なくとも一方の端に反射板があり、レーザーダ
イオード３４からの光を半導体本体１２の表面１４に対
して実質的に垂直な反射してもよい。反射板は傾斜した
鏡または適切な反射格子の形が可能である。

【００１６】光電検出器３６は、半導体材料３２上の、
ＧａＡｓやＡｌＧａＡｓなどのｎ−型伝導性半導体材料
の厚い層４８で構成されている。ＧａＡｓやＡｌＧａＡ
ｓ等のｐ＋型伝導性の半導体材料の薄い層が、層４８の
上にあり、そこでｐ−ｎ接合を形成している。層５０は
本体１２の表面１４まで達し、表面１４と同一平面であ
ることが望ましい。しかし、光電検出器３６は、レーザ
ーダイオード３４と同じ構造を含む、既知のいかなる構
造であってもよい。

【００１７】領域５２は、ＧａＡｓなどのｎ−型伝導性
の半導体材料でできているように示されているが、本体
１２の中に表面１４に沿って存在し、半導体本体１２の
各部分によって、お互いに、また凹所１８と２０から分
けられている。領域５２は凹所１８と２０の間に位置す
るように示されているが、凹所１８と２０の周りで表面
１４に沿った場所ならどこに位置してもよい。領域５２
は一般的に凹所１８と２０よりもだいぶ浅い。領域５２
の各々の上に形成されているのは電界効果トランジスタ
（ＦＥＴ）５４である。各々の電界効果トランジスタ
は、領域５２の上に、空間的にはなれた一組の電気的接
点５６と５８を有する。接点５６と５８は金属などの導
体でできていて、領域５２の半導体材料とオーム接触を
つくりＦＥＴ５４のソースとドレーンを形成している。
接点５６と５８の間で領域５２の上にゲート接点６０が
ある。ゲート接点６０は導体でできていて、領域５２の
材料とショットキー障壁接合を形成し、ＦＥＴ５４のゲ
ートを形作っている。

【００１８】半導体本体１２の表面１４の上に、二酸化
ケイ素や窒化ケイ素などの絶縁材料でできた層６２があ
る。絶縁層６２には、領域５２の上に開口部（孔）６４
があり、そこで各々のＦＥＴの接点５６と５８とゲート
６０が形成されている。絶縁層６２には、レーザーダイ
オード３４のｐ＋型導体領域４６の上と、凹所１８の導
電性の半導体材料３０の上にそれぞれ開口部（孔）６６
と６８がある。また、絶縁層６２には、光電検出器３６
のｐ＋型層の上と、凹所２０の導電性の半導体領域３２
の上にそれぞれ開口部（孔）７０と７２がある。

【００１９】導電性の接点７４と７６は絶縁層６２の開
口部６６と６８の中で、導体領域４６と半導体材料３０
の上にそれぞれ存在する。導電性の接点７８と８０は絶
縁層６２の開口部７０と７２の中で、ｐ＋型層５０と半
導体材料３２の上にそれぞれ存在する。接点７４，７
６，７８，８０は、金属や異なる金属の多層構造などの
適切な材料でできていて、各々の対応する領域と層との
間にオーム接触を作っている。レーザーダイオード３
４、光電検出器３６とＦＥＴ５４は、導電性の金属スト
リップ８２でできたパターンによって希望する回路の形
に電気的に接続されており、導電性の金属ストリップ８
２は絶縁層６２を越えて、様々な、レーザーダイオード
３４の接点７４と７６と、光電検出器３６の接点７８と
８０と、ＦＥＴの接点５６と５８の間に伸びている。

【００２０】図２を見ると、ここには本発明にしたが
う、図１の光電子集積回路１０を作る方法の初期の段階
によって形成された半導体本体１２の断面図が示されて
いる。マスキング層８３が、半導体本体１２の表面１２
の上を覆っている。マスキング層８３には、標準的な写
真平版技術を使って、凹所１８と２０が形成される予定
の区域に、開口部（孔）８４と８６があいている。表面
１４のこれらの区域とその間の半導体本体１２の一部
は、適切な腐食液を用いて取り除かれ、凹所１８と２０
が形成される。

【００２１】図３を見ると、そこには集積回路１０を作
る方法の次の段階の後の半導体本体１２の断面図が示さ
れている。凹所１８と２０はこの段階でｎ＋型の半導体
材料３０と３２によってそれぞれ部分的に満たされてい
る。これは、用いられた特定の材料に合った既知のエピ
タキシャル工程、例えば液相エピタクシー、気相エピタ
クシーなどのうちのどれによって成し遂げられてもよ
い。図３に示されているように、材料が凹所１８と２０
の表面を層をなして覆い、溶着した層の凹所８８を残し
て盛り上げられるのは、これらのエピタキシャル工程の
性質である。その代わりになるものとして、凹所１８と
２０を半導体材料３０と３２で完全に覆うか、あふれる
ほどに一杯にして、つぎにラップ盤で磨き上げて材料３
０と３２の表面が本体１２の表面１４と平らになるよう
にする。次に、マスキング、リソグラフィー、エッチン
グを使って材料３０と３２を腐食させ、内部に凹所８８
を希望するいかなる幅と深さで、材料３０と３２のどの
場所にでも形成することができる。

【００２２】図４を見ると今度はそこには集積回路１０
を作る方法の次の段階の後の半導体本体１２の断面図が
示されている。初期のマスキング層８３は取り除かれ別
のマスキング層９０が表面１４の上に形成される。マス
キング層９０には、標準的な写真平版技術を使って、凹
所１８と２０の一方の上に開口部（孔）９２があけられ
ている。図４に示されているように開口部９２は凹所１
８の上にある。レーザーダイオード３４が次に半導体材
料３０の凹所８８の中に、第一のクラッド層３８、活性
層４０、第二のクラッド層４２、電流遮断層４３、キャ
ップ層４４を連続して溶着させることによって作られ
る。これらの層は、液相エピタクシー、気相エピタクシ
ーなどの既知のいかなるエピタキシャル溶着工程によっ
て溶着されてもよい。導電性の領域４６は次に層４４と
４３を通って、層４２の中に、亜鉛等のｐ−型の導電性
の不純物を拡散させることによって形成される。

【００２３】図５を見ると今度はそこには集積回路１０
を作る方法の次の段階の後の半導体本体１２の断面図が
示されている。マスキング層９０は取り除かれ、別のマ
スキング層９４が表面１４を覆っている。マスキング層
９４には、凹所２０の上に開口部（孔）９６があけられ
ている。光電検出器３６が次に半導体材料３２の凹所８
８の中に作られる。これは、ｎ−型伝導性の層４８とｐ
＋型伝導性の層５０を既知のエピタキシャル溶着技術の
どれかを使って、連続して溶着させることによって成し
遂げられる。光電検出器３６がレーザーダイオード３４
と同じ構造で作られる場合は、それらを同時に作ること
ができる。たとえ異なる構造であるとしても、光電検出
器３６はレーザーダイオード３４を作る前か後に作るこ
とができる。

【００２４】図６を見ると今度は図１の集積回路１０を
作る方法の次の段階の後の半導体本体１２の断面図が示
されている。マスキング層９４は取り除かれていて、別
のマスキング層９８が表面１４の上に形成されている。
マスキング層９８には孔９９があり、半導体本体１２の
表面１４の別々の部分をあらわにしている。隔てられた
ｎ−型領域５２は半導体本体１２にイオンインプランテ
ーションまたは蒸着とドライブまたはその他の適切な技
術によって作られる。

【００２５】マスキング層９８は次に取り除かれ、図１
に示されているように絶縁層６２が表面１４の上に化学
蒸着またはその他の既知の技術によって蒸着される。絶
縁層６２には次に、領域５２と、レーザーダイオード３
４の開口部６６と６８と、光電検出器の上の開口部７０
と７２の上に開口部６４があけられる。これは標準的な
写真平版技術とエッチングを用いることで行われる。

【００２６】ＦＥＴに対する電気的接点５６と５８、レ
ーザーダイオード３４に対する電気的接点７４と７６、
光電検出器３６に対する電気的接点７８と８０が次に作
られる。これらの電気的接点は金属または異なる金属の
多層構造等の導電性の材料でできている。この目的のた
めに、接点用の導電性の材料が絶縁層６２の上と、開口
部６４，６６，６８，７０，７２の中を覆っている。導
電層は次に写真平版技術とエッチングまたは剥離技術に
よって範囲が画定され様々な接点を形成する。ゲート電
気的接点６０が次に領域５２の上に形成される。ゲート
電気的接点は領域５２とショットキー障壁接合を形成す
るので、ソースとドレーンの接点５６と５８とは一般的
に異なる材料でできている。しかし、ゲート接点６０は
また、ゲート接点６０を形成する予定の導電性の材料を
適用し、その層の範囲を画定してゲート接点６０を形成
することによっても作られる。次に接点を相互接続する
金属ストリップ８２がつくられる。これは金属の層を絶
縁層６２と接点の上に溶着し、次いで金属層の範囲を画
定してストリップ８２を形成することによって成し遂げ
られる。多重レベルの、ストリップ８２のような相互接
続金属化を使って、さらに複雑な相互接続パターンを作
ることができる。このような多重レベルは普通付加的な
誘電体層によってひとつひとつ絶縁されていて、誘電体
層には窓があいていてレベル同士の接続がそれを通して
作られる。

【００２７】図７を見ると、本発明にしたがうもうひと
つの光電子集積回路１００の断面図が示されている。回
路１００の、図１の回路１０と似た部分は、その参照記
号の前に「１」をつけた同じ参照記号をもつ。光電子集
積回路１００は、図１に示されている集積回路１０と同
様、ＧａＡｓなどの半絶縁の半導体材料でできた半導体
本体１１２からなり、反対向きの表面１１４と１１６を
有する。一組の間のあいた凹所１１８と１２０が半導体
本体１１２の中にあるが、半導体本体の凹所１８と２０
とは違って、これらの凹所は表面１１４と１１６の間の
半導体本体１１２を完全に貫いて伸びている。凹所１１
８と１２０の各々の中には、導電率の高いｎ−型伝導性
の（ｎ＋型）半導体材料１３２と１３２の本体が各々あ
る。半導体本体１３０と１３２は各々の凹所１１８と１
２０を部分的に満たしている。それらは半導体本体１１
２の表面１１６を横切って、それとは平らに伸びてい
て、凹所１１８と１２０の側壁に沿って半導体本体の表
面１４まで伸びている。

【００２８】光電子集積回路１０と同じように、凹所１
１８と１２０の残りの部分を満たしているのは、各々、
レーザーダイオード１３４と光電検出器１３６である。
レーザーダイオード１３４は、ｎ−型伝導性の第一のク
ラッド層１３８、活性層１４０、ｐ−型伝導性の第二の
クラッド層、ｎ−型伝導性の電流遮断層１４３、ｎ−型
伝導性のキャッピング層１４４、キャッピング層１４４
と電流遮断層１４３を通って、第二のクラッド層に達す
るｐ−型伝導性の導電性領域１４６で構成されている。
光電検出器１３６は、ｎ−型伝導性の層１４８と、ｐ−
型伝導性の層１５０で構成されている。

【００２９】半導体本体１１２の表面１１４に、ｎ−型
伝導性の領域１５２がある。また、半導体本体１１２の
表面１１６にもｎ−型伝導性の領域１５３がある。領域
１５２と１５３の各々にＦＥＴ１５５がある。ＦＥＴの
各々は、各々の対応する領域１５２と１５３との間のオ
ーム接触にあって、ＦＥＴのソースおよびドレーン接点
を形成する一組の間のあいた接点１５６と１５８で構成
されている。接点１５６と１５８の間にゲート１６０が
あり、各々の領域１５２と１５３との間にショットキー
障壁接合を形成している。

【００３０】絶縁材料でできた層１６２が半導体本体の
表面１１４の上にあり、絶縁材料でできた層１６３が表
面１１６の上にある。絶縁層１６２には、領域１５２の
上に開口部１６４があり、凹所１１８の上に開口部１６
６と１６８が、凹所１２０の上に開口部１７０と１７２
がある。絶縁層１６３には、領域１５３の上に開口部１
６５が、凹所１１８と１２０の上には開口部１６７と１
７１が各々ある。

【００３１】開口部１６４と１６５は、ＦＥＴ１５４と
１５５の接点１５６と１５８と１６０をあらわにする。
開口部１６６と１６８の中に、レーザーダイオード１３
４に対する接点１７４と１７６があり、開口部１７０と
１７２の中に、光電検出器１３６に対する接点１７８と
１８０がある。開口部１６７と１７１の中に、半導体領
域１３０と１３２と各々オーム接触をつくる接点１７７
と１８１がある。導電性ストリップ１８２のパターンは
絶縁層１６２の上にあり、ＦＥＴ１５４とレーザーダイ
オード１３４と光電検出器１３６の様々な接点を望みの
回路になるように電気的に接続している。導電性ストリ
ップ１８５のパターンは絶縁層１６３の上にあり、ＦＥ
Ｔ１５５とレーザーダイオード１３４と光電検出器１３
６の様々な接点を電気的に接続し、望みとする回路を作
っている。

【００３２】光電子集積回路１００は、図１から図６に
関して前に説明した光電子集積回路１０と同じやり方で
作られる。しかし、レーザーダイオード１３４と光電検
出器１３６が、半導体本体を部分的に通って伸びている
凹所の中に形成される前かあとに、半導体本体をその裏
側から、グラインダバフ研磨、ラップ仕上げ、研磨など
によって、凹所の底面に到達するまで薄くしていく。半
導体本体１１２の表面１１６はこうして、凹所１１８と
１２０の中の半導体材料１３０と１３２と同一平面とな
る。次に絶縁層１６２と１６３が表面１１４と１１６に
各々溶着され、そこに様々な開口部があけられる。つぎ
に接点と導電性ストリップが、光電子集積回路１０につ
いて上で説明したように形成される。

【００３３】こうして、本発明によって、レーザーダイ
オードや光電検出器などの光電子デバイスがＦＥＴなど
の電子デバイスと同じ半導体本体の上にあって、光電子
デバイスと電子デバイスが電気的に接続されて望みの回
路を形成しているような光電子集積回路がもたらされ
た。光電子デバイスは、望みの性質をもつ光電子デバイ
スを提供するのに非常に適した材料である半絶縁半導体
でできた本体の凹所の中に形成される。しかし、電子デ
バイスは、光電子デバイスを形成する材料とは違う材料
で、望みの性質をもつ電子デバイスをもたらすような材
料の中に形成される。さらに、光電子デバイスはその接
点がすべて半導体本体の同じ平面上にあり、半導体本体
の表面と同一平面であり、そのため電子デバイスと電気
的に接続するのが簡単になっているにもかかわらず、光
電子デバイスは、電流がデバイスを通ってその中の接合
を横切って垂直に流れるように構築されている。これに
よってさらに、従来の技術の所で議論した、各々横向き
のデバイスと平らでないデバイスを教えている、米国特
許第４，５３２，６９４号とＭ．Ｅ．キムらの論文の各
々に発表された集積回路に較べて操作性の良い光電子集
積回路がもたらされた。この電流の垂直な流れは、各々
の凹所の中にある半導体材料によってもたらされる。半
導体材料は、凹所の底面に隣接していて凹所の側壁の少
なくとも一方のものに沿って半導体本体の表面まで伸び
ている光電子デバイスの一方の側面に電気的に接続され
ていて、半導体本体表面の所で接点を提供するようにな
っている。さらに、本発明の光電子集積回路は、電子デ
バイスが半導体本体の両方の表面の上にあり、相互に、
また、凹所が半導体本体を完全に貫通して伸びているこ
とによって、光電子デバイスと電気的に接続されるよう
に形成することができる。これによって、回路に組み込
むことのできるデバイスの数を増やし、もっと込み入っ
た大きな回路を形成することができるようになる。

【００３４】発明の特定の実施例が、単に、発明の一般
的原理を説明しているに過ぎないこと認識し、理解すべ
きである。説明された原理に一致するようなに様々な改
良をおこなうことができる。例えば、レーザーダイオー
ドと光電検出器のの特定の構造材料は望みの構造と材料
ならどんのものにでも変えることができる。

【００３５】また、集積回路は光電子デバイスと電子デ
バイスを、特定の回路に必要なだけ、または欲しいだ
け、何個でも使うことができる。

【００３６】

【発明の効果】以上説明したように、本発明によれば光
電子デバイスが横向きで水平なｐｎ接合をもち、垂直電
流をもたらすことができる。また、光電子デバイスの表
面は基板の表面と同じ平面なので、集積回路の光電子デ
バイスと電子デバイスとを電気的につなぐことが容易で
ある。さらに、光電子集積回路が基板の両方の表面に電
子デバイスをもつこともでき集積回路に組み込み得る電
子デバイスの数を増やすことができる。

【図面の簡単な説明】

【図１】本発明にしたがう光電子集積回路のひとつの形
の断面図である。

【図２】図１に示された光電子集積回路を作る方法の各
段階を説明している断面図である。

【図３】図１に示された光電子集積回路を作る方法の各
段階を説明している断面図である。

【図４】図１に示された光電子集積回路を作る方法の各
段階を説明している断面図である。

【図５】図１に示された光電子集積回路を作る方法の各
段階を説明している断面図である。

【図６】図１に示された光電子集積回路を作る方法の各
段階を説明している断面図である。

【図７】本発明にしたがう光電子集積回路のもうひとつ
の形の断面図である。

【符号の説明】

１０ 集積回路 １２ 半導体本体 １４，１６ 半導体本体１２の表面 １８，２０ 凹所 ２２，２４ 凹所の底面 ２６，２８ 凹所の側面 ３０，３２ 導電立の高い半導体材料 ３４ レーザーダイオード ３６ 光電検出器 ３８ 第一のクラッド層 ４０ 活性層 ４２ 第二のクラッド層 ４４ キャッピング層

フロントページの続き (72)発明者 ケイス ブライアン カーン アメリカ合衆国 ニューヨーク州 ロチェ スター レッド スプルース レーン 507 (72)発明者 デビッド エル ピーターソン アメリカ合衆国 ニューヨーク州 ロチェ スター イースト ストリート 257 (72)発明者 フランク トーマス ジョン スミス アメリカ合衆国 ニューヨーク州 ピッツ フォード クーパー ウッズ 62

Claims (24)

【特許請求の範囲】
1. 【請求項１】 光電子集積回路であって、 一対の反対向きの表面をもつ半絶縁半導体材料でできた
   本体と、 一方の表面からのびている本体の凹所であって、一対の
   間隔のあいた側壁をもつ凹所と、 凹所の一部にあって、一種類の伝導性をもつ伝導率の高
   い半導体材料でできていて、側壁のひとつに沿って基板
   の一方の表面に向かってのびている部分のある第一の領
   域と、 凹所中にある光電子デバイスであって、基板の一方の表
   面に向かってのびるように凹所の残りの部分を満たして
   いて、光電子デバイスは少なくとも二つの層をもち、下
   の層は第一の領域の半導体材料と同じ種類の伝導性をも
   ち、もう一方の層は第一の伝導性とは反対の第二の伝導
   性をもっていて、一方の表面にむかってのびているよう
   な光電子デバイスと、 光電子デバイスの一方の側の接点として働き、光電子デ
   バイスを通して垂直に電流が流れるようにする半導体材
   料の領域と、 を有することを特徴とする光電子集積回路。
2. 【請求項２】 請求項１に記載された光電子集積回路で
   あって、さらに本体の表面の半導体材料領域上に電気的
   接点をもち、本体の表面の光電子デバイス上に別の電気
   的接点をもつ光電子集積回路。
3. 【請求項３】 請求項２に記載された光電子集積回路で
   あって、さらに、本体の表面であって凹所とは離れた場
   所にｎ型伝導性の第二の領域を有し、第二の領域上で第
   二の領域にオーム接触している、間隔をあけた一対の接
   点と、間隔をあけた接点の間の第二の領域上で、第二の
   領域との間にショットキー障壁接合を形成するゲート接
   点とを有し、その接点が第二の領域で電界効果トランジ
   スタを形成する光電子集積回路。
4. 【請求項４】 請求項３に記載された光電子集積回路で
   あって、さらに、本体の表面を覆っていて、本体とは絶
   縁された、電界効果トランジスタの接点のうち少なくと
   もひとつと、凹所内の光電子デバイスの接点の少なくと
   もひとつを電気的に接続する導電性材料のストリップを
   有する光電子集積回路。
5. 【請求項５】 請求項４に記載された光電子集積回路で
   あって、さらに、本体の表面に絶縁材料の層を有し、そ
   の層に開口部があって、そこを通って接点が伸びてい
   て、絶縁材料の層の上に導電性材料のストリップを有す
   る光電子集積回路。
6. 【請求項６】 請求項２に記載された光電子集積回路で
   あって、その中の光電子デバイスが、第一の領域の上
   に、第一の領域と同じ伝導性の型をした第一の層と、第
   一の層の上に第二の活性層と、活性層の上に反対の伝導
   性の型をした第三の層と、第三の層の上にキャッピング
   層を有することを特徴とする光電子集積回路。
7. 【請求項７】 請求項６に記載された光電子集積回路で
   あって、その中の光電子デバイスにさらに、反対の伝導
   性の型をした第三の領域があり、キャッピング層を通っ
   て第三の層まで達し、接点が第三の領域の上にある光電
   子集積回路。
8. 【請求項８】 請求項５に記載された光電子集積回路で
   あって、その中の光電子デバイスには第一の領域の半導
   体材料と同じ電導性の型をした第一の層が第一の領域の
   上に、第一の層の上に、反対の伝導性の型をした第二の
   層が、本体の表面と同一平面に有り、光電子デバイスの
   接点が第二の層の上にある光電子集積回路。
9. 【請求項９】 請求項１に記載された光電子集積回路で
   あって、そこでは凹所が本体を完全に貫通してもう一方
   の表面まで伸びていて、半導体材料でできた第一の領域
   がもう一方の表面で凹所を横切って伸びていて、もう一
   方の表面と同一平面であり、凹所の側面に沿って一方の
   表面まで伸びているような光電子集積回路。
10. 【請求項１０】 請求項９に記載された光電子集積回路
    であって、さらに、本体の各々の表面で凹所とは離れた
    ところに、少なくともひとつの独立したｎ−型の伝導性
    をした第二の領域があり、第二の領域の各々の上に、隔
    てられた一対の独立した接点があってオーム接触をして
    いて、独立したゲート接点が第二の領域の各々の上で隔
    てられた接点の間にあって、ショットキー障壁接合を第
    二の領域との間に形成し、これらの接点が第二の領域の
    各々の中に電界効果トランジスターを形成していること
    を特徴とする光電子集積回路。
11. 【請求項１１】 請求項１０に記載された光電子集積回
    路であって、さらに、本体表面上に本体表面とは絶縁さ
    れた導電性の材料の独立したストリップがあり、各々の
    ストリップが、対応する表面上の電界効果トランジスタ
    ーの接点のうち少なくともひとつと、凹所の中の光電子
    デバイスの接点のうちの少なくともひとつを、電気的に
    接続指定することを特徴とする光電子集積回路。
12. 【請求項１２】 請求項１１に記載された光電子集積回
    路であって、さらに、本体の各表面上に独立した絶縁材
    料でできた層があり、その層には開口部があって、そこ
    を通って接点が伸びていて、絶縁層の上に導電性のスト
    リップが有ることを特徴とする光電子集積回路。
13. 【請求項１３】 光電子集積回路であって、 第一および第二の反対を向いた表面がある半絶縁半導体
    材料でできた本体と、 本体の中にある、複数の隔てられた凹所であって第一の
    表面から伸びている凹所と、 ひとつの型の伝導性をした伝導性の高い半導体材料でで
    きた第一の領域であって、各凹所を部分的に満たし凹所
    の側壁に沿って第一の表面まで伸びている第一の領域
    と、 各凹所の中の光電子デバイスであって、凹所の残りの部
    分を満たし、第一の表面のまで達している光電子デバイ
    スと、 対応する凹所の中の光電子デバイスの一方の側面に対す
    る接点として働き、光電子デバイスを通る垂直方向の電
    流をもたらしている半導体の第一の領域の各々と、 本体の第一の表面で凹所から離れた場所にある、少なく
    ともひとつのｎ−型伝導性をもつ第二の領域と、 第二の領域の中の電界効果トランジスターと、 電界効果トランジスターと光電子デバイスを電気的に接
    続して望みの回路を形作るための接続の手段と、 を有することを特徴とする光電子集積回路。
14. 【請求項１４】 請求項１３に記載された光電子集積回
    路であって、さらに、本体の第一の表面のところで、凹
    所の各々の中の半導体材料の第一の領域の上に独立した
    接点があり、第一の表面で、各凹所の中の光電子デバイ
    スの上に独立した接点がある光電子集積回路。
15. 【請求項１５】 請求項１４に記載された光電子集積回
    路であって、該電界効果トランジスターには、第二の領
    域の上に間隔をあけた、オーム接触をしている一対の接
    点があり、第二の領域の間隔をあけた接点の間に、第二
    の領域とともにショットキー障壁接合を形成しているゲ
    ート接触がある光電子集積回路。
16. 【請求項１６】 請求項１５に記載された光電子集積回
    路であって、該電界効果トランジスターと該光電子デバ
    イスを接続している手段が、本体の第一の表面の上に、
    本体の第一の表面から絶縁された少なくともひとつの導
    電性の材料でできたストリップを有し、電界効果トラン
    ジスターと光電子デバイスを接続している光電子集積回
    路。
17. 【請求項１７】 請求項１６に記載された光電子集積回
    路であって、さらに本体の表面の上に絶縁体の層があ
    り、そこに開口部があって、接点がそこを通り、絶縁層
    の上にどう電性のストリップがある光電子集積回路。
18. 【請求項１８】 請求項１７に記載された光電子集積回
    路であって、そこで、各凹所中の半導体材料の第一の領
    域は凹種の底面を横切り、凹所の少なくともひとつの側
    面に沿って、本体の第一の面までひろがり、直接第一の
    領域の上にある光電子デバイスの層が第一の領域と同じ
    伝導性の型をしている光電子集積回路。
19. 【請求項１９】 請求項１８に記載された光電子集積回
    路であって、そこで、少なくとも光電子デバイスのひと
    つが、第一の領域の上の半導体材料第一の領域と同じ伝
    導性の型の第一の層と、第一の層の上の第二の活性層
    と、活性層の上の反対の伝導性の第三の層と、第三の層
    の上の、本体の第一の表面と平らなキャッピング層と、
    キャッピング層を貫いて第三の層に伸びている反対の伝
    導性の第三の領域とを有する光電子集積回路。
20. 【請求項２０】 請求項１９に記載された光電子集積回
    路であって、該ひとつの光電子デバイスの接点が、反対
    の伝導性の型の領域上にある光電子集積回路。
21. 【請求項２１】 請求項１８に記載された光電子集積回
    路であって、光電子デバイスの少なくともひとつが第一
    の領域の上の半導体材料第一の領域と同じ型の伝導性の
    第一の層があり、第一の層の上の反対の型の伝導性の第
    二の層があって、本体の表面と同一平面であり、光電子
    デバイスの接点が第二の層の上にあるような光電子集積
    回路。
22. 【請求項２２】 請求項１３に記載された光電子集積回
    路であって、該凹所が、本体を第一の面から第二の面ま
    で貫通していて、各凹所の中の半導体材料でできた第一
    の領域第二の面に沿って伸び、第二の表面と同一平面で
    あり、第一の表面にたっする凹所の側面に沿ってひろが
    り、少なくともひとつのｎ−型伝導性の第二の領域が本
    体の中で各表面のところにあり、独立した電界効果トラ
    ンジスターが各々の第二の領域の中にあり、各表面上
    の、電界効果トランジスターと光電子デバイスを電気的
    に接続して望みの回路を形成していることを特徴とする
    光電子集積回路。
23. 【請求項２３】 請求項２２に記載された光電子集積回
    路であって、該電界効果トランジスタの各々が第二の領
    域のそれぞれの上に間隔をあけた一対の接点があり、そ
    れとオーム接触し、第二の領域の各々の上で一対の接点
    の間のゲート接点があって第二の領域とショットキー障
    壁接合を形成することを特徴とする光電子集積回路。
24. 【請求項２４】 請求項２３に記載された光電子集積回
    路であって、該電界効果トランジスターと光電子デバイ
    スを電気的に接続する手段が、本体表面の各々を覆って
    伸び、そこから絶縁された独立した導体のストリップで
    あることを特徴とする光電子集積回路。