JPH05258861A - ディスプレイ装置 - Google Patents
ディスプレイ装置Info
- Publication number
- JPH05258861A JPH05258861A JP4086665A JP8666592A JPH05258861A JP H05258861 A JPH05258861 A JP H05258861A JP 4086665 A JP4086665 A JP 4086665A JP 8666592 A JP8666592 A JP 8666592A JP H05258861 A JPH05258861 A JP H05258861A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- display device
- data line
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 claims abstract description 90
- 239000011159 matrix material Substances 0.000 claims abstract description 24
- 238000010030 laminating Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 96
- 239000010408 film Substances 0.000 abstract description 12
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 230000001681 protective effect Effects 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000004020 luminiscence type Methods 0.000 abstract 3
- 239000006185 dispersion Substances 0.000 abstract 1
- 239000011241 protective layer Substances 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 29
- 239000002184 metal Substances 0.000 description 29
- 239000003990 capacitor Substances 0.000 description 21
- 238000000034 method Methods 0.000 description 15
- 238000000206 photolithography Methods 0.000 description 13
- 238000003860 storage Methods 0.000 description 13
- 239000011651 chromium Substances 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 229910004205 SiNX Inorganic materials 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 6
- 230000002265 prevention Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- WJZHMLNIAZSFDO-UHFFFAOYSA-N manganese zinc Chemical compound [Mn].[Zn] WJZHMLNIAZSFDO-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Abstract
(57)【要約】
【目的】 アクティブマトリクス型のディスプレイ装置
において、開口率を下げることなく、高い表示品質のデ
ィスプレイ装置を提供する。 【構成】 マトリクス状態に画素が配列された薄膜ＥＬ
素子の上部に、薄膜トランジスタを積層し、更に画素選
択のデータラインとライン選択のスキャンラインとを薄
膜ＥＬ素子上を通るよう配置したディスプレイ装置であ
る。 【効果】 薄膜トランジスタを薄膜ＥＬ素子に積層した
だけでなく、データラインとスキャンラインとをも薄膜
ＥＬ素子上に配置しているので、開口率を下げることな
く、高い表示品質のディスプレイ装置とすることができ
る効果がある。
において、開口率を下げることなく、高い表示品質のデ
ィスプレイ装置を提供する。 【構成】 マトリクス状態に画素が配列された薄膜ＥＬ
素子の上部に、薄膜トランジスタを積層し、更に画素選
択のデータラインとライン選択のスキャンラインとを薄
膜ＥＬ素子上を通るよう配置したディスプレイ装置であ
る。 【効果】 薄膜トランジスタを薄膜ＥＬ素子に積層した
だけでなく、データラインとスキャンラインとをも薄膜
ＥＬ素子上に配置しているので、開口率を下げることな
く、高い表示品質のディスプレイ装置とすることができ
る効果がある。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜ＥＬ素子をマトリ
クス状に配列して薄膜トランジスタを用いて駆動する薄
膜トランジスタ駆動アクティブマトリクス型の薄膜ＥＬ
ディスプレイ装置に係り、特に開口率を上げて高品質に
するディスプレイ装置に関する。
クス状に配列して薄膜トランジスタを用いて駆動する薄
膜トランジスタ駆動アクティブマトリクス型の薄膜ＥＬ
ディスプレイ装置に係り、特に開口率を上げて高品質に
するディスプレイ装置に関する。
【０００２】
【従来の技術】従来、薄膜ＥＬ素子を用いたディスプレ
イ装置は、電極をＸ方向とＹ方向にマトリクス状に配置
し、Ｘ方向とＹ方向の電極に駆動回路から電圧を印加し
て画素発光を行う単純マトリクス構造のディスプレイ装
置が知られている。
イ装置は、電極をＸ方向とＹ方向にマトリクス状に配置
し、Ｘ方向とＹ方向の電極に駆動回路から電圧を印加し
て画素発光を行う単純マトリクス構造のディスプレイ装
置が知られている。
【０００３】しかしながら、単純マトリクスのディスプ
レイ装置では、画素数が２０００×２０００と多くなる
と、クロストークの問題が大きくなり、多数の画素を発
光させるのが困難となり、また輝度の低い赤や青発光の
カラ−ＥＬ素子をディスプレイとして用いる場合には、
輝度の低い色に対応した周波数で駆動しなければなら
ず、ＥＬ素子を使ったディスプレイ装置のカラー化が困
難となっていた。
レイ装置では、画素数が２０００×２０００と多くなる
と、クロストークの問題が大きくなり、多数の画素を発
光させるのが困難となり、また輝度の低い赤や青発光の
カラ−ＥＬ素子をディスプレイとして用いる場合には、
輝度の低い色に対応した周波数で駆動しなければなら
ず、ＥＬ素子を使ったディスプレイ装置のカラー化が困
難となっていた。
【０００４】そこで、各画素に薄膜トランジスタを用い
て画素のＯＮ状態をフレ−ム・フレ−ム間も保持するこ
とのできるアクティブマトリクス駆動の方法が考えられ
ている。この方法の場合、各画素の駆動周波数とフレ−
ム周波数は独立して制御されるため、ＥＬ素子を高い周
波数で駆動することができ、比較的に輝度の低い赤や青
発光のカラ−ＥＬ素子でもディスプレイとして使うこと
ができる。
て画素のＯＮ状態をフレ−ム・フレ−ム間も保持するこ
とのできるアクティブマトリクス駆動の方法が考えられ
ている。この方法の場合、各画素の駆動周波数とフレ−
ム周波数は独立して制御されるため、ＥＬ素子を高い周
波数で駆動することができ、比較的に輝度の低い赤や青
発光のカラ−ＥＬ素子でもディスプレイとして使うこと
ができる。
【０００５】この薄膜トランジスタ駆動のアクティブマ
トリクス型のディスプレイ装置について説明する。この
ディスプレイ装置は、一画素（１ビット）毎に画素が選
択された信号を保持する回路が備わったもので、マトリ
クス状に形成された信号線によって各画素の発光・非発
光を選択することにより、ディスプレイ全体を駆動する
ものである。
トリクス型のディスプレイ装置について説明する。この
ディスプレイ装置は、一画素（１ビット）毎に画素が選
択された信号を保持する回路が備わったもので、マトリ
クス状に形成された信号線によって各画素の発光・非発
光を選択することにより、ディスプレイ全体を駆動する
ものである。
【０００６】次に、上記従来のディスプレイ装置の１ビ
ット分のＥＬ駆動回路について、図５のＥＬ駆動回路図
を使って説明する。このＥＬ駆動回路は、薄膜トランジ
スタ（ＴＦＴ）から成る第１のスイッチング素子Ｑ1
と、該スイッチング素子Ｑ1 のソ−ス端子Ｓ1 側に一方
の端子を接続する蓄積用コンデンサＣs と、ゲ−ト端子
Ｇ2 が前記第１のスイッチング素子Ｑ1 のソ−ス端子Ｓ
1 に接続され、且つソ−ス端子Ｓ2 が前記蓄積用コンデ
ンサＣs の他方の端子に接続されているＴＦＴから成る
第２のスイッチング素子Ｑ2 と、一方の端子が第２のス
イッチング素子Ｑ2 のドレイン電極Ｄ2 に接続され、且
つ他方の端子がＥＬ駆動電源Ｖa に接続されている薄膜
ＥＬ素子ＣELと、第２のスイッチング素子Ｑ2 と並列に
接続される分割コンデンサＣDVとから構成されている。
ット分のＥＬ駆動回路について、図５のＥＬ駆動回路図
を使って説明する。このＥＬ駆動回路は、薄膜トランジ
スタ（ＴＦＴ）から成る第１のスイッチング素子Ｑ1
と、該スイッチング素子Ｑ1 のソ−ス端子Ｓ1 側に一方
の端子を接続する蓄積用コンデンサＣs と、ゲ−ト端子
Ｇ2 が前記第１のスイッチング素子Ｑ1 のソ−ス端子Ｓ
1 に接続され、且つソ−ス端子Ｓ2 が前記蓄積用コンデ
ンサＣs の他方の端子に接続されているＴＦＴから成る
第２のスイッチング素子Ｑ2 と、一方の端子が第２のス
イッチング素子Ｑ2 のドレイン電極Ｄ2 に接続され、且
つ他方の端子がＥＬ駆動電源Ｖa に接続されている薄膜
ＥＬ素子ＣELと、第２のスイッチング素子Ｑ2 と並列に
接続される分割コンデンサＣDVとから構成されている。
【０００７】第１のスイッチング素子Ｑ1 は、ゲート端
子Ｇ1 に印加されるスイッチング信号ＳＣＡＮに応じて
オンし、この第１のスイッチング素子Ｑ1 オン・オフに
より発光信号ＤＡＴＡに応じて蓄積用コンデンサＣS を
充放電するようになっている。第２のスイッチング素子
Ｑ2 は、蓄積用コンデンサＣS からの放電電圧がゲート
端子Ｇ2 に印加されることによりオンし、ＥＬ駆動電源
Ｖa により薄膜ＥＬ素子ＣELを発光させるようになって
いる。分割コンデンサＣDVは、第２のスイッチング素子
Ｑ2 のオフ時にＥＬ駆動電源Ｖａの電圧を薄膜ＥＬ素子
ＣELと分割コンデンサＣDVにより分割することにより、
第２のスイッチング素子Ｑ2 の耐圧を低く設計可能なよ
うに設けたものである。
子Ｇ1 に印加されるスイッチング信号ＳＣＡＮに応じて
オンし、この第１のスイッチング素子Ｑ1 オン・オフに
より発光信号ＤＡＴＡに応じて蓄積用コンデンサＣS を
充放電するようになっている。第２のスイッチング素子
Ｑ2 は、蓄積用コンデンサＣS からの放電電圧がゲート
端子Ｇ2 に印加されることによりオンし、ＥＬ駆動電源
Ｖa により薄膜ＥＬ素子ＣELを発光させるようになって
いる。分割コンデンサＣDVは、第２のスイッチング素子
Ｑ2 のオフ時にＥＬ駆動電源Ｖａの電圧を薄膜ＥＬ素子
ＣELと分割コンデンサＣDVにより分割することにより、
第２のスイッチング素子Ｑ2 の耐圧を低く設計可能なよ
うに設けたものである。
【０００８】そして、薄膜ＥＬ素子と薄膜トランジスタ
を組合わせて、アクティブマトリクス型のディスプレイ
を作成する場合には、薄膜ＥＬ素子と薄膜トランジスタ
を平面的に並べる構造と薄膜ＥＬ素子の上に薄膜トラン
ジスタを形成する積層型の構造が考えられる。その場
合、ディスプレイ装置としての表示品質を考えると、非
発光部と発光部を含む全面積に対する発光部の面積の比
を表す開口率が高い程、表示品質が良くなるため、開口
率が高くなる積層型のアクティブマトリスクディスプレ
イが望まれている。
を組合わせて、アクティブマトリクス型のディスプレイ
を作成する場合には、薄膜ＥＬ素子と薄膜トランジスタ
を平面的に並べる構造と薄膜ＥＬ素子の上に薄膜トラン
ジスタを形成する積層型の構造が考えられる。その場
合、ディスプレイ装置としての表示品質を考えると、非
発光部と発光部を含む全面積に対する発光部の面積の比
を表す開口率が高い程、表示品質が良くなるため、開口
率が高くなる積層型のアクティブマトリスクディスプレ
イが望まれている。
【０００９】次に、上記積層型の薄膜トランジスタ駆動
アクティブマトリスク薄膜ＥＬディスプレイ装置の一ビ
ット分についての構成を図６及び図７を使って説明す
る。図６は、従来のディスプレイ装置の平面説明図であ
り、図７は、図６のＢ−Ｂ′部分の断面説明図である。
アクティブマトリスク薄膜ＥＬディスプレイ装置の一ビ
ット分についての構成を図６及び図７を使って説明す
る。図６は、従来のディスプレイ装置の平面説明図であ
り、図７は、図６のＢ−Ｂ′部分の断面説明図である。
【００１０】図６に示すように、一ビット（一画素）内
には、第１のスイッチング素子Ｑ1と、第２のスイッチ
ング素子Ｑ2 と、蓄積用コンデンサＣS と、分割コンデ
ンサＣDVと、薄膜ＥＬ素子ＣELとを含むように構成され
ている。
には、第１のスイッチング素子Ｑ1と、第２のスイッチ
ング素子Ｑ2 と、蓄積用コンデンサＣS と、分割コンデ
ンサＣDVと、薄膜ＥＬ素子ＣELとを含むように構成され
ている。
【００１１】また、図７に示すように、ガラス等の透明
な基板１上に、透明電極２、第１の絶縁層３、発光層
４、第２の絶縁層５、金属電極６から成る薄膜ＥＬ素子
ＣELが形成されている。金属電極６上には第３の絶縁層
７を介してグランド（ＧＮＤ）レベルに接続する金属層
８が形成され、この第３の絶縁層７を金属電極６と金属
層８とで挟んだ部分が分割コンデンサＣVDを形成してい
る。
な基板１上に、透明電極２、第１の絶縁層３、発光層
４、第２の絶縁層５、金属電極６から成る薄膜ＥＬ素子
ＣELが形成されている。金属電極６上には第３の絶縁層
７を介してグランド（ＧＮＤ）レベルに接続する金属層
８が形成され、この第３の絶縁層７を金属電極６と金属
層８とで挟んだ部分が分割コンデンサＣVDを形成してい
る。
【００１２】更に、金属層８上に第４の絶縁層９を介し
て第１のスイッチング素子Ｑ1 と第２のスイッチング素
子Ｑ2 の２つのＴＦＴと、蓄積用コンデンサＣS が形成
されている。蓄積用コンデンサＣS は、第４の絶縁層９
を金属層８と電極層１０とで挟んで構成されている。
て第１のスイッチング素子Ｑ1 と第２のスイッチング素
子Ｑ2 の２つのＴＦＴと、蓄積用コンデンサＣS が形成
されている。蓄積用コンデンサＣS は、第４の絶縁層９
を金属層８と電極層１０とで挟んで構成されている。
【００１３】２つのスイッチング素子ＱのＴＦＴは、第
４の絶縁層９上に、ゲート電極１１、ゲート絶縁層１
２、半導体活性層１３、チャネル保護膜１４を順次積層
し、チャネル保護膜１４を挟んでオーミックコンタクト
層１５、拡散防止層１６が形成されている。ここで、分
割されたオーミックコンタクト層１５と拡散防止層１６
がソース・ドレイン電極を形成している。そしてスイッ
チング素子Ｑと蓄積用コンデンサＣS 等を接続する配線
層１７が形成されている。
４の絶縁層９上に、ゲート電極１１、ゲート絶縁層１
２、半導体活性層１３、チャネル保護膜１４を順次積層
し、チャネル保護膜１４を挟んでオーミックコンタクト
層１５、拡散防止層１６が形成されている。ここで、分
割されたオーミックコンタクト層１５と拡散防止層１６
がソース・ドレイン電極を形成している。そしてスイッ
チング素子Ｑと蓄積用コンデンサＣS 等を接続する配線
層１７が形成されている。
【００１４】このようなディスプレイ装置の構成におい
て、薄膜ＥＬ素子と薄膜トランジスタの間にはグランド
レベルに接続する金属層８が設けられている。この金属
層８は、薄膜ＥＬ素子にかかる２００Ｖの交流電圧によ
り、薄膜ＥＬ素子上部に設けられた薄膜トランジスタの
ゲ−ト電圧等が影響を受けて、正常なＯＮ・ＯＦＦの駆
動ができなくなるのを防ぐために、薄膜ＥＬ素子と薄膜
トランジスタの間に配置してある。この金属層８によ
り、デバイスの各信号をＥＬ駆動の交流電圧からシ−ル
ドすることができる。
て、薄膜ＥＬ素子と薄膜トランジスタの間にはグランド
レベルに接続する金属層８が設けられている。この金属
層８は、薄膜ＥＬ素子にかかる２００Ｖの交流電圧によ
り、薄膜ＥＬ素子上部に設けられた薄膜トランジスタの
ゲ−ト電圧等が影響を受けて、正常なＯＮ・ＯＦＦの駆
動ができなくなるのを防ぐために、薄膜ＥＬ素子と薄膜
トランジスタの間に配置してある。この金属層８によ
り、デバイスの各信号をＥＬ駆動の交流電圧からシ−ル
ドすることができる。
【００１５】そして、図６に示すように、画素選択用の
デ−タライン（ＤＡＴＡ ＬＩＮＥ）は画素の副走査方
向に延びる形で、薄膜ＥＬ素子の発光部と発光部との間
に配置するようにしており、また、ライン選択用のスキ
ャンライン（ＳＣＡＮ ＬＩＮＥ）は画素の主走査方向
に延びる形で、薄膜ＥＬ素子の発光部と発光部の間に配
置するようにしていた。
デ−タライン（ＤＡＴＡ ＬＩＮＥ）は画素の副走査方
向に延びる形で、薄膜ＥＬ素子の発光部と発光部との間
に配置するようにしており、また、ライン選択用のスキ
ャンライン（ＳＣＡＮ ＬＩＮＥ）は画素の主走査方向
に延びる形で、薄膜ＥＬ素子の発光部と発光部の間に配
置するようにしていた。
【００１６】
【発明が解決しようとする課題】しかしながら、上記従
来の薄膜トランジスタ駆動のアクティブマトリクス型の
ディスプレイ装置では、単純マトリクス型のディスプレ
イ装置に比べ、デ−タラインとスキャンラインの幅だけ
開口率が下がり、そのため表示品質が低くなってしまう
という問題点があった。
来の薄膜トランジスタ駆動のアクティブマトリクス型の
ディスプレイ装置では、単純マトリクス型のディスプレ
イ装置に比べ、デ−タラインとスキャンラインの幅だけ
開口率が下がり、そのため表示品質が低くなってしまう
という問題点があった。
【００１７】本発明は上記実情に鑑みて為されたもの
で、デ−タラインとスキャンラインのいずれか一方又は
双方を薄膜ＥＬ素子の発光部の上部を通るよう配置した
構造とし、アクティブマトリクス型のディスプレイ装置
についても開口率を下げることなく、高い表示品質を保
つことができるディスプレイ装置を提供することを目的
とする。
で、デ−タラインとスキャンラインのいずれか一方又は
双方を薄膜ＥＬ素子の発光部の上部を通るよう配置した
構造とし、アクティブマトリクス型のディスプレイ装置
についても開口率を下げることなく、高い表示品質を保
つことができるディスプレイ装置を提供することを目的
とする。
【００１８】
【課題を解決するための手段】上記従来の問題点を解決
するための請求項１記載の発明は、マトリクス状に個別
に画素を配置して成る薄膜ＥＬ素子と、前記薄膜ＥＬ素
子を駆動し、前記薄膜ＥＬ素子に積層して形成される薄
膜トランジスタとを有するディスプレイ装置において、
前記画素を個別に選択するデ−タラインを前記薄膜ＥＬ
素子の上部に配置したことを特徴としている。
するための請求項１記載の発明は、マトリクス状に個別
に画素を配置して成る薄膜ＥＬ素子と、前記薄膜ＥＬ素
子を駆動し、前記薄膜ＥＬ素子に積層して形成される薄
膜トランジスタとを有するディスプレイ装置において、
前記画素を個別に選択するデ−タラインを前記薄膜ＥＬ
素子の上部に配置したことを特徴としている。
【００１９】上記従来の問題点を解決するための請求項
２記載の発明は、マトリクス状に個別に画素を配置して
成る薄膜ＥＬ素子と、前記薄膜ＥＬ素子を駆動し、前記
薄膜ＥＬ素子に積層して形成される薄膜トランジスタと
を有するディスプレイ装置において、前記画素をライン
毎に選択するスキャンラインを前記薄膜ＥＬ素子の上部
に配置したことを特徴としている。
２記載の発明は、マトリクス状に個別に画素を配置して
成る薄膜ＥＬ素子と、前記薄膜ＥＬ素子を駆動し、前記
薄膜ＥＬ素子に積層して形成される薄膜トランジスタと
を有するディスプレイ装置において、前記画素をライン
毎に選択するスキャンラインを前記薄膜ＥＬ素子の上部
に配置したことを特徴としている。
【００２０】
【作用】請求項１記載の発明によれば、マトリクス状に
画素配列された薄膜ＥＬ素子の上部に、薄膜トランジス
タを積層し、更に画素選択のデ−タラインを薄膜ＥＬ素
子上を通るよう配置したディスプレイ装置としているの
で、開口率を上げることができ、十分な表示領域を確保
することで高い表示品質とすることができる。
画素配列された薄膜ＥＬ素子の上部に、薄膜トランジス
タを積層し、更に画素選択のデ−タラインを薄膜ＥＬ素
子上を通るよう配置したディスプレイ装置としているの
で、開口率を上げることができ、十分な表示領域を確保
することで高い表示品質とすることができる。
【００２１】請求項２記載の発明によれば、マトリクス
状に画素配列された薄膜ＥＬ素子の上部に、薄膜トラン
ジスタを積層し、更にライン選択のスキャンラインを薄
膜ＥＬ素子上を通るよう配置したディスプレイ装置とし
ているので、開口率を上げることができ、十分な表示領
域を確保することで高い表示品質とすることができる。
状に画素配列された薄膜ＥＬ素子の上部に、薄膜トラン
ジスタを積層し、更にライン選択のスキャンラインを薄
膜ＥＬ素子上を通るよう配置したディスプレイ装置とし
ているので、開口率を上げることができ、十分な表示領
域を確保することで高い表示品質とすることができる。
【００２２】
【実施例】本発明の一実施例について図面を参照しなが
ら説明する。図１は、本発明の一実施例に係るディスプ
レイ装置の部分的な平面説明図であり、図２は、図１の
Ａ−Ａ′部分の断面説明図である。尚、図５及び図６と
同様の構成をとる部分については同一の符号を付して説
明する。
ら説明する。図１は、本発明の一実施例に係るディスプ
レイ装置の部分的な平面説明図であり、図２は、図１の
Ａ−Ａ′部分の断面説明図である。尚、図５及び図６と
同様の構成をとる部分については同一の符号を付して説
明する。
【００２３】本実施例のディスプレイ装置の一画素内に
は、図１に示すように、第１のスイッチング素子Ｑ1
と、第２のスイッチング素子Ｑ2 と、蓄積用コンデンサ
ＣS と、分割コンデンサＣVDと、薄膜ＥＬ素子ＣELとを
含むように構成されている。
は、図１に示すように、第１のスイッチング素子Ｑ1
と、第２のスイッチング素子Ｑ2 と、蓄積用コンデンサ
ＣS と、分割コンデンサＣVDと、薄膜ＥＬ素子ＣELとを
含むように構成されている。
【００２４】そして、画素選択用のデ−タライン（ＤＡ
ＴＡ ＬＩＮＥ）は画素の副走査方向に延びる形で、薄
膜ＥＬ素子の発光部上部を通過するように配置されてお
り、また、ライン選択用のスキャンライン（ＳＣＡＮ
ＬＩＮＥ）は画素の主走査方向に延びる形で、薄膜ＥＬ
素子上部を通過するように配置されている。つまり、従
来は薄膜ＥＬ素子の発光部と発光部との間にデータライ
ンとスキャンラインを配置するようにしていたが、発光
部の発光領域の上部で一画素の発光領域内に両ラインが
配置される構成となっている。
ＴＡ ＬＩＮＥ）は画素の副走査方向に延びる形で、薄
膜ＥＬ素子の発光部上部を通過するように配置されてお
り、また、ライン選択用のスキャンライン（ＳＣＡＮ
ＬＩＮＥ）は画素の主走査方向に延びる形で、薄膜ＥＬ
素子上部を通過するように配置されている。つまり、従
来は薄膜ＥＬ素子の発光部と発光部との間にデータライ
ンとスキャンラインを配置するようにしていたが、発光
部の発光領域の上部で一画素の発光領域内に両ラインが
配置される構成となっている。
【００２５】次に、本実施例のディスプレイ装置の一画
素を構成する各部について、図２を使って説明する。図
２に示すように、薄膜ＥＬ素子ＣELは、ガラス等の透明
な基板１上に、酸化インジウム・スズ（ＩＴＯ）の透明
電極２、シリコン窒化膜（ＳｉＮx ）の第１の絶縁層
３、硫化亜鉛マンガン（ＺｎＳ：Ｍｎ）の発光層４、Ｓ
ｉＮx の第２の絶縁層５、クロム（Ｃｒ）の金属電極６
を順次積層して形成されている。
素を構成する各部について、図２を使って説明する。図
２に示すように、薄膜ＥＬ素子ＣELは、ガラス等の透明
な基板１上に、酸化インジウム・スズ（ＩＴＯ）の透明
電極２、シリコン窒化膜（ＳｉＮx ）の第１の絶縁層
３、硫化亜鉛マンガン（ＺｎＳ：Ｍｎ）の発光層４、Ｓ
ｉＮx の第２の絶縁層５、クロム（Ｃｒ）の金属電極６
を順次積層して形成されている。
【００２６】また、金属電極６上にはＳｉＮx の第３の
絶縁層７を介してグランド（ＧＮＤ）レベルに接続する
Ｃｒの金属層８が形成され、この第３の絶縁層７を金属
電極６と金属層８とで挟んだ部分が分割コンデンサＣDV
を形成している。
絶縁層７を介してグランド（ＧＮＤ）レベルに接続する
Ｃｒの金属層８が形成され、この第３の絶縁層７を金属
電極６と金属層８とで挟んだ部分が分割コンデンサＣDV
を形成している。
【００２７】更に、金属層８上にＳｉＮx の第４の絶縁
層９を介して第１のスイッチング素子Ｑ1 と第２のスイ
ッチング素子Ｑ2 の２つの薄膜トランジスタ（ＴＦＴ）
と、蓄積用コンデンサＣS が形成されている。蓄積用コ
ンデンサＣS は、第４の絶縁層９を金属層８と電極層１
０とで挟んで構成されている。
層９を介して第１のスイッチング素子Ｑ1 と第２のスイ
ッチング素子Ｑ2 の２つの薄膜トランジスタ（ＴＦＴ）
と、蓄積用コンデンサＣS が形成されている。蓄積用コ
ンデンサＣS は、第４の絶縁層９を金属層８と電極層１
０とで挟んで構成されている。
【００２８】２つのスイッチング素子ＱであるＴＦＴ
は、第４の絶縁層９上に、Ｃｒのゲート電極１１、Ｓｉ
Ｎx のゲート絶縁層１２、イントリンシックアモルファ
スシリコン（ｉ−ａ−Ｓｉ）の半導体活性層１３、Ｓｉ
Ｎx のチャネル保護膜１４を順次積層し、チャネル保護
膜１４を挟んでｎ+ のアモルファスシリコン（ｎ+ ａ−
Ｓｉ）のオーミックコンタクト層１５、Ｃｒの拡散防止
層１６が形成される逆スタガ型の薄膜トランジスタとな
っている。ここで、分割されたオーミックコンタクト層
１５と拡散防止層１６がソース・ドレイン電極を形成
し、そしてスイッチング素子Ｑと蓄積用コンデンサＣS
等を接続する配線層１７がアルミニウム（Ａｌ）等で形
成される構成となっている。
は、第４の絶縁層９上に、Ｃｒのゲート電極１１、Ｓｉ
Ｎx のゲート絶縁層１２、イントリンシックアモルファ
スシリコン（ｉ−ａ−Ｓｉ）の半導体活性層１３、Ｓｉ
Ｎx のチャネル保護膜１４を順次積層し、チャネル保護
膜１４を挟んでｎ+ のアモルファスシリコン（ｎ+ ａ−
Ｓｉ）のオーミックコンタクト層１５、Ｃｒの拡散防止
層１６が形成される逆スタガ型の薄膜トランジスタとな
っている。ここで、分割されたオーミックコンタクト層
１５と拡散防止層１６がソース・ドレイン電極を形成
し、そしてスイッチング素子Ｑと蓄積用コンデンサＣS
等を接続する配線層１７がアルミニウム（Ａｌ）等で形
成される構成となっている。
【００２９】また、上記ディスプレイ装置の構成におい
て、薄膜ＥＬ素子と薄膜トランジスタの間には第３の絶
縁層７と第４の絶縁層９を介してグランドレベルに接続
する金属層８が設けられる構成となっている。この金属
層８は、分割コンデンサＣDVと蓄積用コンデンサＣS の
一方の電極としての役割を果たす他、薄膜ＥＬ素子にか
かる２００Ｖの交流電圧により、薄膜ＥＬ素子上部に設
けられたＴＦＴのゲ−ト電極１１に与えられるゲ−ト電
圧等が影響を受けて、正常なＯＮ・ＯＦＦの駆動ができ
なくなるのを防ぐために、薄膜ＥＬ素子と薄膜トランジ
スタの間に配置されている。この金属層８により、デバ
イスの各信号をＥＬ駆動の交流電圧からシ−ルドするこ
とができる。
て、薄膜ＥＬ素子と薄膜トランジスタの間には第３の絶
縁層７と第４の絶縁層９を介してグランドレベルに接続
する金属層８が設けられる構成となっている。この金属
層８は、分割コンデンサＣDVと蓄積用コンデンサＣS の
一方の電極としての役割を果たす他、薄膜ＥＬ素子にか
かる２００Ｖの交流電圧により、薄膜ＥＬ素子上部に設
けられたＴＦＴのゲ−ト電極１１に与えられるゲ−ト電
圧等が影響を受けて、正常なＯＮ・ＯＦＦの駆動ができ
なくなるのを防ぐために、薄膜ＥＬ素子と薄膜トランジ
スタの間に配置されている。この金属層８により、デバ
イスの各信号をＥＬ駆動の交流電圧からシ−ルドするこ
とができる。
【００３０】そして、スキャンライン（ＳＣＡＮ−ＬＩ
ＮＥ）は、金属層８上に第４の絶縁層９を介してＣｒ等
で形成されており、薄膜ＥＬ素子の金属電極６上に配置
される構成となっている。また、データライン（ＤＡＴ
Ａ−ＬＩＮＥ）も、スイッチング素子Ｑ1 のＴＦＴのド
レイン電極に近づけて薄膜ＥＬ素子の上部に乗るように
配置される構成となっている。
ＮＥ）は、金属層８上に第４の絶縁層９を介してＣｒ等
で形成されており、薄膜ＥＬ素子の金属電極６上に配置
される構成となっている。また、データライン（ＤＡＴ
Ａ−ＬＩＮＥ）も、スイッチング素子Ｑ1 のＴＦＴのド
レイン電極に近づけて薄膜ＥＬ素子の上部に乗るように
配置される構成となっている。
【００３１】次に、本実施例のディスプレイ装置の製造
方法について図２を使って説明する。ガラス基板上にス
パッタ装置を用いて透明電極材料のＩＴＯを１０００オ
ングストローム程度着膜し、フォトリソプロセスにより
透明電極２を形成する。次に、ＥＬ下部の絶縁層となる
第１の絶縁層３を形成するためにＳｉＮx をスパッタ装
置を用いて２０００オングストローム程度着膜する。そ
して、発光層４であるＺｎＳ：ＭｎをＥＢ蒸着装置を用
いて４０００オングストローム程度着膜し、フォトリソ
プロセスにより発光部を形成する。次に、ＥＬ上部の絶
縁層となる第２の絶縁層５を形成するためにＳｉＮx を
スパッタ装置を用いて２０００オングストローム程度着
膜し、フォトリソプロセスにより第２の絶縁層５と第１
の絶縁層３の両方を同時にエッチングし、透明電極２と
のコンタクトホ−ルを形成する。そして、Ｃｒをスパッ
タ装置を用いて１０００オングストローム程度着膜し、
フォトリソプロセスにより金属電極６を形成する。
方法について図２を使って説明する。ガラス基板上にス
パッタ装置を用いて透明電極材料のＩＴＯを１０００オ
ングストローム程度着膜し、フォトリソプロセスにより
透明電極２を形成する。次に、ＥＬ下部の絶縁層となる
第１の絶縁層３を形成するためにＳｉＮx をスパッタ装
置を用いて２０００オングストローム程度着膜する。そ
して、発光層４であるＺｎＳ：ＭｎをＥＢ蒸着装置を用
いて４０００オングストローム程度着膜し、フォトリソ
プロセスにより発光部を形成する。次に、ＥＬ上部の絶
縁層となる第２の絶縁層５を形成するためにＳｉＮx を
スパッタ装置を用いて２０００オングストローム程度着
膜し、フォトリソプロセスにより第２の絶縁層５と第１
の絶縁層３の両方を同時にエッチングし、透明電極２と
のコンタクトホ−ルを形成する。そして、Ｃｒをスパッ
タ装置を用いて１０００オングストローム程度着膜し、
フォトリソプロセスにより金属電極６を形成する。
【００３２】次に、第３の絶縁膜層７となるＳｉＮx を
スパッタ装置を用いて８０００オングストローム程度着
膜し、フォトリソプロセスを用いて金属電極６とスイッ
チング素子Ｑ2 のＴＦＴのドレイン電極とを接続するた
めのコンタクトホ−ルを形成する。そしてＣｒをスパッ
タ装置を用いて１０００オングストローム程度着膜し、
フォトリソプロセスにより金属層８を形成する。次に、
第４の絶縁層９となるＳｉＮx をスパッタ装置を用いて
４０００オングストローム程度着膜し、フォトリソプロ
セスにより金属層８とスイッチング素子Ｑ2 のＴＦＴの
ソース電極とのコンタクトホ−ルを形成する。
スパッタ装置を用いて８０００オングストローム程度着
膜し、フォトリソプロセスを用いて金属電極６とスイッ
チング素子Ｑ2 のＴＦＴのドレイン電極とを接続するた
めのコンタクトホ−ルを形成する。そしてＣｒをスパッ
タ装置を用いて１０００オングストローム程度着膜し、
フォトリソプロセスにより金属層８を形成する。次に、
第４の絶縁層９となるＳｉＮx をスパッタ装置を用いて
４０００オングストローム程度着膜し、フォトリソプロ
セスにより金属層８とスイッチング素子Ｑ2 のＴＦＴの
ソース電極とのコンタクトホ−ルを形成する。
【００３３】スイッチング素子Ｑ1,Ｑ2 のＴＦＴのゲ−
ト電極１１、電極層１０及びスキャンラインとなるＣｒ
をスパッタ装置を用いて５００オングストローム程度着
膜し、フォトリソプロセスにより電極層１０、ゲ−ト電
極１１及びスキャンラインを形成する。この時、スキャ
ンラインが薄膜ＥＬ素子の発光部の上を通るように配置
する。
ト電極１１、電極層１０及びスキャンラインとなるＣｒ
をスパッタ装置を用いて５００オングストローム程度着
膜し、フォトリソプロセスにより電極層１０、ゲ−ト電
極１１及びスキャンラインを形成する。この時、スキャ
ンラインが薄膜ＥＬ素子の発光部の上を通るように配置
する。
【００３４】次に、ＳｉＮx 層を３０００オングストロ
ーム程度、ｉ−ａ−Ｓｉ層（ｉ層）を１０００オングス
トローム程度、ＳｉＮx 層を１５００オングストローム
程度、プラズマＣＶＤ装置を用いて連続着膜し、ゲート
絶縁層１２、半導体活性層１３、チャネル保護膜１４を
積層する。そしてフォトリソプロセスによりチャネル保
護膜１４を形成する。
ーム程度、ｉ−ａ−Ｓｉ層（ｉ層）を１０００オングス
トローム程度、ＳｉＮx 層を１５００オングストローム
程度、プラズマＣＶＤ装置を用いて連続着膜し、ゲート
絶縁層１２、半導体活性層１３、チャネル保護膜１４を
積層する。そしてフォトリソプロセスによりチャネル保
護膜１４を形成する。
【００３５】次に、オーミックコンタクト層１６のｎ+
ａ−Ｓｉ層（ｎ+ 層）をプラズマＣＶＤ装置を用いて１
０００オングストローム程度着膜する。そしてフォトリ
ソプロセスによりｎ+ 層、ｉ層を同時にエッチングす
る。次にゲート絶縁層１２をフォトリソプロセスにより
エッチングし、スキャンラインとのコンタクトホ−ルを
形成する。
ａ−Ｓｉ層（ｎ+ 層）をプラズマＣＶＤ装置を用いて１
０００オングストローム程度着膜する。そしてフォトリ
ソプロセスによりｎ+ 層、ｉ層を同時にエッチングす
る。次にゲート絶縁層１２をフォトリソプロセスにより
エッチングし、スキャンラインとのコンタクトホ−ルを
形成する。
【００３６】ＴＦＴの拡散防止層１６となるＣｒをスパ
ッタ装置を用いて１５００オングストローム程度着膜
し、フォトリソプロセスによりソ−ス・ドレイン電極を
形成する。そして層間絶縁層を形成した後に、デ−タラ
イン及び配線層１７のＡｌをスパッタ装置を用いて６０
００オングストローム程度着膜し、フォトリソプロセス
によりデータライン等を形成する。この時、デ−タライ
ンが薄膜ＥＬ素子の発光部の上を通るように配置する。
ッタ装置を用いて１５００オングストローム程度着膜
し、フォトリソプロセスによりソ−ス・ドレイン電極を
形成する。そして層間絶縁層を形成した後に、デ−タラ
イン及び配線層１７のＡｌをスパッタ装置を用いて６０
００オングストローム程度着膜し、フォトリソプロセス
によりデータライン等を形成する。この時、デ−タライ
ンが薄膜ＥＬ素子の発光部の上を通るように配置する。
【００３７】本実施例のディスプレイ装置によれば、ア
クティブマトリクスタイプの薄膜ＥＬ素子において、そ
のデ−タラインとスキャンラインの両方を薄膜ＥＬ素子
の発光部上に配置するようにしているので、薄膜ＥＬ素
子の発光領域を十分確保することができ、開口率を下げ
ることなくディスプレイを構成できるため、表示品質の
高いＥＬディスプレイを実現できる効果がある。
クティブマトリクスタイプの薄膜ＥＬ素子において、そ
のデ−タラインとスキャンラインの両方を薄膜ＥＬ素子
の発光部上に配置するようにしているので、薄膜ＥＬ素
子の発光領域を十分確保することができ、開口率を下げ
ることなくディスプレイを構成できるため、表示品質の
高いＥＬディスプレイを実現できる効果がある。
【００３８】また、別の実施例を図３及び図４に示す。
図３は、薄膜ＥＬ素子の発光部の上にデータラインが配
置されたディスプレイ装置の一部の平面説明図であり、
図４は、薄膜ＥＬ素子の発光部の上にスキャンラインが
配置されたディスプレイ装置の一部の平面説明図であ
る。この２つの実施例の場合でも、ディスプレイ装置の
開口率を下げることなく、高い表示品質とすることがで
きる効果がある。
図３は、薄膜ＥＬ素子の発光部の上にデータラインが配
置されたディスプレイ装置の一部の平面説明図であり、
図４は、薄膜ＥＬ素子の発光部の上にスキャンラインが
配置されたディスプレイ装置の一部の平面説明図であ
る。この２つの実施例の場合でも、ディスプレイ装置の
開口率を下げることなく、高い表示品質とすることがで
きる効果がある。
【００３９】
【発明の効果】請求項１記載の発明によれば、マトリク
ス状に画素配列された薄膜ＥＬ素子の上部に、薄膜トラ
ンジスタを積層し、更に画素選択のデ−タラインを薄膜
ＥＬ素子上を通るよう配置したディスプレイ装置として
いるので、開口率を上げることができ、十分な表示領域
を確保することで高い表示品質とすることができる効果
がある。
ス状に画素配列された薄膜ＥＬ素子の上部に、薄膜トラ
ンジスタを積層し、更に画素選択のデ−タラインを薄膜
ＥＬ素子上を通るよう配置したディスプレイ装置として
いるので、開口率を上げることができ、十分な表示領域
を確保することで高い表示品質とすることができる効果
がある。
【００４０】請求項２記載の発明によれば、マトリクス
状に画素配列された薄膜ＥＬ素子の上部に、薄膜トラン
ジスタを積層し、更にライン選択のスキャンラインを薄
膜ＥＬ素子上を通るよう配置したディスプレイ装置とし
ているので、開口率を上げることができ、十分な表示領
域を確保することで高い表示品質とすることができる効
果がある。
状に画素配列された薄膜ＥＬ素子の上部に、薄膜トラン
ジスタを積層し、更にライン選択のスキャンラインを薄
膜ＥＬ素子上を通るよう配置したディスプレイ装置とし
ているので、開口率を上げることができ、十分な表示領
域を確保することで高い表示品質とすることができる効
果がある。
【図１】 本発明の一実施例に係るディスプレイ装置の
平面説明図である。
平面説明図である。
【図２】 図１のＡ−Ａ′部分の断面説明図である。
【図３】 別の実施例のディスプレイ装置の平面説明図
である。
である。
【図４】 別の実施例のディスプレイ装置の平面説明図
である。
である。
【図５】 従来のディスプレイ装置の１ビット分のＥＬ
駆動回路図である
駆動回路図である
【図６】 従来のディスプレイ装置の平面説明図であ
る。
る。
【図７】 図６のＢ−Ｂ′部分の断面説明図である。
１…基板、 ２…透明電極、 ３…第１の絶縁層、 ４
…発光層、 ５…第２の絶縁層、 ６…金属電極、 ７
…第３の絶縁層、 ８…金属層、 ９…第４の絶縁層、
１０…電極層、 １１…ゲート電極、 １２…ゲート
絶縁層、 １３…半導体活性層、 １４…チャネル保護
膜、 １５…オーミックコンタクト層、１６…拡散防止
層、 １７…配線層
…発光層、 ５…第２の絶縁層、 ６…金属電極、 ７
…第３の絶縁層、 ８…金属層、 ９…第４の絶縁層、
１０…電極層、 １１…ゲート電極、 １２…ゲート
絶縁層、 １３…半導体活性層、 １４…チャネル保護
膜、 １５…オーミックコンタクト層、１６…拡散防止
層、 １７…配線層
Claims (2)
- 【請求項１】 マトリクス状に個別に画素を配置して成
る薄膜ＥＬ素子と、前記薄膜ＥＬ素子を駆動し、前記薄
膜ＥＬ素子に積層して形成される薄膜トランジスタとを
有するディスプレイ装置において、前記画素を個別に選
択するデ−タラインを前記薄膜ＥＬ素子の上部に配置し
たことを特徴とするディスプレイ装置。 - 【請求項２】 マトリクス状に個別に画素を配置して成
る薄膜ＥＬ素子と、前記薄膜ＥＬ素子を駆動し、前記薄
膜ＥＬ素子に積層して形成される薄膜トランジスタとを
有するディスプレイ装置において、前記画素をライン毎
に選択するスキャンラインを前記薄膜ＥＬ素子の上部に
配置したことを特徴とするディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4086665A JPH05258861A (ja) | 1992-03-11 | 1992-03-11 | ディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4086665A JPH05258861A (ja) | 1992-03-11 | 1992-03-11 | ディスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05258861A true JPH05258861A (ja) | 1993-10-08 |
Family
ID=13893335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4086665A Pending JPH05258861A (ja) | 1992-03-11 | 1992-03-11 | ディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05258861A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004053819A1 (ja) * | 2002-12-06 | 2004-06-24 | Citizen Watch Co., Ltd. | 液晶表示装置 |
| KR101231843B1 (ko) * | 2005-12-30 | 2013-02-08 | 엘지디스플레이 주식회사 | 전계 발광 소자 및 그 제조방법 |
-
1992
- 1992-03-11 JP JP4086665A patent/JPH05258861A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004053819A1 (ja) * | 2002-12-06 | 2004-06-24 | Citizen Watch Co., Ltd. | 液晶表示装置 |
| KR101231843B1 (ko) * | 2005-12-30 | 2013-02-08 | 엘지디스플레이 주식회사 | 전계 발광 소자 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10651259B2 (en) | Display device with transparent capacitor | |
| JP3953320B2 (ja) | 表示装置及びその製造方法 | |
| US7605784B2 (en) | Flat panel display | |
| US7135817B2 (en) | Organic electroluminescence panel and method for manufacturing the same | |
| US10651258B2 (en) | Organic light emitting display device with improved aperture ratio | |
| KR100582131B1 (ko) | 반사층을 구비하는 표시 장치 | |
| JP3995476B2 (ja) | 表示装置及びその製造方法 | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| EP1109225B1 (en) | Electroluminescence display device | |
| US6784032B2 (en) | Active matrix organic light emitting display and method of forming the same | |
| US8557333B2 (en) | Electroluminescent display device | |
| KR100544436B1 (ko) | 유기전계 발광소자와 그 제조방법 | |
| US6724011B2 (en) | Display device | |
| US8809873B2 (en) | Display device | |
| JP2001109405A (ja) | Ｅｌ表示装置 | |
| US7911568B2 (en) | Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel | |
| KR100692359B1 (ko) | 일렉트로 루미네센스 표시 장치 | |
| JP2003255378A (ja) | 液晶表示装置 | |
| JP2001109398A (ja) | 表示装置 | |
| US20080197354A1 (en) | Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof | |
| JPH05258861A (ja) | ディスプレイ装置 | |
| JPH0696864A (ja) | ディスプレイ装置及びその製造方法 | |
| US20060027819A1 (en) | Dual emitting method and device for active matrix organic electroluminescence | |
| JPH0486891A (ja) | Ｅｌ発光装置 | |
| KR100590236B1 (ko) | 발광 영역의 개구율을 높인 액티브 매트릭스 평판 표시 장치 |