JPH05258543A - 光ディスク装置 - Google Patents
光ディスク装置Info
- Publication number
- JPH05258543A JPH05258543A JP8502292A JP8502292A JPH05258543A JP H05258543 A JPH05258543 A JP H05258543A JP 8502292 A JP8502292 A JP 8502292A JP 8502292 A JP8502292 A JP 8502292A JP H05258543 A JPH05258543 A JP H05258543A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pkg
- circuit board
- electronic circuit
- controlling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Recording Or Reproduction (AREA)
Abstract
(57)【要約】
【目的】 光学的に記録再生を行う光ディスク装置にお
いて、電子回路基板が光ディスク装置に搭載された状態
でその機能の診断をできるようにした。 【構成】 光ディスク装置において、マイクロプロセッ
サ４３と、記録再生回路４７と、サーボ系回路４６とを
搭載する電子回路基板４にこの電子回路基板４と外部に
設けられる電子回路基板試験器５との間で通信制御を行
う通信制御回路４１と、マイクロプロセッサ４３により
電子回路基板試験器５との間の通信手順をコントロール
するファームウェアおよび電子回路基板４の機能試験を
行うファームウェアを含む読み出し用メモリ４２とを搭
載した。
いて、電子回路基板が光ディスク装置に搭載された状態
でその機能の診断をできるようにした。 【構成】 光ディスク装置において、マイクロプロセッ
サ４３と、記録再生回路４７と、サーボ系回路４６とを
搭載する電子回路基板４にこの電子回路基板４と外部に
設けられる電子回路基板試験器５との間で通信制御を行
う通信制御回路４１と、マイクロプロセッサ４３により
電子回路基板試験器５との間の通信手順をコントロール
するファームウェアおよび電子回路基板４の機能試験を
行うファームウェアを含む読み出し用メモリ４２とを搭
載した。
Description
【０００１】
【産業上の利用分野】本発明は、光学的に記録再生を行
う光ディスク装置に係わり、特に光ディスク装置に搭載
される電子回路基板の診断機能を有する光ディスク装置
に関するものである。
う光ディスク装置に係わり、特に光ディスク装置に搭載
される電子回路基板の診断機能を有する光ディスク装置
に関するものである。
【０００２】
【従来の技術】一般に光学的に記録再生を行う光ディス
ク装置のコントロールはマイクロプロセッサを使用し、
そのチップは他の電子回路とともに電子回路基板（以
下、ＰＫＧという）に搭載される。このようなＰＫＧ部
品としての機能試験は、従来ＰＫＧ単体でしかも専用の
ＰＫＧ試験器を用いて行っていた。
ク装置のコントロールはマイクロプロセッサを使用し、
そのチップは他の電子回路とともに電子回路基板（以
下、ＰＫＧという）に搭載される。このようなＰＫＧ部
品としての機能試験は、従来ＰＫＧ単体でしかも専用の
ＰＫＧ試験器を用いて行っていた。
【０００３】このようなＰＫＧの機能を試験する場合、
一般にマイクロプロセッサの部分を電気的に分離して行
われ、ＰＫＧ試験器よりマイクロプロセッサと同様の信
号を作り出して周辺の回路を動作させていた。また、Ｐ
ＫＧ単体の試験器では、回路への信号の入出力を電子回
路基板試験器（以下、ＰＫＧ試験器という）の専用端子
台より各ＩＣ等の電子部品のピンに直接圧接して行って
いた。
一般にマイクロプロセッサの部分を電気的に分離して行
われ、ＰＫＧ試験器よりマイクロプロセッサと同様の信
号を作り出して周辺の回路を動作させていた。また、Ｐ
ＫＧ単体の試験器では、回路への信号の入出力を電子回
路基板試験器（以下、ＰＫＧ試験器という）の専用端子
台より各ＩＣ等の電子部品のピンに直接圧接して行って
いた。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
光ディスク装置におけるマイクロプロセッサを搭載する
ＰＫＧの機能チェックには、専用のＰＫＧ試験器を必要
とする上に専用の信号入出力用端子台を設けなければな
らないので、費用，工数が多く必要であった。また、全
てのＰＫＧの回路をチェックしようとすると、ＰＫＧ試
験器の信号入出力用端子台から出すコネクタピンが多く
なるので、ＰＫＧ試験器での接続が複雑になる。また、
光ディスク装置で使用されている信号は多種類有り、ま
た、これらは互いに関連しあって動作するので、光ディ
スク装置と同様の擬似信号をつくることは極めて困難で
ある。
光ディスク装置におけるマイクロプロセッサを搭載する
ＰＫＧの機能チェックには、専用のＰＫＧ試験器を必要
とする上に専用の信号入出力用端子台を設けなければな
らないので、費用，工数が多く必要であった。また、全
てのＰＫＧの回路をチェックしようとすると、ＰＫＧ試
験器の信号入出力用端子台から出すコネクタピンが多く
なるので、ＰＫＧ試験器での接続が複雑になる。また、
光ディスク装置で使用されている信号は多種類有り、ま
た、これらは互いに関連しあって動作するので、光ディ
スク装置と同様の擬似信号をつくることは極めて困難で
ある。
【０００５】したがって本発明は、前述した従来の課題
を解決するためになされたものであり、その目的は、電
子回路基板が光ディスク装置に搭載された状態でその機
能診断をできるようにした光ディスク装置を提供するこ
とにある。
を解決するためになされたものであり、その目的は、電
子回路基板が光ディスク装置に搭載された状態でその機
能診断をできるようにした光ディスク装置を提供するこ
とにある。
【０００６】
【課題を解決するための手段】このような目的を達成す
るために本発明による光ディスク装置は、装置をコント
ロールするマイクロプロセッサと、データの記録再生回
路と、光ヘッドを制御するサーボ系回路とが電子回路基
板に搭載され、かつこの電子回路基板に外部より接続さ
れる電子回路基板試験器との間で通信制御を行う通信制
御回路と、電子回路基板試験器との間の通信手順をコン
トロールするファームウェアおよびこの電子回路基板の
機能試験を行うファームウェアを有する読み出し用メモ
リとが搭載されて構成される。
るために本発明による光ディスク装置は、装置をコント
ロールするマイクロプロセッサと、データの記録再生回
路と、光ヘッドを制御するサーボ系回路とが電子回路基
板に搭載され、かつこの電子回路基板に外部より接続さ
れる電子回路基板試験器との間で通信制御を行う通信制
御回路と、電子回路基板試験器との間の通信手順をコン
トロールするファームウェアおよびこの電子回路基板の
機能試験を行うファームウェアを有する読み出し用メモ
リとが搭載されて構成される。
【０００７】
【作用】本発明においては、電子回路基板が光ディスク
装置に搭載された状態でその機能診断が行われる。
装置に搭載された状態でその機能診断が行われる。
【０００８】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図１は本発明による光ディスク装置の一実施
例による構成を示すブロック図である。同図において、
本発明による光ディスク装置は、光ディスク担体１と、
この光ディスク担体１を回転させるスピンドルモータ２
と、この光ディスク担体１に光学的に情報を記録再生す
る光ヘッド３とが設けられ、また、記録再生回路４７
と、光ヘッド３を目的の位置へ移動制御するためのサー
ボ系回路４６と、光ディスク担体１を装填着脱する機構
を制御するためのメカコントロール回路４８とを含むこ
れらの電子回路はプリント基板に搭載されて電子回路基
板（以下、ＰＫＧという）４として装置に組み込まれて
いる。
説明する。図１は本発明による光ディスク装置の一実施
例による構成を示すブロック図である。同図において、
本発明による光ディスク装置は、光ディスク担体１と、
この光ディスク担体１を回転させるスピンドルモータ２
と、この光ディスク担体１に光学的に情報を記録再生す
る光ヘッド３とが設けられ、また、記録再生回路４７
と、光ヘッド３を目的の位置へ移動制御するためのサー
ボ系回路４６と、光ディスク担体１を装填着脱する機構
を制御するためのメカコントロール回路４８とを含むこ
れらの電子回路はプリント基板に搭載されて電子回路基
板（以下、ＰＫＧという）４として装置に組み込まれて
いる。
【０００９】さらにこのＰＫＧ４には、電子回路基板試
験器（以下、ＰＫＧ試験器という）５との間で通信制御
を行う通信制御回路４１と、マイクロプロセッサ４３
と、各回路に対する制御を行う入出力ポート回路４４
と、各回路からＰＫＧ機能試験のための入力ポート回路
４５と、ファームウェアを内蔵するＲＯＭ４２とが搭載
されている。
験器（以下、ＰＫＧ試験器という）５との間で通信制御
を行う通信制御回路４１と、マイクロプロセッサ４３
と、各回路に対する制御を行う入出力ポート回路４４
と、各回路からＰＫＧ機能試験のための入力ポート回路
４５と、ファームウェアを内蔵するＲＯＭ４２とが搭載
されている。
【００１０】図２は通信制御回路４１の構成を示すブロ
ック図である。同図において、通信制御回路４１は、８
ビットの２つのポート回路４１１，４１２で構成されて
いる。ポート回路４１２は通信制御のために使用し、コ
ントロールライン２０２を介してＰＫＧ試験器５との間
でハンドシェイクによる通信手順の制御を行う。ポート
回路４１１はデータライン２０１を介してＰＫＧ試験器
５からテスト内容を区別するパラメータデータおよび装
置側でのチェック結果を示すデータの送受を行う。前述
の通信制御はマイクロプロセッサ４３によって制御され
る。また、その制御ファームウェアはマイクロプロセッ
サ４３に接続されるＲＯＭ４２に内蔵される。
ック図である。同図において、通信制御回路４１は、８
ビットの２つのポート回路４１１，４１２で構成されて
いる。ポート回路４１２は通信制御のために使用し、コ
ントロールライン２０２を介してＰＫＧ試験器５との間
でハンドシェイクによる通信手順の制御を行う。ポート
回路４１１はデータライン２０１を介してＰＫＧ試験器
５からテスト内容を区別するパラメータデータおよび装
置側でのチェック結果を示すデータの送受を行う。前述
の通信制御はマイクロプロセッサ４３によって制御され
る。また、その制御ファームウェアはマイクロプロセッ
サ４３に接続されるＲＯＭ４２に内蔵される。
【００１１】次に自己のＰＫＧ４上の機能をチェックす
る方法およびその構成を図１を用いて説明する。ポート
回路４５は、例えばサーボ系回路４６の途中の信号５２
および出力信号５３を受けとる。同様に記録再生回路４
７についても、途中の信号５５および出力信号５６を受
けとる。また、同様にメカコントロール回路４８につい
ても途中の信号５８および出力信号５９を受けとる。マ
イクロプロセッサ４３はポート４５を介して各回路から
受けとった信号の状態をチェックする。マイクロプロセ
ッサ４３が受けとる信号状態は入出力ポート回路４４か
らの制御ラインの信号状態に対応して変化する。
る方法およびその構成を図１を用いて説明する。ポート
回路４５は、例えばサーボ系回路４６の途中の信号５２
および出力信号５３を受けとる。同様に記録再生回路４
７についても、途中の信号５５および出力信号５６を受
けとる。また、同様にメカコントロール回路４８につい
ても途中の信号５８および出力信号５９を受けとる。マ
イクロプロセッサ４３はポート４５を介して各回路から
受けとった信号の状態をチェックする。マイクロプロセ
ッサ４３が受けとる信号状態は入出力ポート回路４４か
らの制御ラインの信号状態に対応して変化する。
【００１２】マイクロプロセッサ４３は、１６本のアド
レスラインを持ち、６４キロバイトの空間をアクセスで
きる。上位３２キロバイトの領域（８０００H 〜ＦＦＦ
ＦH：Ｈは１６進表示を示す）は、マイクロプロセッサ
周辺ハードウェアへのコントロールなどの入出力アドレ
ス空間として使用し、下位３２キロバイトの領域（０H
〜７ＦＦＦH ）をファームウェアアドレス空間として割
当てマイクロプロセッサ４３からは下位１５本のアドレ
スラインがＲＯＭ４２に接続される。
レスラインを持ち、６４キロバイトの空間をアクセスで
きる。上位３２キロバイトの領域（８０００H 〜ＦＦＦ
ＦH：Ｈは１６進表示を示す）は、マイクロプロセッサ
周辺ハードウェアへのコントロールなどの入出力アドレ
ス空間として使用し、下位３２キロバイトの領域（０H
〜７ＦＦＦH ）をファームウェアアドレス空間として割
当てマイクロプロセッサ４３からは下位１５本のアドレ
スラインがＲＯＭ４２に接続される。
【００１３】ＲＯＭ４２は、１６本のアドレスラインを
有する６４キロバイトのメモリ容量のものを使用し、ア
ドレスラインとして下位１５本をマイクロプロセッサ４
３より供給され、最上位アドレスラインを独立にオン／
オフすることにより３２キロバイト毎の２つのメモリ空
間を保有することになる。したがって、マイクロプロセ
ッサ４３からは０H 〜７ＦＦＦH までの３２キロバイト
のＲＯＭ空間が２つあるように見える。
有する６４キロバイトのメモリ容量のものを使用し、ア
ドレスラインとして下位１５本をマイクロプロセッサ４
３より供給され、最上位アドレスラインを独立にオン／
オフすることにより３２キロバイト毎の２つのメモリ空
間を保有することになる。したがって、マイクロプロセ
ッサ４３からは０H 〜７ＦＦＦH までの３２キロバイト
のＲＯＭ空間が２つあるように見える。
【００１４】この時の切り換え回路を図３に示す。同図
に示すようにマイクロプロセッサ４３からのアドレスラ
イン０〜１４は、ＲＯＭ４２のアドレスＡ０〜Ａ１４に
接続される。抵抗４２１および接続端子４２２はＲＯＭ
空間を切り替えるためのコントロールラインを生成する
回路であり、このアドレスラインは、ＲＯＭ４２のアド
レスＡ１５に接続される。接続端子４２２をショートあ
るいはオープンすることによりＲＯＭ空間を切り替える
ことができる。
に示すようにマイクロプロセッサ４３からのアドレスラ
イン０〜１４は、ＲＯＭ４２のアドレスＡ０〜Ａ１４に
接続される。抵抗４２１および接続端子４２２はＲＯＭ
空間を切り替えるためのコントロールラインを生成する
回路であり、このアドレスラインは、ＲＯＭ４２のアド
レスＡ１５に接続される。接続端子４２２をショートあ
るいはオープンすることによりＲＯＭ空間を切り替える
ことができる。
【００１５】図４は、ＲＯＭ４２の中でのファームウェ
アの配置を示す図である。ＲＯＭ４２の下位３２キロバ
イトの空間には、光ディスク装置のコントロール用とし
てのファームウェアが内蔵され、上位３２キロバイトの
空間には通信制御用およびＰＫＧ４の機能試験用ファー
ムウェアが搭載される。
アの配置を示す図である。ＲＯＭ４２の下位３２キロバ
イトの空間には、光ディスク装置のコントロール用とし
てのファームウェアが内蔵され、上位３２キロバイトの
空間には通信制御用およびＰＫＧ４の機能試験用ファー
ムウェアが搭載される。
【００１６】なお、本実施例におけるＲＯＭの容量，チ
ェック用信号の引出し本数，ＰＫＧ試験器との通信手順
の方法など、本発明の主旨を逸脱しない限り変更は可能
である。
ェック用信号の引出し本数，ＰＫＧ試験器との通信手順
の方法など、本発明の主旨を逸脱しない限り変更は可能
である。
【００１７】
【発明の効果】以上説明したように本発明の光ディスク
装置によれば、光ディスク装置に電子回路基板が搭載さ
れたままで、電子回路基板の機能試験ができるため、電
子回路基板の機能をチェックする専用の電子回路基板試
験器の信号入出力端子台を作る必要がなくなり、また、
電子回路基板試験器の機能も簡単なものでよく、さらに
光ディスク装置で使用されている信号を使用するので、
擬似信号を作る必要がなくなる。その上、あらゆる電子
回路基板の回路をチェックすることができるなどの極め
て優れた効果が得られる。
装置によれば、光ディスク装置に電子回路基板が搭載さ
れたままで、電子回路基板の機能試験ができるため、電
子回路基板の機能をチェックする専用の電子回路基板試
験器の信号入出力端子台を作る必要がなくなり、また、
電子回路基板試験器の機能も簡単なものでよく、さらに
光ディスク装置で使用されている信号を使用するので、
擬似信号を作る必要がなくなる。その上、あらゆる電子
回路基板の回路をチェックすることができるなどの極め
て優れた効果が得られる。
【図１】本発明による磁気ディスク装置の一実施例によ
る構成を示すブロック図である。
る構成を示すブロック図である。
【図２】通信制御回路の構成を示すブロック図である。
【図３】ＲＯＭのアドレス空間の切り替え回路を示す図
である。
である。
【図４】ＲＯＭの中のファームウェアの配置を示す図で
ある。
ある。
１ 光ディスク担体 ２ モータ ３ 光ヘッド ４ 電子回路基板（ＰＫＧ） ５ 電子回路基板（ＰＫＧ）試験器 ４１ 通信制御回路 ４２ ＲＯＭ ４３ マイクロプロセッサ ４４ 各回路に対する制御を行う入出力ポート回路 ４５ 各回路からＰＫＧ機能試験の為の入力ポート回
路 ４６ サーボ系回路 ４７ 記録再生回路 ４８ メカコントロール回路
路 ４６ サーボ系回路 ４７ 記録再生回路 ４８ メカコントロール回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｂ 33/12 ３０４
Claims (1)
- 【請求項１】 光学的に記録再生を行う光ディスク装置
において、装置をコントロールするマイクロプロセッサ
と、データの記録再生回路と、光ヘッドを制御するサー
ボ系回路とが電子回路基板に搭載され、かつ前記電子回
路基板に外部より接続される電子回路基板試験器との間
で通信制御を行う通信制御回路と、電子回路基板試験器
との間の通信手順をコントロールするファームウェアお
よび前記電子回路基板の機能試験を行うファームウェア
を有する読み出し用メモリとが搭載されたことを特徴と
する光ディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8502292A JPH05258543A (ja) | 1992-03-09 | 1992-03-09 | 光ディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8502292A JPH05258543A (ja) | 1992-03-09 | 1992-03-09 | 光ディスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05258543A true JPH05258543A (ja) | 1993-10-08 |
Family
ID=13847109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8502292A Pending JPH05258543A (ja) | 1992-03-09 | 1992-03-09 | 光ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05258543A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2930178A1 (de) * | 1978-07-26 | 1980-02-07 | Canon Kk | Elastische walze und verfahren zu deren herstellung |
| DE2949762A1 (de) * | 1978-12-12 | 1980-07-03 | Canon Kk | Verfahren zum entwickeln eines elektrostatischen latenten bildes |
| US5732050A (en) * | 1994-11-10 | 1998-03-24 | Sharp Kabushiki Kaisha | Recording and reproducing apparatus |
| US7398522B2 (en) | 2003-03-12 | 2008-07-08 | International Business Machines Corporation | Compilation and runtime information generation and optimization |
-
1992
- 1992-03-09 JP JP8502292A patent/JPH05258543A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2930178A1 (de) * | 1978-07-26 | 1980-02-07 | Canon Kk | Elastische walze und verfahren zu deren herstellung |
| DE2949762A1 (de) * | 1978-12-12 | 1980-07-03 | Canon Kk | Verfahren zum entwickeln eines elektrostatischen latenten bildes |
| US5732050A (en) * | 1994-11-10 | 1998-03-24 | Sharp Kabushiki Kaisha | Recording and reproducing apparatus |
| US7398522B2 (en) | 2003-03-12 | 2008-07-08 | International Business Machines Corporation | Compilation and runtime information generation and optimization |
| US7890940B2 (en) | 2003-03-12 | 2011-02-15 | International Business Machines Corporation | Compilation and runtime information generation and optimization |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963463A (en) | Method for on-board programming of PRD serial EEPROMS | |
| US5319962A (en) | Device for the identification of vehicle and equipment features | |
| US4982378A (en) | Memory capacity detecting device for memory cards | |
| US4675813A (en) | Program assignable I/O addresses for a computer | |
| JPH09147545A (ja) | メモリカードおよび情報処理装置 | |
| US5329634A (en) | Computer system with automatic adapter card setup | |
| JP2970081B2 (ja) | 駆動機構の識別を行うパーソナル・コンピュータ | |
| JPH05258543A (ja) | 光ディスク装置 | |
| JPH0420201B2 (ja) | ||
| US4479154A (en) | Floppy disk drive with local processor control | |
| US5293601A (en) | Floppy disk control unit and apparatus having a floppy disk control unit | |
| JPH0365745A (ja) | Ｉｃカード | |
| KR100447363B1 (ko) | 제어 장치 및 데이터 처리 시스템 | |
| JPS63241649A (ja) | マイクロコンピユータ・システム | |
| JPH0257676B2 (ja) | ||
| JPS6211749B2 (ja) | ||
| EP0217348B1 (en) | Memory connected state detecting circuit | |
| KR100542339B1 (ko) | 메모리 확장장치 | |
| KR100279120B1 (ko) | 광디스크드라이브의에이.티.에이커맨드동작테스트방법 | |
| EP1081584B1 (en) | Information processing apparatus and storage medium control method | |
| KR870003281Y1 (ko) | 인터페이스회로 | |
| JPH038037A (ja) | Ｉｃメモリカード | |
| JPH0573468A (ja) | メモリカード | |
| JPH02139636A (ja) | マイクロコンピュータのプログラム収容装置 | |
| JPS63196931A (ja) | プリンタ装置の自己診断方式 |