JPH052558A - Ｃｍｏｓ低出力電圧バスドライバ - Google Patents

Ｃｍｏｓ低出力電圧バスドライバ

Info

Publication number
JPH052558A
JPH052558A JP3313090A JP31309091A JPH052558A JP H052558 A JPH052558 A JP H052558A JP 3313090 A JP3313090 A JP 3313090A JP 31309091 A JP31309091 A JP 31309091A JP H052558 A JPH052558 A JP H052558A
Authority
JP
Japan
Prior art keywords
bus
data
data transfer
transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3313090A
Other languages
English (en)
Inventor
Donald G Tipon
ジー． テイポン ドナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR Voyix Corp
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR Corp filed Critical NCR Corp
Publication of JPH052558A publication Critical patent/JPH052558A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • H03K19/09429—Multistate logic one of the states being the high impedance or floating state
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03834—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Static Random-Access Memory (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【目的】デジタルコンピューターデータ転送用のデータ
転送速度増大装置（データバスドライバ２００）を与え
る。 【構成】本バスドライバは、論理高レベルおよび論理低
レベル間に最小および最大バス電圧を確定することによ
り、該論理高レベルおよび論理低レベル間のデータバス
電圧スイングを低減する。これによりバス遷移を低減
し、従ってデータ転送時間を低減する。該低減されたバ
ス論理レベルの正および負のオーバシュートが、”クラ
ンプダイオード”トランジスタ（２２８、２４２）によ
り防止される。このデータバスドライバ（２００）はデ
ータを転送しないときは三状態モードを取る。この期間
中もクランプダイオードトランジスタは正および負のバ
ス電圧オーバーシュートを除去する。好ましい実施例は
相補的金属酸化物半導体（ＣＭＯＳ）技術を使用して与
えることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般的にコンピューター
データ転送システムに関し、特にマイクロプロセッサチ
ップでの使用に適した、データバスのデータ転送速度を
増大する装置に関する。
【０００２】
【従来の技術】図１に示すシステム１００のような先行
技術のデータ転送システムはしばしば論理レベル「高」
（例えば５ボルト）にデータバス１０４を事前充電すべ
くデータバス１０４に結合された事前充電トランジスタ
１０２を含む。この方法は通常、バス電圧を論理「高」
レベルから論理「低」レベル（例えば０ボルト）に下げ
ることの方が、その反対よりも速いと言うことを仮定し
ている。バス論理回路１０８、１１２および１１６をそ
れぞれ備えた引き下げトランジスタ１０６、１１０およ
び１１４は、アクティブ化されたときに接地線に至る導
通路を形成することにより、バス電圧を論理低レベルに
引き下げるように作動される。
【０００３】バス１０４は論理高電圧に維持され、この
電圧はほとんど瞬間的にインバータ１１８の入力端に出
現する。バス１０４は、インバータ１１８に論理低電圧
が与えられるべきときに引き下げられる。事前充電はこ
のようにしてデータ転送システムの動作速度を増大する
ことができる。
【０００４】
【発明が解決しようとする課題】しかしながら、引き下
げ動作が介在しないままに事前充電サイクルを反復する
と、事前充電による利点が全体としてなくなるほどに事
前充電電圧が上昇することがありうる。その理由は論理
高電圧から論理低電圧への遷移時間は、事前充電電圧に
正比例するからである。反復的事前充電がない場合で
も、論理高電圧レベルから論理低電圧レベルへの充電に
要するバス遷移時間およびその反対方向の遷移時間は、
ある種の高速用途には依然として大きすぎて好ましくな
い。
【０００５】
【課題を解決するための手段】そこで本発明は、データ
転送システムに高いデータ転送速度を与えることを課題
とする。
【０００６】本発明はさらにデータバス電圧のスイング
（揺動）を低減することを課題とする。
【０００７】このため本発明は、データを第一および第
二論理レベル信号の形で転送するための高速デジタルコ
ンピューターデータ転送システムを与える。このデータ
転送システムは小さなバス状態遷移時間を有する。本シ
ステムはとりわけ、該第一および第二論理レベル信号を
転送するデータ転送バスと、該データ転送バスに結合さ
れ、該データ転送バスを駆動するドライバと、該データ
転送バスに結合され、該データ転送バスの電圧が該第一
および第二論理レベルで確定される範囲を超えることを
防止するクランプ装置とを含む。
【０００８】添付の図面を参照して以下に本発明の詳細
を説明する。
【０００９】
【実施例】図２に示すものは、（データ入力線２０６を
介して）論理高電圧および論理低電圧の形でデータ信号
ＤＡＴＡを転送するための、ＣＭＯＳ技術を利用した高
速コンピューターデータバスドライバ２００の好ましい
実施例である。このバスドライバはその出力節２３８に
より、入力バッファ（図示してなし）を介してデータ転
送バス（図示してなし）に接続される。これらの詳細は
本発明の部分ではないため、詳述しない。トランジスタ
はすべて接合電解効果型（ＪＦＥＴ）のもので、ゲート
に白丸の付いたものはｐ-型チャンネルデバイスを示
し、ゲートに白丸なしのものはｎ-型デバイスを示す。
データバスドライバ２００はデータ転送動作に関連して
説明する。
【００１０】データバスドライバ２００は線２０２の信
号ＤＩＳＡＢＬＥを０.０ボルトに設定することにより
イネーブル化される（これによりドライバ２００がデー
タを転送できるようになる）。このモードではトランジ
スタ２１８（これは線２０４を介して動作する）および
２３２はオン状態（導通状態）となり、他方、トランジ
スタ２２０（線２２２を介してＶＨＯに接続されてい
る）および２３６はオフ状態（不導通状態）となる。こ
の状態では図２の回路は図３の回路のように振る舞う。
ここに図３は説明の目的のためにのみ使用する回路図で
ある。
【００１１】データバスドライバ２００がイネーブル状
態にある間、もしもデータ信号ＤＡＴＡがＣＭＯＳ論理
低信号（０.０ボルト）であると、トランジスタ２３０
はオン状態になり、トランジスタ２４０はオフ状態にな
り、このため線２３４上には５.０ボルトが与えられ
る。このことにより、さらにトランジスタ２４２がオン
状態にされ、その出力節２３８をＶＬＯ（０.０ボル
ト）に引き下げる。ＶＬＯはデータ転送期間におけるド
ライバ２００による低電圧レベル出力である。論理低デ
ータ信号ＤＡＴＡはまた、トランジスタ２１０を（線２
０８を介して）オン状態にし、トランジスタ２１２をオ
フ状態にする。その結果、線２１４上に５.０ボルトを
与える。線２１４上のこの５.０ボルトはトランジスタ
２１６をオフにし、トランジスタ２２６をオンにする。
これによって線２２４はＶＨＯ（１.０ボルト）に設定
される。ＶＨＯはデータ転送期間におけるドライバ２０
０による高電圧レベル出力であり、またデータバス事前
充電電圧でもある。 ＶＬＯおよびＶＨＯはバス遷移時
間を低減するため、データ転送バス上で使用される電圧
スイングレベルである論理低電圧（０）および論理高
（１）を表す。
【００１２】トランジスタ２２８のゲートにおけるＶＨ
Ｏは、通常これをアクティブ化するには充分でない。し
かし、もしも出力節２３８における電圧が（線２４４を
介して）ＶＨＯ−ＶＴ228以下に降下するとトランジス
タ２２８はオンになる。ここにＶＴ228はトランジスタ
２２８の（導通化の）しきい値電圧である。もしもトラ
ンジスタ２２８がアクティブ化されると、トランジスタ
２２８を導通させるに十分な高さまで節２３８の節電圧
を引き上げる。かくしてトランジスタ２２８は、負のオ
ーバーシュート（ＶＬＯ未満の電圧）が起きないことを
保証するためのクランプダイオードのように働く。ＶＨ
ＯおよびＶＬＯはもちろん、出力節２３８における電圧
がＶＬＯ未満に降下するまではトランジスタ２２８がオ
ンにならないように選択されている。
【００１３】データバスドライバ２００がまだイネーブ
ル化された状態にあると仮定すると、もしもデータ信号
ＤＡＴＡがＣＭＯＳ論理高レベルにあると、トランジス
タ２１０はオフとなる一方、トランジスタ２１２がオン
になる。このトランジスタ２１２は線２１４を０.０ボ
ルトに引き下げる。線２１４上の電圧はトランジスタ２
１６をオンにし、トランジスタ２２６をオフにする。こ
のことにより線２２４上に５.０ボルトが与えられる。
線２２４上の５.０ボルトはトランジスタ２２８をオン
にし、ＶＨＯを出力節２３８に送る。５.０ボルトのデ
ータ信号ＤＡＴＡもまたトランジスタ２３０をオフに
し、トランジスタ２４０をオンにする。これにより線２
３４および出力節２３８に同レベルが与えられる。
【００１４】好ましい実施例ではトランジスタ２４２の
ゲートにおけるＶＨＯは通常これをアクティブ化するに
は十分でない。しかしもしも出力節２３８における電圧
がＶＬＯ＋ＶＴ２４２以上に上昇すると、トランジスタ
２４２はオンになる。もしもトランジスタ２４２がアク
ティブ化されると、このトランジスタは節２３８の電圧
をもはやこのトランジスタを導通させるに十分な高さで
ないレベルまで引き下げる。かくしてトランジスタ２４
２は正のオーバーシュート（ＶＨＯを超える電圧）が起
きないことを保証するクランプダイオードのように働
く。ＶＨＯおよびＶＬＯは、出力節２３８における電圧
がＶＨＯを超えるまではトランジスタ２４２がオンにな
らないように選択される。
【００１５】データバスドライバ２００は信号ＤＩＳＡ
ＢＬＥを５.０ボルトに設定することにより、非イネー
ブル化される（三状態モード）。この状態ではトランジ
スタ２１８、２３２はオフにされ、トランジスタ２２
０、２３６はオンにされる。このことにより、線２２４
上の電圧はＶＨＯに等しくされ、線２３４上の電圧は強
制的に出力節２３８における電圧に等しくされる。この
状態ではトランジスタ２１０、２１２、２１６、２１
８、２２０、２２６、２３０、２３２、２３６、および
２４０はバスドライバ２００の動作に影響しない。従っ
て非イネーブル化されたバスドライバ２００は図４に示
す回路のように振る舞う。
【００１６】電圧ＶＨＯおよびＶＬＯは、もしも（節２
３８における）データバス電圧がＶＨＯ（もしくはＶＬ
Ｏ−ＶＴ242）を超えて上昇すると、トランジスタ２４
２がアクティブ化されて出力節２３８をＶＨＯに引き下
げるように選択されている。ここにＶＴ242はトランジ
スタ２４２のしきい値電圧である。同様にもしも出力節
２３８における電圧がＶＬＯ（もしくはＶＨＯ−ＶＴ
228）未満に降下すると、トランジスタ２２８がアクテ
ィブ化されて節２３８をＶＬＯに引き上げる。かくして
データバスドライバ２００がイネーブル化されても非イ
ネーブル化されても、トランジスタ２２８、２４２はそ
れぞれ、ＶＨＯのオーバーシュートおよびおよびＶＬＯ
のアンダーシュートを防止するクランプダイオードとし
て働く。
【００１７】本発明のさらなる利点は、当業者に有線Ｏ
Ｒ回路のグリッチとして知られる先行技術の問題を除去
できる点である。
【００１８】上記開示の下に種々の設計変更を本発明に
加えることが可能である。しかしそのような設計変更は
本発明に関する特許請求の範囲に含まれるものである。
そのような設計変更にはとりわけ、データバスドライバ
の反転、ｐ-チャンネルトランジスタを利用する回路設
計変更、クランプトランジスタの数の変更、互換性ある
トランジスタ-トランジスタ論理回路（ＴＴＬ）の採
用、およびガリウム-砒素トランジスタの使用を含むド
ライバがある。またＶＬＯおよびＶＨＯは上記開示と異
なる値をとりえる。
【図面の簡単な説明】
【図１】先行技術によるデータ転送システムの全体的略
回路図である。
【図２】本発明によるデータ転送システムの好ましい実
施例の詳細な回路図である。
【図３】非イネーブル信号ＤＩＳＡＢＬＥが０.０ボル
トに設定されるときの、図２に示す回路図と等価な電気
回路図である。
【図４】非イネーブル信号ＤＩＳＡＢＬＥが５.０ボル
トに設定されるときの、図２に示す回路図と等価な電気
回路図である。
【符号の説明】
２００ データバスドライバ ２１０-２２２ ＦＥＴ ２２６-２３０ ＦＥＴ ２３８ 出力節 ２４２-２４４ ＦＥＴ

Claims (1)

  1. 【特許請求の範囲】 【請求項１】データを第一および第二論理レベル信号の
    形で転送するための高速デジタルコンピューターデータ
    転送システムであって、該第一および第二論理レベル信
    号を転送するデータ転送バスと、該データ転送バスに結
    合され、該データ転送バスを駆動するドライバと、該デ
    ータ転送バスに結合され、該データ転送バスの電圧が該
    第一および第二論理レベルで確定される範囲を超えるこ
    とを防止するクランプ装置とを含むデータ転送システ
    ム。
JP3313090A 1990-11-05 1991-11-01 Ｃｍｏｓ低出力電圧バスドライバ Pending JPH052558A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/608,788 US5179299A (en) 1990-11-05 1990-11-05 Cmos low output voltage bus driver
US608788 1990-11-05

Publications (1)

Publication Number Publication Date
JPH052558A true JPH052558A (ja) 1993-01-08

Family

ID=24438007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3313090A Pending JPH052558A (ja) 1990-11-05 1991-11-01 Ｃｍｏｓ低出力電圧バスドライバ

Country Status (4)

Country Link
US (1) US5179299A (ja)
EP (1) EP0485102B1 (ja)
JP (1) JPH052558A (ja)
DE (1) DE69124194T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011076557A1 (de) 2010-05-27 2011-12-01 Denso Corporation Fahrzeugmaschinensteuergerät

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341046A (en) * 1992-12-07 1994-08-23 Ncr Corporation Threshold controlled input circuit for an integrated circuit
US5432467A (en) * 1993-05-07 1995-07-11 Altera Corporation Programmable logic device with low power voltage level translator
KR0137108B1 (en) * 1993-06-25 1998-06-15 Hitachi Ltd Bus driving system and integrated circuit device using the same
US5457433A (en) * 1993-08-25 1995-10-10 Motorola, Inc. Low-power inverter for crystal oscillator buffer or the like
US5399920A (en) * 1993-11-09 1995-03-21 Texas Instruments Incorporated CMOS driver which uses a higher voltage to compensate for threshold loss of the pull-up NFET
US5548229A (en) * 1993-12-28 1996-08-20 Matsushita Electric Industrial Co., Ltd. Tri-state output buffer circuit
JPH07235952A (ja) * 1993-12-28 1995-09-05 Oki Electric Ind Co Ltd 信号伝送回路およびその回路を用いた信号伝送装置
US5514979A (en) * 1994-11-28 1996-05-07 Unisys Corporation Methods and apparatus for dynamically reducing ringing of driver output signal
FR2730367A1 (fr) * 1995-02-08 1996-08-09 Bull Sa Coupleur d'entree sortie de circuit integre
US5629634A (en) * 1995-08-21 1997-05-13 International Business Machines Corporation Low-power, tristate, off-chip driver circuit
WO1997009811A1 (en) * 1995-09-06 1997-03-13 Advanced Micro Devices, Inc. Low jitter low power single ended driver
US5752048A (en) * 1996-02-12 1998-05-12 Motorola, Inc. Device and method for providing a simulation of an idle UART to prevent computer lockup
US6310489B1 (en) * 1996-04-30 2001-10-30 Sun Microsystems, Inc. Method to reduce wire-or glitch in high performance bus design to improve bus performance
US5781034A (en) * 1996-07-11 1998-07-14 Cypress Semiconductor Corporation Reduced output swing with p-channel pullup diode connected
US5844425A (en) * 1996-07-19 1998-12-01 Quality Semiconductor, Inc. CMOS tristate output buffer with having overvoltage protection and increased stability against bus voltage variations
JP3712476B2 (ja) * 1996-10-02 2005-11-02 富士通株式会社 信号伝送システム及び半導体装置
US5914617A (en) * 1996-12-23 1999-06-22 Lsi Logic Corporation Output driver for sub-micron CMOS
US6008665A (en) * 1997-05-07 1999-12-28 California Micro Devices Corporation Termination circuits and methods therefor
US5994918A (en) * 1997-08-29 1999-11-30 Hewlett-Packard Co. Zero delay regenerative circuit for noise suppression on a computer data bus
US6313663B1 (en) * 1998-03-09 2001-11-06 Infineon Technologies Ag Full swing voltage input/full swing output bi-directional repeaters for high resistance or high capacitance bi-directional signal lines and methods therefor
US6307397B1 (en) * 1998-03-09 2001-10-23 Infineontechnologies Ag Reduced voltage input/reduced voltage output repeaters for high capacitance signal lines and methods therefor
US6181165B1 (en) * 1998-03-09 2001-01-30 Siemens Aktiengesellschaft Reduced voltage input/reduced voltage output tri-state buffers
US6359471B1 (en) * 1998-03-09 2002-03-19 Infineon Technologies North America Corp. Mixed swing voltage repeaters for high resistance or high capacitance signal lines and methods therefor
US6225819B1 (en) 1998-03-17 2001-05-01 Cypress Semiconductor Corp. Transmission line impedance matching output buffer
JP3423267B2 (ja) * 2000-01-27 2003-07-07 寛治 大塚 ドライバ回路、レシーバ回路、および信号伝送バスシステム
US6507218B1 (en) * 2000-03-31 2003-01-14 Intel Corporation Method and apparatus for reducing back-to-back voltage glitch on high speed data bus
US6384621B1 (en) 2001-02-22 2002-05-07 Cypress Semiconductor Corp. Programmable transmission line impedance matching circuit
US7888962B1 (en) 2004-07-07 2011-02-15 Cypress Semiconductor Corporation Impedance matching circuit
US7292073B2 (en) * 2005-05-30 2007-11-06 Freescale Semiconductor, Inc. Transmission line driver circuit
US8036846B1 (en) 2005-10-20 2011-10-11 Cypress Semiconductor Corporation Variable impedance sense architecture and method
US8159862B2 (en) * 2010-07-26 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Recycling charges

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4029971A (en) * 1976-02-13 1977-06-14 Rca Corporation Tri-state logic circuit
US4217502A (en) * 1977-09-10 1980-08-12 Tokyo Shibaura Denki Kabushiki Kaisha Converter producing three output states
US4329600A (en) * 1979-10-15 1982-05-11 Rca Corporation Overload protection circuit for output driver
US4531068A (en) * 1983-09-19 1985-07-23 International Business Machines Corporation Bus line precharging tristate driver circuit
US4488067A (en) * 1983-09-19 1984-12-11 International Business Machines Corporation Tristate driver circuit with low standby power consumption
US4814646A (en) * 1985-03-22 1989-03-21 Monolithic Memories, Inc. Programmable logic array using emitter-coupled logic
US4638187A (en) * 1985-10-01 1987-01-20 Vtc Incorporated CMOS output buffer providing high drive current with minimum output signal distortion
US4682050A (en) * 1986-01-08 1987-07-21 International Business Machines Corporation Small signal swing driver circuit
US4766334A (en) * 1986-03-07 1988-08-23 The Singer Company Level clamp for Tri-state CMOS bus structure
US4947063A (en) * 1987-10-09 1990-08-07 Western Digital Corporation Method and apparatus for reducing transient noise in integrated circuits
US4782250A (en) * 1987-08-31 1988-11-01 International Business Machines Corporation CMOS off-chip driver circuits
US4855623A (en) * 1987-11-05 1989-08-08 Texas Instruments Incorporated Output buffer having programmable drive current
US4874967A (en) * 1987-12-15 1989-10-17 Xicor, Inc. Low power voltage clamp circuit
US4877978A (en) * 1988-09-19 1989-10-31 Cypress Semiconductor Output buffer tri-state noise reduction circuit
US4992678A (en) * 1988-12-15 1991-02-12 Ncr Corporation High speed computer data transfer system
US5004936A (en) * 1989-03-31 1991-04-02 Texas Instruments Incorporated Non-loading output driver circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011076557A1 (de) 2010-05-27 2011-12-01 Denso Corporation Fahrzeugmaschinensteuergerät

Also Published As

Publication number Publication date
EP0485102A3 (en) 1992-06-03
DE69124194D1 (de) 1997-02-27
DE69124194T2 (de) 1997-09-04
EP0485102A2 (en) 1992-05-13
US5179299A (en) 1993-01-12
EP0485102B1 (en) 1997-01-15

Similar Documents

Publication Publication Date Title
JPH052558A (ja) Ｃｍｏｓ低出力電圧バスドライバ
US5206544A (en) CMOS off-chip driver with reduced signal swing and reduced power supply disturbance
US5585740A (en) CMOS low output voltage bus driver with controlled clamps
US4672243A (en) Zero standby current TTL to CMOS input buffer
US5825206A (en) Five volt safe output buffer circuit that controls the substrate and gates of the pull-up devices
JPH04302526A (ja) 出力バッファ
JP3510913B2 (ja) 入力バッファ
EP0456354A2 (en) Integrated circuit buffer with improved drive capability
US5206545A (en) Method and apparatus for providing output contention relief for digital buffers
JPH06318860A (ja) データ出力バッファー
JPS6250916A (ja) 最小遅延高速バスドライバ
US4529895A (en) Active high before open three state integrated circuit output stage
US4918332A (en) TTL output driver gate configuration
US7071736B2 (en) Half-swing line precharge method and apparatus
US5699000A (en) Output buffer circuit for a semiconductor IC
US5298808A (en) Digital logic protocol interface for different semiconductor technologies
US5276366A (en) Digital voltage level translator circuit
US6239617B1 (en) Mixed voltage output driver with automatic impedance adjustment
KR920007097B1 (ko) 제어된 사다리꼴 회전율을 갖는 버스 전송기
US5952850A (en) Input/output circuit and a method for controlling an input/output signal
US5818280A (en) Method and apparatus with preconditioning for shifting the voltage level of a signal
EP0610621A2 (en) Digital logic circuit and method having pull-down and pull-up devices
US5717355A (en) Method and apparatus with active feedback for shifting the voltage level of a signal
KR920006251B1 (ko) 레벨변환기
US5128557A (en) Clamping circuit for data transfer bus