JPH05251394A - 半導体製造装置 - Google Patents

半導体製造装置

Info

Publication number
JPH05251394A
JPH05251394A JP8480192A JP8480192A JPH05251394A JP H05251394 A JPH05251394 A JP H05251394A JP 8480192 A JP8480192 A JP 8480192A JP 8480192 A JP8480192 A JP 8480192A JP H05251394 A JPH05251394 A JP H05251394A
Authority
JP
Japan
Prior art keywords
plasma
electrode
wafer
semiconductor manufacturing
loading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8480192A
Other languages
English (en)
Inventor
Genshiro Nakamura
源四郎 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8480192A priority Critical patent/JPH05251394A/ja
Publication of JPH05251394A publication Critical patent/JPH05251394A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 RIE方式を採用したドライエッチング装置
において、GaAs系電子デバイスのバイアホール電極
形成のためのドライエッチング等に要求される均一高速
エッチング、かつ高スループットを実現する。 【構成】 カソード電極5とアノード電極1との周囲
に、グランド電位を有し円形状で、かつメッシュ状のプ
ラズマ封じ込み用電極2を設けてプラズマを局所的に封
じ込め、またカソード電極5に被処理ウエハ112を連
続的にローディング/アンローディングするためのウエ
ハ搬出入通路3を設け、さらに該通路3の途中に磁場/
電場供給システム8を設ける。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体製造装置に関
し、特に化合物半導体の一種であるGaAs系高周波・
高出力電子デバイスのソース電極の貫通孔接地電極のド
ライエッチング形成装置の改良を図ったものに関するも
のである。
【0002】
【従来の技術】従来、GaAs等の半導体基板のバイア
ホール等のドライエッチングには、平行平板型の反応性
イオンエッチング装置(Reactive Ion Etching ;RI
E)が使用されている。
【0003】図2はこの従来の代表的なRIE装置の構
造とそのプラズマ電位分布を示すものであり、図におい
て、102はエッチングチャンバ(反応室)101内に
設けられたアノード電極、103はアノード電極102
内に生成されるプラズマ、104はガス入力、105は
スパッタリング防止のための接地シールド、106は回
転機能を有するカソード電極、107は水冷機構、10
8はマッチングボックス、109はRF発振器、110
はカソード絶縁物、111はチャンバ101からの排
気、112は上記サセプタに搭載された被エッチング材
料(ウエハ)である。
【0004】次に動作を図2(b) の電圧波形図を用いて
説明する。上記構成において、アノード電極102とカ
ソード電極106間でグロー放電を行い、カソード電極
106に発振器109より高周波RF信号を印加する
と、電子の移動度がイオンに比べて かに大きいためカ
ソード電極106は自己バイアス的にDC電圧(Vd
c)が発生し、プラズマ中の正イオンは負電圧により引
き出されて陰極(カソード電極106)に衝突してウエ
ハ112がエッチングされ、一方プラズマ中では電子が
拡散されてわずかに正の電位(プラズマ電位Vp)とな
る。
【0005】このRIE装置の改良型として、電極周辺
部からのプラズマの広がりに起因するプラズマの分散を
抑えるために電極周辺部において磁場を印加し、プラズ
マ中のイオン濃度、あるいはラジカル濃度等を高めるよ
うにしたマグネトロンRIE法、あるいは電子サイトロ
ン(Electron Cycrotron Resonance;ECR)法等が用
いられていたが、前記のマグネトロンRIE法ではプラ
ズマ密度の均一性を確保できるエッチング可能面積が制
限され、大量ウェハの同時処理(バッチ処理)が難し
く、3〜8″φ基板を1枚ずつ処理する(枚葉式処理)
程度である。このため上記バイアホール形成処理におい
ては、例えば100μm厚程度の基板に対して〜100
分/一枚程度の処理能力を確保するのが限界である。
【0006】一方、後記のECRエッチャにおいても、
高効率でイオン化を行い高電離プラズマを生成すること
ができるが、プラズマ密度分布を均一に確保するには、
ほぼ枚葉処理方式のみの場合に限定される。
【0007】一方、RIE装置方式においては、使用す
る電極径に相当する、ほぼ均一なプラズマ発生領域を得
ることができるが、異方性エッチング特性が得られる低
圧力(20〜30mmTorr)条件下で、かつエッチ
ングレートに比例するプラズマイオン密度を高めて、し
かもグランド電極部におけるシース電位によるイオンエ
ッチング速度を高めるための高入力RFパワー条件下に
おいては、チャンバ101全域にプラズマ103が広が
る異常放電が起きやすく、結果的にエッチング部におけ
るプラズマ密度の減少とプラズマ密度の不均一を招きや
すい。
【0008】
【発明が解決しようとする課題】従来の半導体製造装置
(RIE装置)は以上のように構成されており、異方性
エッチング特性が得られる30mmTorr以下での高
入力RFパワー条件下では、異常放電が生じてチャンバ
全域にプラズマが広がり、プラズマ中のイオン密度の低
下及び分散を招き、GaAsFET,MMICに多用さ
れているソース電極接地用のバイアホール電極用の貫通
孔を得るためのGaAs系半導体基板の高速エッチング
特性を得るのが難しいという問題点があった。
【0009】また、エッチングチャンバを大気開放する
ことなく連続的に被処理ウエハを搬出入させることがで
きず、バッチ処理には不向きで、スループットが低いと
いう問題点があった。
【0010】この発明は上記のような問題点を解消する
ためになされたもので、GaAs系基板のバイアホール
をドライエッチングにより形成する際に、高密度かつ均
一なプラズマの封じ込みを可能にし、かつバッチ方式に
よるエッチング処理に適した半導体製造装置(RIE装
置)を得ることを目的とする。
【0011】
【課題を解決するための手段】この発明に係る半導体製
造装置は、カソード電極に対向して配置され、反応ガス
を供給する機能を有するアノード電極と、上記カソード
電極とアノード電極間の周囲に配置され、メッシュ状で
接地電位を有するプラズマ封じ込め用電極とを備えたも
のである。
【0012】また、反応室内と連通し、上記カソード電
極上への被処理ウエハの搬出入を行うためのウエハ搬出
入通路を備えたものである。
【0013】
【作用】この発明においては、対向して配置されたカソ
ード電極とアノード電極との周囲をメッシュ状でグラン
ド電位を有するプラズマ封じ込め用電極で囲むようにし
たから、発生したプラズマは上記2電極間に封じ込めら
れ、エッチングイオン濃度が増大する。
【0014】また、反応室内と連通し、上記カソード電
極上への被処理ウエハの搬出入を行うためのウエハ搬出
入通路を設けたので、反応室を大気開放することなく被
処理ウエハの搬出入を行うことができる。
【0015】
【実施例】以下、この発明の一実施例による半導体製造
装置の構造を図について説明する。図1はこの発明の一
実施例によるRIE装置の断面模式図を示す。GaAs
系半導体基板のバイアホール(Via Hole)電極孔のドラ
イエッチングによる形成等を目的とした当該装置は、図
2に示す減圧状態での反応ガス雰囲気中でのプラズマ反
応によるドライエッチング装置、いわゆるRIE(Reac
tive Ion Etcher )装置の機能を具備することを装置の
基本構成としている。
【0016】すなわち図において、1はエッチングチャ
ンバ101内に位置し、その一端が反応ガス供給システ
ム10に接続され、その他端に反応ガスを均一に噴出す
る孔を有するアノード電極、2はカソード電極106及
び上記カソード電極1間の周囲を囲むような円周形のプ
ラズマ封じ込み用電極であり、0.1〜5mmφ程度のメ
ッシュの穴を有しグランド電位をもち、エッチング種と
してのイオン濃度がプラズマの広がりに伴い減少するの
を抑制するためのものである。また、3は回転機能を有
するカソード電極106に被エッチング材料(ウエハ)
112を、ローディング/アンローディングするための
トンネル状のウエハ搬出入通路であり、この搬出入通路
3は、上記プラズマ封じ込み用電極2と連続的に形成さ
れたメッシュ状のものであり、プラズマ中の反応ガスイ
オンの寿命による拡散距離よりも長く設定され、カソー
ド電極106とローディング/アンローディングチャン
バ12間でのウエハ搬送時のプラズマの乱れを抑制する
役割を果たす。例えば搬出入通路3のプラズマ条件(圧
力,RFパワー密度,反応ガス供給量)等に依存する
が、前記GaAsバイアホール孔作成に必要な条件下等
では図1中のカソード電極106周辺部とプラズマ封じ
込み用電極2から長さ約1cm以上、高さ5mm以下に設定
すれば、平行平板電極間(カソード106とアノード1
間)部の主プラズマ発生領域のプラズマ状態の乱れを招
くことなく被エッチング材料112の搬出入が可能であ
る。
【0017】さらに、このウエハ搬出入通路3からのエ
ッチング種としてのプラズマ(ラジカル)イオンの分散
を強制的に制御,抑制するために、ウエハ搬出入通路3
とメッシュ状のプラズマ封じ込み用電極2の境界部分に
プラスの電場あるいは磁場によりプラズマの分散を抑制
するための電場/磁場供給システム8が設けられてい
る。なお、111a及び111bはそれぞれローディン
グ/アンローディングチャンバ12及びエッチングチャ
ンバに設けられた排気系である。
【0018】次に動作について説明する。まず最初にロ
ーディング/アンローディングチャンバ12内を排気系
111aによりチャンバ101内とほぼ等しい圧力とな
るように真空引きした後、ローディング/アンローディ
ングチャンバ12内の搬出入システム13によりGaA
s系化合物半導体基板等の被エッチング材料112をウ
エハ搬出入通路3を介してカソード電極5上の所定位置
に配置し、エッチングチャンバ101の図示しないゲー
トバルブを閉じ、この状態で反応ガス供給システム10
より塩素系ガス等のハロゲン系ガスをアノード電極1を
介して被エッチング材料15上方から矢印14に示すよ
うに均一に供給する。そしてアノード電極1とカソード
106間でグロー放電を行いプラズマを発生させ、排気
系111bから排気しつつカソード106上の被エッチ
ング材料をエッチングする。このとき発生したプラズマ
は円周形のプラズマ封じ込み用電極2によりカソード1
06とアノード1間に閉じ込められて従来よりも体積が
減少するとともに密度が向上し、高速エッチングを行う
ことができる。またプラズマの体積が減少することで反
応ガスの供給及び置換時間が短くなる。さらにプラズマ
が局所的に閉じ込められるため、チャンバ101内のガ
スの排気系111bへの反応ガスの流れが均一となりプ
ラズマの安定性が向上する。
【0019】またこのとき、ウエハ搬出入通路3とプラ
ズマ封じ込み用電極2との境界部分にプラスの電場また
は磁場が供給されるため、ウエハ搬出入通路3へのプラ
ズマの広がりは抑制される。
【0020】エッチング終了後、カソード106上の被
エッチング材料112を搬出入システム13によりウエ
ハ搬出入通路3を介してローディング/アンローディン
グチャンバ12内に移した後、エッチングチャンバ10
1の図示しないゲートバルブを閉じ、ローディング/ア
ンローディングチャンバ12を大気開放して被エッチン
グ材料112を取り出した後、さらにこれからエッチン
グ処理を行おうとする被エッチング材料を上記同様にし
てカソード106にウエハ搬出入通路3を介して供給す
る。このようにすることでエッチングチャンバ101を
大気開放することなく被エッチング材料112をカソー
ド106に供給することができ、被エッチング材料11
2搬出時に、チャンバ内に吸着した水分等を排気する等
の処理が不要となり、スループットが大幅に向上する。
また上記ウエハ搬出入通路3の長さは反応イオンの寿命
による拡散距離よりも長くなるように設定されているた
め、被エッチング材料112の搬送時のプラズマの乱れ
は抑制される。
【0021】このように本実施例によれば、平行に配置
されたカソード106とアノード1間の側面を覆うよう
にグランド電位を有するプラズマ封じ込み用電極2を設
けたので、カソード106とアノード1間にてプラズマ
が閉じ込められて高密度プラズマとなるためエッチング
レートが向上する。
【0022】またエッチングチャンバ101と連通し、
反応イオンの寿命による拡散距離よりも長いトンネル状
のウエハ搬出入通路3を介して、エッチングチャンバ1
01外部の搬出入システム13によりカソード106上
に被エッチング材料112を供給したり、また反応後の
被エッチング材料112をチャンバ101外部に取り出
すようにしたので、プラズマの広がりを抑制して連続的
な被エッチング材料供給と搬出入を行うことができスル
ープットが大幅に向上する。
【0023】さらにウエハ搬出入通路3の途中にプラズ
マ拡散防止用磁場/電場供給システム8を設けてプラス
の電場または磁場を発生させることで、プラズマが上記
ウエハ搬出入通路3からローディング/アンローディン
グチャンバ12に拡散するのを抑制することができ、プ
ラズマ閉じ込め効率をさらに向上させることができる。
【0024】なお上記実施例では、円周形のプラズマ封
じ込み用電極2のメッシュサイズが小さいほどプラズマ
の封じ込み効果が大きく、円周形のプラズマ封じ込み用
電極2の穴を0.1〜5mmφ程度としたが、チャンバ1
01内のガスの流れの均一性を考えた場合、ガス圧,流
速,RFパワー等のRIE条件にもよるが、1〜5mmφ
程度が適していることがわかった。
【0025】
【発明の効果】以上のように、この発明に係る半導体製
造装置によれば、対向して配置されたカソード電極とア
ノード電極との周囲をメッシュ状でグランド電位を有す
るプラズマ封じ込め用電極で囲むようにしたから、発生
したプラズマは上記2電極間に封じ込められ、エッチン
グイオン濃度が増大し、その結果、大きなプラズマ反応
面積で高速にGaAs系半導体基板のバイアホールエッ
チングを行うことができるという効果がある。
【0026】また、反応室内と連通し、上記カソード電
極上への被処理ウエハの搬出入を行うためのウエハ搬出
入通路を設けたので、反応室を大気開放することなく被
処理ウエハの搬出入を行うことができ、バッチ処理に適
した構造を有するためスループットが大幅に向上すると
いう効果がある。
【図面の簡単な説明】
【図1】この発明の一実施例による半導体製造装置(R
IE装置)の断面模式図。
【図2】従来の半導体製造装置(RIE装置)の模式構
造図。
【符号の説明】
1 アノード電極 2 プラズマ封じ込み用電極 3 ウェハ搬出入通路 8 プラズマの拡散防止用電場/磁場供給システム 10 反応ガス供給システム 12 ローディング/アンローディングチャンバ 13 ウエハローダー及び搬出入システム 14 反応ガスの流れ 105 接地シールド 106 カソード電極 107 カソード電極冷媒供給システム 108 マッチングボックス 109 RF電源(発振器) 110 カソード絶縁物 111 排気系 112 被エッチング材料

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 反応室内のカソード電極上に配置された
    被処理ウエハに、所定の反応ガスを供給してプラズマを
    発生させ、該プラズマにより上記被処理ウエハを処理す
    る半導体製造装置において、 上記カソード電極に対向して配置され、上記反応ガスを
    供給する機能を有するアノード電極と、 上記カソード電極とアノード電極間周囲に配置され、メ
    ッシュ状で接地電位を有するプラズマ封じ込め用電極と
    を備えたことを特徴とする半導体製造装置。
  2. 【請求項2】 上記1項記載の半導体製造装置におい
    て、 上記反応室内と連通し、上記カソード電極上への被処理
    ウエハの搬出入を行うためのウエハ搬出入通路を備えた
    ことを特徴とする半導体製造装置。
  3. 【請求項3】 請求項2記載の半導体製造装置におい
    て、 上記ウエハ搬出入通路の長さは、 上記プラズマ中の反応イオンの寿命によって決まる拡散
    距離よりも長いことを特徴とする半導体製造装置。
  4. 【請求項4】 請求項2記載の半導体製造装置におい
    て、 上記ウエハ搬出入通路の上記プラズマ封じ込め用電極と
    の境界部分に、電場または磁場を印加する磁場/電場印
    加手段を設けたことを特徴とする半導体製造装置。
JP8480192A 1992-03-05 1992-03-05 半導体製造装置 Pending JPH05251394A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8480192A JPH05251394A (ja) 1992-03-05 1992-03-05 半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8480192A JPH05251394A (ja) 1992-03-05 1992-03-05 半導体製造装置

Publications (1)

Publication Number Publication Date
JPH05251394A true JPH05251394A (ja) 1993-09-28

Family

ID=13840817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8480192A Pending JPH05251394A (ja) 1992-03-05 1992-03-05 半導体製造装置

Country Status (1)

Country Link
JP (1) JPH05251394A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5669316A (en) * 1993-12-10 1997-09-23 Sony Corporation Turntable for rotating a wafer carrier
US7849815B2 (en) 2002-11-13 2010-12-14 Canon Anelva Corporation Plasma processing apparatus
US8465620B2 (en) * 2001-05-16 2013-06-18 Lam Research Hollow anode plasma reactor and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5669316A (en) * 1993-12-10 1997-09-23 Sony Corporation Turntable for rotating a wafer carrier
US8465620B2 (en) * 2001-05-16 2013-06-18 Lam Research Hollow anode plasma reactor and method
US7849815B2 (en) 2002-11-13 2010-12-14 Canon Anelva Corporation Plasma processing apparatus

Similar Documents

Publication Publication Date Title
JP3438696B2 (ja) プラズマ処理方法及び装置
US4559100A (en) Microwave plasma etching apparatus
US20060261037A1 (en) Substrate processing method and substrate processing apparatus
JP7320874B2 (ja) 基板処理装置及び基板処理方法
JPH10321605A (ja) プラズマ処理装置
KR20140116811A (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
JPH08124902A (ja) プラズマ処理装置
JP3417328B2 (ja) プラズマ処理方法及び装置
JPH05251394A (ja) 半導体製造装置
JP2005079416A (ja) プラズマ処理装置
JP2001230234A (ja) プラズマ処理装置及び方法
JP2001308080A (ja) プラズマ処理装置
JP3192352B2 (ja) プラズマ処理装置
JP3171762B2 (ja) プラズマ処理装置
JP2928555B2 (ja) プラズマ処理装置
US6432730B2 (en) Plasma processing method and apparatus
JPH0476495B2 (ja)
JPH0794480A (ja) プラズマ処理方法及びプラズマ処理装置
JPH06120140A (ja) 半導体製造方法および装置
JP2002043289A (ja) プラズマ処理方法及び装置
JP3239168B2 (ja) プラズマ処理装置
JP2001093699A (ja) プラズマ処理装置
JPS6126223A (ja) エツチング方法および装置
JPH05267244A (ja) プラズマ処理方法および装置
JPH08339988A (ja) ドライエッチング装置