JPH05243824A - Dielectric resonator chip - Google Patents

Dielectric resonator chip

Info

Publication number
JPH05243824A
JPH05243824A JP4161792A JP4161792A JPH05243824A JP H05243824 A JPH05243824 A JP H05243824A JP 4161792 A JP4161792 A JP 4161792A JP 4161792 A JP4161792 A JP 4161792A JP H05243824 A JPH05243824 A JP H05243824A
Authority
JP
Japan
Prior art keywords
dielectric
inner conductor
conductor
resonator chip
dielectric resonator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4161792A
Other languages
Japanese (ja)
Inventor
Yoshifumi Yamagata
佳史 山形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP4161792A priority Critical patent/JPH05243824A/en
Publication of JPH05243824A publication Critical patent/JPH05243824A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

PURPOSE:To provide a dielectric resonator chip of a plate type, which is a low profile type, and also, small in its mounting occupied area, and moreover, excellent in its mechanical strength, and furthermore, can be manufactured easily. CONSTITUTION:A first and a second dielectric layers 1a, 1b are arranged so as to insert and hold a band-like inner conductor 2, and also, this resonator chip consists of a laminated body in which outer conductors 3a, 3b are formed so as to insert and hold a first and a second dielectric layers. In one end part of the laminated body, a terminal electrode 4b is formed so that the outer conductors 3a, 3b and the inner conductor are connected to each other, and on the other end part, a terminal electrode 4a connected to the inner conductor 2 directly or through a capacitive component is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、平板型の誘電体共振器
チップに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat plate type dielectric resonator chip.

【0002】[0002]

【従来技術】誘電体共振器は、通信機器などの発振回路
に多用されており、現在、通信機器の小型化に伴い、低
背型で、且つ小実装面積のものが強く求められている。
2. Description of the Related Art Dielectric resonators are widely used in oscillating circuits of communication equipment and the like, and at the present time, with the miniaturization of communication equipment, a low height type and a small mounting area are strongly demanded.

【0003】低背型の共振器として、従来より、図8に
示されるように、2層の誘電体層81a、81bからな
る誘電体基板81の内部に、帯状の内導体82を形成
し、さらに、基板81の外表面に外導体83a、83b
を形成した誘電体共振器80が知られている(特開昭6
2−120101号など)。
As a low-profile resonator, conventionally, as shown in FIG. 8, a strip-shaped inner conductor 82 is formed inside a dielectric substrate 81 composed of two dielectric layers 81a and 81b. Further, the outer conductors 83a and 83b are formed on the outer surface of the substrate 81.
A dielectric resonator 80 having a structure is known (Japanese Unexamined Patent Publication No. Sho 6 (1999) -63138).
2-120101).

【0004】具体的には外導体83a、83bは、内導
体82が延出する誘電体基板81の一方の端面(開放端
面)及びその下部の誘電体層の開放端面近傍部を除く基
板81の全面に形成されており、内導体82が延出する
誘電体基板81の他方の端面(短絡端面)を介して、帯
状の内導体82と外導体83a、83bとが互いに接続
されている。
More specifically, the outer conductors 83a and 83b are formed on the substrate 81 excluding one end face (open end face) of the dielectric substrate 81 from which the inner conductor 82 extends and a portion near the open end face of the lower dielectric layer. The strip-shaped inner conductor 82 and the outer conductors 83a and 83b are connected to each other via the other end surface (short-circuited end surface) of the dielectric substrate 81 formed on the entire surface and extending from the inner conductor 82.

【0005】共振器として用いる際には、外導体83
a、83bを接地し、開放端面側に延出する内導体82
と外導体83a、83bに信号を与えることによって共
振器として用いていた。
When used as a resonator, the outer conductor 83
Inner conductor 82 that grounds a and 83b and extends to the open end face side
It is used as a resonator by applying a signal to the outer conductors 83a and 83b.

【0006】この種の共振器は、発振回路における共振
回路部分として用いたり、該共振器の内導体に容量成分
を設けて共振回路部分として用いたり、また複数の共振
器を容量結合などを行い、フィルタとして用いていた。
This type of resonator is used as a resonance circuit portion in an oscillation circuit, or is used as a resonance circuit portion by providing a capacitance component in an inner conductor of the resonator, and a plurality of resonators are capacitively coupled. , Used as a filter.

【0007】[0007]

【従来技術の問題点】しかし、上述の共振器は、プリン
ト配線基板と接続する際に、外導体と同一平面に端子電
極を形成したり、また内導体にワイヤボンディングなど
の別体の接続リード体を用いるなどして、プリント配線
基板上に実装しなくてはならず、実装効率が極めて低か
った。
However, in the above-mentioned resonator, when connecting to a printed wiring board, a terminal electrode is formed on the same plane as the outer conductor, and a separate connecting lead such as wire bonding is formed on the inner conductor. Since it has to be mounted on a printed wiring board by using a body, the mounting efficiency is extremely low.

【0008】本発明は、上述の問題点に鑑みて案出した
ものであり、低背型で且つ実装占有面積が小さく、さら
に製造が容易な平板型の誘電体共振器チップを提供する
ことにある。
The present invention has been made in view of the above problems, and provides a flat dielectric resonator chip which is low in height, has a small mounting area, and is easy to manufacture. is there.

【0009】[0009]

【問題を解決するための具体的な手段】上述の本発明の
目的を達成するために、本発明は、帯状の内導体を挟持
するように、第1及び第2の誘電体層を配置し、さら
に、該第1及び第2の誘電体層を挟持するように外導体
を形成した積層体から成る誘電体共振器チップであっ
て、前記積層体の一方端部に、外導体と内導体とが接続
されるように端子電極を形成し、他方端部に、内導体が
直接又は容量成分を介して接続される端子電極を形成し
たものである。
In order to achieve the above-mentioned object of the present invention, the present invention arranges the first and second dielectric layers so as to sandwich the strip-shaped inner conductor. A dielectric resonator chip comprising a laminated body in which an outer conductor is formed so as to sandwich the first and second dielectric layers, wherein the outer conductor and the inner conductor are provided at one end of the laminated body. A terminal electrode is formed so as to be connected to and, and a terminal electrode to which the inner conductor is connected directly or via a capacitance component is formed at the other end.

【0010】[0010]

【作用】上述のように、本発明によれば、共振器を構成
する内導体及び外導体が誘電体層を介して積層されてお
り、該積層体の両端に夫々端子電極を形成したため、プ
リント配線基板に実装する際には、この端子電極を用い
て、簡単に表面実装が可能となる。
As described above, according to the present invention, the inner conductor and the outer conductor forming the resonator are laminated via the dielectric layer, and the terminal electrodes are formed at both ends of the laminated body. When mounting on a wiring board, surface mounting can be easily performed by using this terminal electrode.

【0011】また、端子電極の一方が内導体と外導体と
を接続するための導体を兼ねており、さらに端子電極の
他方が内導体と直接又は容量成分を介して外部に露出す
る導体であるため、その内導体と外導体とを接続する特
別の導体膜が不要となるため、製造方法も極めて容易と
なる。
Further, one of the terminal electrodes also serves as a conductor for connecting the inner conductor and the outer conductor, and the other of the terminal electrodes is a conductor exposed to the outside either directly with the inner conductor or through a capacitance component. Therefore, a special conductor film for connecting the inner conductor and the outer conductor is not required, and the manufacturing method is extremely easy.

【0012】[0012]

【実施例】以下、本発明の誘電体共振器チップを図面に
基づいて詳説する。図1は、本発明の誘電体共振器チッ
プの外観図であり、図2は図1中A−A線の断面構造を
示し、図3は図1中のB−B線の断面構造を示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The dielectric resonator chip of the present invention will be described below in detail with reference to the drawings. 1 is an external view of a dielectric resonator chip of the present invention, FIG. 2 shows a sectional structure taken along line AA in FIG. 1, and FIG. 3 shows a sectional structure taken along line BB in FIG. ..

【0013】図において、誘電体共振器チップ10は少
なくとも2層の誘電体層1a、1bから成る誘電体基板
1と、内導体2と、外導体3a、3bと、端子電極4
a、4bから構成されている。
In the figure, a dielectric resonator chip 10 includes a dielectric substrate 1 having at least two dielectric layers 1a and 1b, an inner conductor 2, outer conductors 3a and 3b, and a terminal electrode 4.
It is composed of a and 4b.

【0014】誘電体基板1は、チタン酸バリウムなどの
誘電体材料からなり、矩形状を成している。誘電体基板
1は、誘電体材料からなる誘電体層1a、1bを一体化
して構成される。
The dielectric substrate 1 is made of a dielectric material such as barium titanate and has a rectangular shape. The dielectric substrate 1 is configured by integrating dielectric layers 1a and 1b made of a dielectric material.

【0015】内導体2は、銀、銅、その合金などから成
り、誘電体基板1の内部、即ち第1の誘電体層1aと第
2の誘電体層1bとの間に、所定幅の帯状で、その端部
が一方端面(開放端面)から他方端面(短絡端面)に、
夫々露出するように形成されている。
The inner conductor 2 is made of silver, copper, an alloy thereof, or the like, and has a strip shape with a predetermined width inside the dielectric substrate 1, that is, between the first dielectric layer 1a and the second dielectric layer 1b. Then, the end part from one end face (open end face) to the other end face (short circuit end face),
It is formed so that each is exposed.

【0016】外導体3a、3bは、銀、銅、その合金な
どから成り、誘電体基板1の開放端面側部分を除いて、
誘電体層1aの上面側及び誘電体層の下面側に夫々形成
されている。ここで、重要なことは、外導体3a、3b
の短絡端面側が、誘電体基板1の短絡端面の稜線部分に
まで形成されていることである。
The outer conductors 3a, 3b are made of silver, copper, an alloy thereof, or the like, and except for the open end surface side portion of the dielectric substrate 1,
It is formed on the upper surface side of the dielectric layer 1a and on the lower surface side of the dielectric layer, respectively. Here, the important thing is that the outer conductors 3a, 3b
That is, the short-circuited end face side is formed up to the ridge portion of the short-circuited end face of the dielectric substrate 1.

【0017】端子電極4a、4bは誘電体基板1の両端
部に形成されており、その構成は、基板1側からAg、
又はAg合金層、メッキ層から構成されている。このメ
ッキ層は、プリント配線基板に半田接合した際に、端子
電極4a、4bの半田食われを防止するものであり、具
体的には、Niメッキ、半田メッキの2層構造となって
いる。
The terminal electrodes 4a and 4b are formed on both end portions of the dielectric substrate 1, and the structure thereof is Ag from the substrate 1 side,
Alternatively, it is composed of an Ag alloy layer and a plating layer. This plating layer prevents the terminal electrodes 4a and 4b from being eroded by solder when soldered to a printed wiring board, and specifically has a two-layer structure of Ni plating and solder plating.

【0018】本発明のように、端子電極4a、4bを、
誘電体基板1の開放端面及び短絡端面に形成することに
より、例えば、開放端面側の端子電極4aによって、外
導体3a、3bとは接続せず、内導体2の開放端面側の
延出部と直接接続することができる。また、短絡端面側
の端子電極4bによって、外導体3a、3bと内導体2
とを接合することができる。特に、外導体3a、3bと
内導体2との接続は、内導体2の幅に相当する比較的に
広い幅で外導体3a、3bと接続することができ、また
外導体3a、3bどうしを外導体3a、3bの全幅、即
ち基板1の全幅に渡って接続することができ、低抵抗状
態で接続することができる。
As in the present invention, the terminal electrodes 4a and 4b are
By forming on the open end surface and the short-circuited end surface of the dielectric substrate 1, for example, the terminal electrode 4a on the open end surface side does not connect to the outer conductors 3a and 3b, but the extended portion on the open end surface side of the inner conductor 2 is formed. Can be directly connected. Moreover, the outer conductors 3a and 3b and the inner conductor 2 are formed by the terminal electrode 4b on the short-circuited end face side.
And can be joined. In particular, the outer conductors 3a and 3b can be connected to the inner conductor 2 with a relatively wide width corresponding to the width of the inner conductor 2, and the outer conductors 3a and 3b can be connected to each other. It is possible to connect over the entire width of the outer conductors 3a, 3b, that is, over the entire width of the substrate 1, and it is possible to connect in a low resistance state.

【0019】また、プリント配線基板(図示せず)に実
装する場合には、プリント配線基板上に形成した2つの
端子パッドにクリーム半田を塗布しておき、その2つの
端子パッドに端子電極4a、4bが互いに当接するよう
に載置して、リフロー炉に投入して、他の電子部品と同
様に一括的に半田接合が可能となり、従来から共振器を
外装していた金属ケースなどが一切不要となる。
When mounting on a printed wiring board (not shown), cream solder is applied to two terminal pads formed on the printed wiring board, and the terminal electrodes 4a, 4b are placed so that they come into contact with each other, put into a reflow furnace, and solder jointing can be performed at once like other electronic parts, and there is no need for a metal case etc. that conventionally encases a resonator. Becomes

【0020】次に、本発明の誘電体共振器チップ10の
製造方法について説明する。製造方法は、誘電体層1
a、1bとなる各誘電体シート10a、10bを形成す
る工程と、各シート10a、10bに内導体2及び外導
体3a、3bとなる導体膜を形成する工程と、各シート
10a、10bを積層圧着し、分割する工程と、焼成す
る工程と、焼成した積層体を分割する工程、端子電極を
形成する工程とから成る。
Next, a method of manufacturing the dielectric resonator chip 10 of the present invention will be described. The manufacturing method is the dielectric layer 1
a step of forming the dielectric sheets 10a, 10b to be the a and 1b, a step of forming a conductor film to be the inner conductor 2 and the outer conductors 3a and 3b on the the sheets 10a and 10b, and laminating the sheets 10a and 10b. It comprises a step of pressure bonding and division, a step of firing, a step of dividing the fired laminated body, and a step of forming a terminal electrode.

【0021】先ず、誘電体層1a〜1bとなる各誘電体
シート10a、10bを形成する。
First, the dielectric sheets 10a and 10b to be the dielectric layers 1a and 1b are formed.

【0022】即ち、所定誘電率となる誘電体材料のペー
ストを、ドクターブレード法などによって、所定厚みの
誘電体テープに成型する。次に、該テープを複数の誘電
体共振器チップ10・・が抽出できる大きさに切断し
て、誘電体層1a、1bとなる各誘電体シート10a、
10bを形成する。
That is, a paste of a dielectric material having a predetermined dielectric constant is molded into a dielectric tape having a predetermined thickness by a doctor blade method or the like. Next, the tape is cut into a size such that a plurality of dielectric resonator chips 10 ... Can be extracted, and the dielectric sheets 10a to be the dielectric layers 1a and 1b,
Form 10b.

【0023】次に、各シート10a、10bに内導体2
及び外導体3a、3bとなる導体膜を形成する。即ち、
図4(a)で示す第1誘電体層1aとなる各シート10
aは、最終的に誘電体共振器チップ10・・となる領域
(図中ではその境界線を一点鎖線で示す)を考慮して、
その上面に外導体3aとなる導体膜11を、Ag、C
u、それらの合金、例えばAg−Pdを主成分とする導
電性ペーストを用いてスクリーン印刷を行う。
Next, the inner conductor 2 is attached to each of the sheets 10a and 10b.
Then, a conductor film to be the outer conductors 3a and 3b is formed. That is,
Each sheet 10 to be the first dielectric layer 1a shown in FIG.
a is a region in which the dielectric resonator chip 10 is finally formed (the boundary line thereof is indicated by an alternate long and short dash line in the figure),
A conductor film 11 to be the outer conductor 3a is formed on the upper surface of Ag, C
Screen printing is performed by using u and an alloy thereof, for example, a conductive paste containing Ag-Pd as a main component.

【0024】また、図4(b)で示す第2誘電体層1b
となるシート10bは、共振器チップ10・・となる領
域を考慮して、その上面に、帯状の内導体2となる導体
膜12を印刷し、また図4(c)で示す第2誘電体層1
bとなるシート10bの裏面には外導体3bとなる導体
膜13を印刷する。
Also, the second dielectric layer 1b shown in FIG.
The sheet 10b to be formed has a conductor film 12 to be the band-shaped inner conductor 2 printed on the upper surface in consideration of the region to be the resonator chip 10 ... And the second dielectric shown in FIG. Layer 1
The conductor film 13 that becomes the outer conductor 3b is printed on the back surface of the sheet 10b that becomes b.

【0025】上述の導体膜11〜13は、Ag又はCu
それらの合金、例えばAg−Pdを導体材料を含む導電
性ペーストで形成され、その膜厚は10μm程度であ
る。このペーストを印刷した後、乾燥を行う。
The above-mentioned conductor films 11 to 13 are made of Ag or Cu.
The alloy, for example, Ag—Pd, is formed of a conductive paste containing a conductive material and has a film thickness of about 10 μm. After printing this paste, it is dried.

【0026】次に、各シート10a、10bを積層圧着
する。具体的には、各シート10a、10bを位置合わ
せをして積層し、所定圧力、温度を印加して、積層体と
する。この積層体を得た後、誘電体共振器チップとなる
領域(図の一点鎖線で示した境界)を考慮して、裁断す
る。これによって、誘電体共振器チップ10の誘電体基
板1(焼成前)の積層体が得られることになる。
Next, the sheets 10a and 10b are laminated and pressure-bonded. Specifically, the sheets 10a and 10b are aligned and laminated, and a predetermined pressure and temperature are applied to form a laminated body. After obtaining this laminated body, it is cut in consideration of a region (a boundary shown by a dashed line in the figure) to be a dielectric resonator chip. As a result, a laminated body of the dielectric substrate 1 (before firing) of the dielectric resonator chip 10 is obtained.

【0027】次に、この積層体を焼成する。この焼成に
よって各誘電体層1a、1bが一体焼結し、同時に内部
の導体膜12、外部の導体膜11、13が焼結して内導
体2、外導体3a、3bとなる。焼成温度は、誘電体材
料によっても異なるが、例えば900〜1300℃で焼
成される。尚、この焼成温度を考慮して、導体ペースト
を選択すればよく、1300℃で焼成される場合には、
銀や銅の融点を越えるため、銀−パラジウムペーストを
用いる。
Next, the laminate is fired. By this firing, the dielectric layers 1a and 1b are integrally sintered, and at the same time, the inner conductor film 12 and the outer conductor films 11 and 13 are sintered to form the inner conductor 2 and the outer conductors 3a and 3b. The firing temperature varies depending on the dielectric material, but the firing temperature is, for example, 900 to 1300 ° C. The conductor paste may be selected in consideration of the firing temperature, and in the case of firing at 1300 ° C,
A silver-palladium paste is used because it exceeds the melting points of silver and copper.

【0028】最後に、端子電極4a、4bを形成する。
具体的には、上記焼成した積層体を誘電体基板1の中央
部分を挟持する治具に、積層体を保持して、その両端に
Agのペーストを転写方法、浸漬方法によって塗布し、
さらに、約800℃で焼きつける。その後、このAg層
上に、メッキ方法によって、Niメッキ、半田メッキを
被覆する。
Finally, the terminal electrodes 4a and 4b are formed.
Specifically, the fired laminated body is held by a jig that holds the central portion of the dielectric substrate 1 and the Ag paste is applied to both ends of the laminated body by a transfer method or a dipping method.
Then, bake at about 800 ° C. Then, the Ag layer is coated with Ni plating or solder plating by a plating method.

【0029】以上の製造方法によれば、誘電体シート上
の導体膜の印刷と、分割と、焼成と、端子電極の形成に
よって行われるため、多数の誘電体共振器チップが一括
的に形成できることになる。
According to the above manufacturing method, printing, division, firing, and formation of terminal electrodes on the conductor film on the dielectric sheet are performed, so that a large number of dielectric resonator chips can be collectively formed. become.

【0030】次に、本発明の別の態様を図5を用いて説
明する。
Next, another embodiment of the present invention will be described with reference to FIG.

【0031】図の誘電体共振器チップ20は、内導体2
に容量成分Cが付加されており、開放端面側の端子電極
41aがこの容量成分Cを介して、内導体2に接続され
ている。
The dielectric resonator chip 20 shown in FIG.
To the inner conductor 2 via the capacitance component C. The capacitance component C is added to the terminal electrode 41a on the open end face side.

【0032】図において、容量電極5a、5bが外導体
3a、3bを形成した誘電体基板1の主面の開放端面側
に形成されている。また、内導体2は、誘電体基板1の
開放端面にまで延出していない。そして、開放端面側の
端子電極41aが容量電極5a、5bと接続するように
形成されている。従って、端子電極41aは、容量電極
5a、5bと内導体2の対向部分で発生する容量Cを介
して内導体2と接続することになる。
In the figure, capacitor electrodes 5a and 5b are formed on the open end surface side of the main surface of the dielectric substrate 1 on which the outer conductors 3a and 3b are formed. Moreover, the inner conductor 2 does not extend to the open end surface of the dielectric substrate 1. The terminal electrode 41a on the open end face side is formed so as to be connected to the capacitance electrodes 5a and 5b. Therefore, the terminal electrode 41a is connected to the inner conductor 2 via the capacitance C generated at the opposing portions of the capacitance electrodes 5a and 5b and the inner conductor 2.

【0033】このような誘電体共振器チップは、発振回
路の共振回路部分に使用されたり、また複数個接続し
て、フィルタとして用いる際に好適である。
Such a dielectric resonator chip is suitable for use in a resonance circuit portion of an oscillation circuit or when a plurality of dielectric resonator chips are connected and used as a filter.

【0034】さらに、本発明の別の態様を図6を用いて
説明する。
Further, another aspect of the present invention will be described with reference to FIG.

【0035】図の誘電体共振器チップ30は、一方の外
導体3bが誘電体基板1の内部に形成されている。具体
的には、誘電体基板1は、誘電体層が少なくとも3層
(1a、1b、1c)から成る。このように、外導体3
bの外側に誘電体層1cを設けることにより、誘電体基
板1自身の剛性を向上させることができる。製造方法
は、第1の誘電体層1aとなるシート10aの上面に外
導体3aとなる導体膜11を形成し、第2の誘電体層1
bとなるシート10bの上面に内導体2となる導体膜1
2を形成し、第3の誘電体層1cとなるシート10cの
上面に外導体3bとなる導体膜13を形成して、夫々の
シート10a〜10cを積層して、切断、焼結、さらに
端子電極4a、4bを形成することにより達成される。
In the illustrated dielectric resonator chip 30, one outer conductor 3b is formed inside the dielectric substrate 1. Specifically, the dielectric substrate 1 has at least three dielectric layers (1a, 1b, 1c). In this way, the outer conductor 3
By providing the dielectric layer 1c outside b, the rigidity of the dielectric substrate 1 itself can be improved. In the manufacturing method, the conductor film 11 which becomes the outer conductor 3a is formed on the upper surface of the sheet 10a which becomes the first dielectric layer 1a, and the second dielectric layer 1
Conductor film 1 which becomes inner conductor 2 on the upper surface of sheet 10b which becomes b
2 is formed, the conductor film 13 that becomes the outer conductor 3b is formed on the upper surface of the sheet 10c that becomes the third dielectric layer 1c, and the sheets 10a to 10c are laminated, cut, sintered, and further the terminal is formed. This is achieved by forming the electrodes 4a, 4b.

【0036】このような、一方の外導体3aを露出させ
たのは、誘電体共振器チップを後工程で、共振周波数に
合わせて外導体3aの一部を除去して、周波数調整がで
きるようにするためである。
Such one outer conductor 3a is exposed because the dielectric resonator chip is post-processed so that a part of the outer conductor 3a is removed in accordance with the resonance frequency so that the frequency can be adjusted. This is because

【0037】さらに、図7に示すように、2つの外導体
3a、3bを誘電体基板1内部に形成することもでき
る。この場合、製造工程においては、外導体3aとなる
導体膜11が形成された第1の誘電体層1aとなるシー
ト10a上に、導体膜を形成されていない誘電体シート
10x(図示せず)を積層することにより、容易達成す
ることができる。この場合、焼成した積層基板の両主面
には、全く導体膜が形成されていないので、端子電極4
a、4bを形成する際、特に開放端面側の端子電極4a
に関しては、外導体3a、3bとの誤接続を考慮する必
要がなく、容易形成できることになる。
Further, as shown in FIG. 7, two outer conductors 3a and 3b can be formed inside the dielectric substrate 1. In this case, in the manufacturing process, the dielectric sheet 10x (not shown) on which the conductor film is not formed is formed on the sheet 10a which is the first dielectric layer 1a on which the conductor film 11 which is the outer conductor 3a is formed. Can be easily achieved by stacking. In this case, since no conductor film was formed on both main surfaces of the fired laminated substrate, the terminal electrode 4
When forming a and 4b, especially the terminal electrode 4a on the open end face side
With regard to (3), it is possible to easily form without needing to consider erroneous connection with the outer conductors 3a and 3b.

【0038】尚、図6、図7のように、外導体3a、3
bを誘電体基板1の内部に形成する場合には、外部側の
誘電体層1x、1cは、所定誘電率などを考慮する必要
がないため、アルミナセラミックなどの低誘電率で、膜
厚が相当厚くしてても構わない。このようにすれば、焼
成後の誘電体基板1の剛性が非常に高まり、また、焼成
の際のソリなどを防止することができる。
As shown in FIGS. 6 and 7, the outer conductors 3a, 3
When b is formed inside the dielectric substrate 1, the dielectric layers 1x, 1c on the outer side do not need to take into consideration a predetermined dielectric constant and the like. It can be made quite thick. By doing so, the rigidity of the dielectric substrate 1 after firing can be greatly increased, and warpage during firing can be prevented.

【0039】また、プリント配線基板に実装する時に
も、実質的には外導体3a、3bが外部に露出すること
がなく、その取扱が極めて容易となる。
Also, when mounted on a printed wiring board, the outer conductors 3a and 3b are not exposed to the outside, and the handling thereof is extremely easy.

【0040】さらに、外導体3aの上面側に透明な絶縁
層を形成してもよい。具体的には積層した直後に、シリ
カなどを主成分とするオーバーガラスを塗布して、切断
して焼成することによって、同時に形成することができ
る。これにより、外導体3aが保護できると同時に、こ
の透明な絶縁層を介してYAGレーザーを照射して、外
導体3aの一部のみを消失させることができるので、共
振器の共振周波数の調整が可能となる。
Further, a transparent insulating layer may be formed on the upper surface side of the outer conductor 3a. Specifically, immediately after stacking, overglass containing silica or the like as a main component is applied, cut, and fired to simultaneously form. As a result, the outer conductor 3a can be protected, and at the same time, only a part of the outer conductor 3a can be erased by irradiating the YAG laser through the transparent insulating layer, so that the resonance frequency of the resonator can be adjusted. It will be possible.

【0041】また、端子電極4a、4bを形成するした
後、外導体3a、3bを被覆するように絶縁層を設けて
も構わない。
After forming the terminal electrodes 4a and 4b, an insulating layer may be provided so as to cover the outer conductors 3a and 3b.

【0042】[0042]

【発明の効果】以上、本発明によれば、内導体や外導体
どうしの接続が端子電極を介して行われ、この端子電極
でもって、プリント配線基板に実装できる低背型で且つ
実装占有面積が小さき誘電体共振器チップが達成でき
る。
As described above, according to the present invention, the inner conductors and the outer conductors are connected to each other through the terminal electrodes, and the terminal electrodes are low-profile type and can be mounted on the printed wiring board by using the terminal electrodes. A small dielectric resonator chip can be achieved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の誘電体共振器チップの外観図である。FIG. 1 is an external view of a dielectric resonator chip of the present invention.

【図2】図1のA−A線の断面図である。FIG. 2 is a cross-sectional view taken along the line AA of FIG.

【図3】図1のB−B線の断面図である。3 is a cross-sectional view taken along the line BB of FIG.

【図4】(a)〜(c)は本発明の製造工程の一工程を
示す概略図である。
FIG. 4A to FIG. 4C are schematic views showing one step of the manufacturing process of the present invention.

【図5】本発明の他の誘電体共振器チップの図3に相当
する断面図である。
5 is a cross-sectional view of another dielectric resonator chip of the present invention, which corresponds to FIG.

【図6】本発明の他の誘電体共振器チップの図3に相当
する断面図である。
FIG. 6 is a sectional view of another dielectric resonator chip of the present invention, which corresponds to FIG.

【図7】本発明の他の誘電体共振器チップの図3に相当
する断面図である。
FIG. 7 is a cross-sectional view of another dielectric resonator chip of the present invention, which corresponds to FIG.

【図8】従来の誘電体共振器の外観斜視図である。FIG. 8 is an external perspective view of a conventional dielectric resonator.

【符号の説明】[Explanation of symbols]

10・・・・・・誘電体共振器チップ 1・・・・・・・誘電体基板 1a〜1c・・・誘電層 2・・・・・・・内導体 3a、3b・・・外導体 4a、4b・・・端子電極 10 ... Dielectric resonator chip 1 ... Dielectric substrate 1a-1c ... Dielectric layer 2 ... Inner conductor 3a, 3b ... Outer conductor 4a 4b ... Terminal electrode

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 帯状の内導体を挟持するように、第1及
び第2の誘電体層を配置し、さらに、該第1及び第2の
誘電体層を挟持するように外導体を形成した積層体から
成る誘電体共振器チップであって、 前記積層体の一方端部に、外導体と内導体とが接続され
るように端子電極を形成し、他方端部に、内導体が直接
又は容量成分を介して接続される端子電極を形成したこ
とを特徴とする誘電体共振器チップ。
1. A first and a second dielectric layer are arranged so as to sandwich a strip-shaped inner conductor, and an outer conductor is formed so as to sandwich the first and second dielectric layers. A dielectric resonator chip comprising a laminated body, wherein a terminal electrode is formed at one end of the laminated body so that the outer conductor and the inner conductor are connected, and the inner conductor is directly or at the other end. A dielectric resonator chip, wherein a terminal electrode connected via a capacitance component is formed.
JP4161792A 1992-02-27 1992-02-27 Dielectric resonator chip Pending JPH05243824A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4161792A JPH05243824A (en) 1992-02-27 1992-02-27 Dielectric resonator chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4161792A JPH05243824A (en) 1992-02-27 1992-02-27 Dielectric resonator chip

Publications (1)

Publication Number Publication Date
JPH05243824A true JPH05243824A (en) 1993-09-21

Family

ID=12613303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4161792A Pending JPH05243824A (en) 1992-02-27 1992-02-27 Dielectric resonator chip

Country Status (1)

Country Link
JP (1) JPH05243824A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0591002U (en) * 1992-05-11 1993-12-10 ティーディーケイ株式会社 Dielectric resonator

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0191502A (en) * 1987-10-01 1989-04-11 Murata Mfg Co Ltd Dielectric resonator
JPH05145308A (en) * 1991-11-20 1993-06-11 Tdk Corp Dielectric resonator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0191502A (en) * 1987-10-01 1989-04-11 Murata Mfg Co Ltd Dielectric resonator
JPH05145308A (en) * 1991-11-20 1993-06-11 Tdk Corp Dielectric resonator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0591002U (en) * 1992-05-11 1993-12-10 ティーディーケイ株式会社 Dielectric resonator

Similar Documents

Publication Publication Date Title
JP4953988B2 (en) Multilayer capacitor and capacitor mounting board
JP2002015939A (en) Multilayered electronic component and its manufacturing method
JPH0897070A (en) Ceramic capacitor
JP2002246503A (en) Electronic component and its manufacturing method
JP2001155962A (en) Feed-through capacitor
JPH1140459A (en) Composite electronic parts
JP2000340448A (en) Laminated ceramic capacitor
JP2839092B2 (en) Piezoelectric composite component and method of manufacturing the same
JP2009054974A (en) Multilayer capacitor and capacitor mounting substrate
JP2000106320A (en) Laminated ceramic capacitor
JP2000106322A (en) Laminated ceramic capacitor
JP2000164451A (en) Laminated ceramic capacitor
JPH05243824A (en) Dielectric resonator chip
JP3246166B2 (en) Thin film capacitors
JP2001126956A (en) Feed through capacitor
JPH11345734A (en) Laminated ceramic capacitor
JPH0945830A (en) Chip electronic component
JP2663270B2 (en) Resonator and manufacturing method thereof
JP2002343640A (en) Laminated ceramic electronic component
JP4059967B2 (en) Chip-type composite functional parts
KR102004809B1 (en) Multi-layered ceramic capacitor, and manufacturing method of the same
JP2006041319A (en) Surface-mounted multiple capacitor and mounting structure thereof
JPS6338856B2 (en)
JP2003151850A (en) Laminated ceramic capacitor and its capacity adjustment method
JPH11195554A (en) Multilayered ceramic electronic device and production of the same