JPH05242404A - 抵抗変化検出回路 - Google Patents
抵抗変化検出回路Info
- Publication number
- JPH05242404A JPH05242404A JP33997892A JP33997892A JPH05242404A JP H05242404 A JPH05242404 A JP H05242404A JP 33997892 A JP33997892 A JP 33997892A JP 33997892 A JP33997892 A JP 33997892A JP H05242404 A JPH05242404 A JP H05242404A
- Authority
- JP
- Japan
- Prior art keywords
- resistance change
- pair
- base
- change element
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 9
- 230000000694 effects Effects 0.000 description 16
- 230000003321 amplification Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005415 magnetization Effects 0.000 description 2
- 238000005299 abrasion Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Recording Or Reproducing By Magnetic Means (AREA)
Abstract
(57)【要約】
【目的】 抵抗変化素子に流れる電流の電流密度を一定
に保って抵抗変化素子の長寿命化を図るとともに、耐外
来ノイズ性、耐オフセット性に優れた抵抗変化検出回路
を提供することにある。 【構成】 外部要因により自身が持つ抵抗値が変化する
抵抗変化素子１の抵抗変化分を検出する回路において、
抵抗変化素子１の両端子にエミッタが接続された差動対
を構成する１対のベース接地トランジスタ１３，１４
と、抵抗変化素子１の片側端子に接続された電流源２
と、１対のベース接地トランジスタのベース端子の各々
に接続された電圧源と、１対のベース接地トランジスタ
のコレクタ端子出力から差動出力信号を得る差動増幅器
７と、差動増幅器の入力側の直流電位差を零とするため
のフィードバック回路１９を設けたことを特徴とする。
に保って抵抗変化素子の長寿命化を図るとともに、耐外
来ノイズ性、耐オフセット性に優れた抵抗変化検出回路
を提供することにある。 【構成】 外部要因により自身が持つ抵抗値が変化する
抵抗変化素子１の抵抗変化分を検出する回路において、
抵抗変化素子１の両端子にエミッタが接続された差動対
を構成する１対のベース接地トランジスタ１３，１４
と、抵抗変化素子１の片側端子に接続された電流源２
と、１対のベース接地トランジスタのベース端子の各々
に接続された電圧源と、１対のベース接地トランジスタ
のコレクタ端子出力から差動出力信号を得る差動増幅器
７と、差動増幅器の入力側の直流電位差を零とするため
のフィードバック回路１９を設けたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、外部要因により自身の
抵抗が変化する素子、たとえば磁気抵抗効果型素子の抵
抗変化を検出する回路に関する。
抵抗が変化する素子、たとえば磁気抵抗効果型素子の抵
抗変化を検出する回路に関する。
【０００２】
【従来の技術】圧力、熱、磁界などの外部要因により自
身の抵抗が変化する抵抗変化素子の中に磁気抵抗効果型
素子がある。この磁気抵抗効果型素子は、外部磁界によ
り比抵抗が変化する素子であり、磁気カード読取機、磁
気テープ、磁気ディスクの磁気記憶装置等の読取用ヘッ
ドとして用いられる。
身の抵抗が変化する抵抗変化素子の中に磁気抵抗効果型
素子がある。この磁気抵抗効果型素子は、外部磁界によ
り比抵抗が変化する素子であり、磁気カード読取機、磁
気テープ、磁気ディスクの磁気記憶装置等の読取用ヘッ
ドとして用いられる。
【０００３】たとえば磁気抵抗効果型磁気ヘッドの抵抗
変化検出回路としては、図１に示す回路がある（特開昭
５２−１３５７０６）。図１において１は２端子型磁気
抵抗効果型磁気ヘッドであり、２はセンス電流源であ
る。磁気抵抗効果型磁気ヘッド１にはセンス電流源２に
よる電流が流され、記憶媒体上の磁化からの漏れ磁界が
変化することによって、磁気抵抗効果型磁気ヘッド１の
抵抗値が変化し、磁界の変化に応じた高周波信号電圧と
なって、派生電圧源３を通って前置増幅器７により増幅
さる。このとき磁気抵抗効果型磁気ヘッド１に流れるセ
ンス電流ＩＭＲは、磁気ヘッド１自体の抵抗値ＲＭＲと
の積で発生する電圧ＩＭＲ・ＲＭＲが派生電圧源３の派
生電圧ＶＯＳと等しくなるように前置増幅器７およびフ
ィードバック回路１９によって制御される。
変化検出回路としては、図１に示す回路がある（特開昭
５２−１３５７０６）。図１において１は２端子型磁気
抵抗効果型磁気ヘッドであり、２はセンス電流源であ
る。磁気抵抗効果型磁気ヘッド１にはセンス電流源２に
よる電流が流され、記憶媒体上の磁化からの漏れ磁界が
変化することによって、磁気抵抗効果型磁気ヘッド１の
抵抗値が変化し、磁界の変化に応じた高周波信号電圧と
なって、派生電圧源３を通って前置増幅器７により増幅
さる。このとき磁気抵抗効果型磁気ヘッド１に流れるセ
ンス電流ＩＭＲは、磁気ヘッド１自体の抵抗値ＲＭＲと
の積で発生する電圧ＩＭＲ・ＲＭＲが派生電圧源３の派
生電圧ＶＯＳと等しくなるように前置増幅器７およびフ
ィードバック回路１９によって制御される。
【０００４】この回路では、磁気抵抗効果型磁気ヘッド
１の一端子９が交流的な接地であるのに対し、もう一方
の端子８が高インピーダンスの信号ラインとなるため、
磁気ヘッド１の両端子に加わる外来ノイズに対しては、
端子９に対して端子８に雑音が加わり易く、雑音が差動
成分として残り、信号のＳ／Ｎが低下する。また派生電
圧ＶＯＳは、実施例では前置増幅器７の入力部分のトラ
ンジスタを異なるエミッタ電流でバイアスすることによ
ってベース・エミッタ間電圧ＶＢＥの差として得てお
り、このために大きなＶＯＳを得るのが難しい、などの
欠点があった。
１の一端子９が交流的な接地であるのに対し、もう一方
の端子８が高インピーダンスの信号ラインとなるため、
磁気ヘッド１の両端子に加わる外来ノイズに対しては、
端子９に対して端子８に雑音が加わり易く、雑音が差動
成分として残り、信号のＳ／Ｎが低下する。また派生電
圧ＶＯＳは、実施例では前置増幅器７の入力部分のトラ
ンジスタを異なるエミッタ電流でバイアスすることによ
ってベース・エミッタ間電圧ＶＢＥの差として得てお
り、このために大きなＶＯＳを得るのが難しい、などの
欠点があった。
【０００５】
【発明が解決しようとする課題】本発明の目的は、広帯
域な大規模集積回路化に適し、かつ抵抗変化素子に流れ
る電流の電流密度を一定に保って抵抗変化素子の長寿命
化を図るとともに、耐外来ノイズ性、耐オフセット性に
優れた抵抗変化検出回路を提供することにある。
域な大規模集積回路化に適し、かつ抵抗変化素子に流れ
る電流の電流密度を一定に保って抵抗変化素子の長寿命
化を図るとともに、耐外来ノイズ性、耐オフセット性に
優れた抵抗変化検出回路を提供することにある。
【０００６】
【課題を解決するための手段】本願発明は、外部要因に
より自身が持つ抵抗値が変化する抵抗変化素子の抵抗変
化分を検出する回路において、抵抗変化素子の両端子に
エミッタが接続された差動対を構成する１対のベース接
地トランジスタと、抵抗変化素子の片側端子に接続され
た電流源と、１対のベース接地トランジスタのベース端
子の各々に接続された電圧源と、１対のベース接地トラ
ンジスタのコレクタ端子に接続された負荷抵抗およびコ
レクタ出力から差動出力信号を得る差動増幅器と、差動
増幅器の入力側の直流電位差を零とするためのフィード
バック回路を設けたことを特徴とする。フィードバック
回路は制御信号を電流源もしくは電圧源に与えるよう構
成される。
より自身が持つ抵抗値が変化する抵抗変化素子の抵抗変
化分を検出する回路において、抵抗変化素子の両端子に
エミッタが接続された差動対を構成する１対のベース接
地トランジスタと、抵抗変化素子の片側端子に接続され
た電流源と、１対のベース接地トランジスタのベース端
子の各々に接続された電圧源と、１対のベース接地トラ
ンジスタのコレクタ端子に接続された負荷抵抗およびコ
レクタ出力から差動出力信号を得る差動増幅器と、差動
増幅器の入力側の直流電位差を零とするためのフィード
バック回路を設けたことを特徴とする。フィードバック
回路は制御信号を電流源もしくは電圧源に与えるよう構
成される。
【０００７】
【作用】本発明では、磁気抵抗効果型磁気ヘッドの両端
に、差動対を構成する１対のベース接地トランジスタの
エミッタ端子を接続し、コレクタ端子に差動増幅器を接
続して差動増幅を行う。記憶媒体上の漏れ磁界が変化す
ることによる磁気抵抗効果型磁気ヘッドの抵抗値の変化
は、流れる電流値の変化となって現われ、これは前記一
対のベース接地トランジスタのコレクタ電流の互いに逆
位相の変化となる。この際、電流の供給はインピーダン
スの高い電流源で行なうので、磁気抵抗効果型磁気ヘッ
ド両端のインピーダンスは等しく、差動増幅が可能とな
る。従って同相の外来ノイズが除去でき、信号のＳ／Ｎ
を良くすることができる。さらに、ベース接地トランジ
スタのコレクタ電流が等しくなるように制御するフィー
ドバック回路を設け、作動増幅器の入力端子間直流電位
差がゼロとなり、直流的なオフセットを除去できる。
に、差動対を構成する１対のベース接地トランジスタの
エミッタ端子を接続し、コレクタ端子に差動増幅器を接
続して差動増幅を行う。記憶媒体上の漏れ磁界が変化す
ることによる磁気抵抗効果型磁気ヘッドの抵抗値の変化
は、流れる電流値の変化となって現われ、これは前記一
対のベース接地トランジスタのコレクタ電流の互いに逆
位相の変化となる。この際、電流の供給はインピーダン
スの高い電流源で行なうので、磁気抵抗効果型磁気ヘッ
ド両端のインピーダンスは等しく、差動増幅が可能とな
る。従って同相の外来ノイズが除去でき、信号のＳ／Ｎ
を良くすることができる。さらに、ベース接地トランジ
スタのコレクタ電流が等しくなるように制御するフィー
ドバック回路を設け、作動増幅器の入力端子間直流電位
差がゼロとなり、直流的なオフセットを除去できる。
【０００８】
【実施例】以下、本発明の一実施例を図２により説明す
る。図２において、１は磁気抵抗効果型磁気ヘッド、１
３、１４は１対のベース接地トランジスタ、１５、１６
は負荷抵抗、７は前置増幅器、２はトランジスタ１７と
エミッタ抵抗１８からなる電流源、および１９は、端子
９、１０の直流電位が等しくなるように電流源２を端子
２１で制御するフィードバック回路であり例えば差動増
幅回路とローパスフィルタから構成される。
る。図２において、１は磁気抵抗効果型磁気ヘッド、１
３、１４は１対のベース接地トランジスタ、１５、１６
は負荷抵抗、７は前置増幅器、２はトランジスタ１７と
エミッタ抵抗１８からなる電流源、および１９は、端子
９、１０の直流電位が等しくなるように電流源２を端子
２１で制御するフィードバック回路であり例えば差動増
幅回路とローパスフィルタから構成される。
【０００９】図２において、磁気抵抗効果型磁気ヘッド
１の初期値をＲＭＲ、電流値をＩＭＲ、ベース接地トラ
ンジスタ１３、１４のコレクタ負荷抵抗１５、１６をＲ
ｃ、各々のコレクタ電流をＩ1、Ｉ2とする。
１の初期値をＲＭＲ、電流値をＩＭＲ、ベース接地トラ
ンジスタ１３、１４のコレクタ負荷抵抗１５、１６をＲ
ｃ、各々のコレクタ電流をＩ1、Ｉ2とする。
【００１０】ベース接地トランジスタ１３、１４のベー
ス電位は各々電源Ｖｒｅｆ＋、Ｖｒｅｆ−に接続され
る。また、フィードバック回路１９の出力２１（電位Ｖ
Ｂ）は、電流源トランジスタ１７のコレクタ電流Ｉ3を
制御しており、電流Ｉ3は接続点８からセンス回路系に
入力される。
ス電位は各々電源Ｖｒｅｆ＋、Ｖｒｅｆ−に接続され
る。また、フィードバック回路１９の出力２１（電位Ｖ
Ｂ）は、電流源トランジスタ１７のコレクタ電流Ｉ3を
制御しており、電流Ｉ3は接続点８からセンス回路系に
入力される。
【００１１】以下、本実施例の動作を説明する。磁気抵
抗効果型磁気ヘッド１の両端の電位差は、１対のベース
接地トランジスタ１３、１４のエミッタ端子間電圧で決
まり、常に一定となる。従って磁気抵抗効果型磁気ヘッ
ド１に流れる電流ＩＭＲはトランジスタ１３のコレクタ
電流Ｉ1に等しく、 ＩＭＲ＝（Ｖｒｅｆ＋−Ｖｒｅｆ−）／ＲＭＲ＝Ｉ1 （１） となる。
抗効果型磁気ヘッド１の両端の電位差は、１対のベース
接地トランジスタ１３、１４のエミッタ端子間電圧で決
まり、常に一定となる。従って磁気抵抗効果型磁気ヘッ
ド１に流れる電流ＩＭＲはトランジスタ１３のコレクタ
電流Ｉ1に等しく、 ＩＭＲ＝（Ｖｒｅｆ＋−Ｖｒｅｆ−）／ＲＭＲ＝Ｉ1 （１） となる。
【００１２】このときトランジスタ１４のコレクタ電流
Ｉ2は、フィードバック回路１９を通して前置増幅器７
の入力端子９、１０の直流電位差が零となるように電流
源２によって制御される。負荷抵抗１５、１６は共にＲ
ｃと等しいので、コレクタ電流Ｉ2もＩ1に等しくなるよ
うに、電流源２の供給電流Ｉ3が Ｉ3＝Ｉ1＋Ｉ2＝２ＩＭＲ （２） と制御される。
Ｉ2は、フィードバック回路１９を通して前置増幅器７
の入力端子９、１０の直流電位差が零となるように電流
源２によって制御される。負荷抵抗１５、１６は共にＲ
ｃと等しいので、コレクタ電流Ｉ2もＩ1に等しくなるよ
うに、電流源２の供給電流Ｉ3が Ｉ3＝Ｉ1＋Ｉ2＝２ＩＭＲ （２） と制御される。
【００１３】いま、記憶媒体の磁化により磁気抵抗効果
型磁気ヘッド１の抵抗値がＲＭＲから（ＲＭＲ＋ΔＲＭ
Ｒ）に変化した場合を考えると、磁気抵抗効果型磁気ヘ
ッド１の両端の電位差は、一対のベース接地トランジス
タ１３、１４のそれぞれのエミッタで固定されているた
めに電流がＩＭＲから（ＩＭＲ＋ΔＩＭＲ）に変化す
る。ここでΔＩＭＲは ΔＩＭＲ＝ＩＭＲ×（ΔＲＭＲ／ＲＭＲ） （３） である。このとき電流源２からの供給電流Ｉ3は変化し
ないので、この電流変化は逆位相でトランジスタ１４の
コレクタ電流Ｉ2の変化になってあらわれる。すなわ
ち、 Ｉ1＝ＩＭＲ＋ΔＩＭＲ （４） Ｉ2＝ＩＭＲ−ΔＩＭＲ （５） である。従って前置増幅器７の入力端子間信号電圧は、
端子９、１０の電位をそれぞれ、Ｖ1、Ｖ2とすると、 ｜Ｖ1−Ｖ2｜＝２ΔＩＭＲ・ＲＣ （６） となる。前置増幅器７の増幅率をＧとすると式（３）よ
り、回路全体での信号出力振幅Ｅ0は、 となる。
型磁気ヘッド１の抵抗値がＲＭＲから（ＲＭＲ＋ΔＲＭ
Ｒ）に変化した場合を考えると、磁気抵抗効果型磁気ヘ
ッド１の両端の電位差は、一対のベース接地トランジス
タ１３、１４のそれぞれのエミッタで固定されているた
めに電流がＩＭＲから（ＩＭＲ＋ΔＩＭＲ）に変化す
る。ここでΔＩＭＲは ΔＩＭＲ＝ＩＭＲ×（ΔＲＭＲ／ＲＭＲ） （３） である。このとき電流源２からの供給電流Ｉ3は変化し
ないので、この電流変化は逆位相でトランジスタ１４の
コレクタ電流Ｉ2の変化になってあらわれる。すなわ
ち、 Ｉ1＝ＩＭＲ＋ΔＩＭＲ （４） Ｉ2＝ＩＭＲ−ΔＩＭＲ （５） である。従って前置増幅器７の入力端子間信号電圧は、
端子９、１０の電位をそれぞれ、Ｖ1、Ｖ2とすると、 ｜Ｖ1−Ｖ2｜＝２ΔＩＭＲ・ＲＣ （６） となる。前置増幅器７の増幅率をＧとすると式（３）よ
り、回路全体での信号出力振幅Ｅ0は、 となる。
【００１４】本実施例によれば、磁気抵抗効果型磁気ヘ
ッドの端子間電圧は一対のベース接地トランジスタのベ
ース電位差で決まり一定であるために、磁気抵抗効果型
磁気ヘッドがたとえば摩耗などにより抵抗値が変化して
も電流密度を一定に保つことが可能である。また、磁気
抵抗効果型ヘッドの記憶媒体からの磁界の変化による信
号は差動入力となり、同相の外来ノイズは除去できる。
更に、フィードバック回路によって、前置増幅器の入力
端子間直流電位差が零となるため、、信号ラインの直流
成分を除去するためのコンデンサは不要であり、回路の
集積化が図れる。
ッドの端子間電圧は一対のベース接地トランジスタのベ
ース電位差で決まり一定であるために、磁気抵抗効果型
磁気ヘッドがたとえば摩耗などにより抵抗値が変化して
も電流密度を一定に保つことが可能である。また、磁気
抵抗効果型ヘッドの記憶媒体からの磁界の変化による信
号は差動入力となり、同相の外来ノイズは除去できる。
更に、フィードバック回路によって、前置増幅器の入力
端子間直流電位差が零となるため、、信号ラインの直流
成分を除去するためのコンデンサは不要であり、回路の
集積化が図れる。
【００１５】このときよく知られているようにトランジ
スタ１３、１４、１７をそれぞれ複数個のトランジスタ
の並列接続をすることによって回路が発生するランダム
性の雑音を小さくすることが可能である。また、高い周
波数帯域で本実施例を適用する場合、接続点２０に微小
電流を流した電流源を接続するか、あるいは電流源２の
出力容量と同容量のコンデンサで接地することによっ
て、磁気抵抗効果型磁気ヘッド両端でのインピーダンス
の差を等しくなるように補正して、同相外来ノイズの除
去効果を高めることができることもあきらかである。更
には、本実施例では、前置増幅器７の入力端子９、１０
から帰還しているが、前置増幅器７の出力端子１１，１
２から帰還しても、同様の効果が得られることはあきら
かである。
スタ１３、１４、１７をそれぞれ複数個のトランジスタ
の並列接続をすることによって回路が発生するランダム
性の雑音を小さくすることが可能である。また、高い周
波数帯域で本実施例を適用する場合、接続点２０に微小
電流を流した電流源を接続するか、あるいは電流源２の
出力容量と同容量のコンデンサで接地することによっ
て、磁気抵抗効果型磁気ヘッド両端でのインピーダンス
の差を等しくなるように補正して、同相外来ノイズの除
去効果を高めることができることもあきらかである。更
には、本実施例では、前置増幅器７の入力端子９、１０
から帰還しているが、前置増幅器７の出力端子１１，１
２から帰還しても、同様の効果が得られることはあきら
かである。
【００１６】また図３の実施例に示すように、図２にお
けるフィードバック回路１９の出力端子２１の帰還先を
トランジスタ１４のベースとし、トランジシスタ１７の
ベース電位をＶＢｒｅｆとすることによって、電流源２
を２・ＩＭＲの定電流源とする定電流センス源駆動の検
出回路が構成可能であることもあきらかである。本実施
例によれば、定電流源駆動で、耐外来ノイズ性の良好な
検出回路が実現できる。
けるフィードバック回路１９の出力端子２１の帰還先を
トランジスタ１４のベースとし、トランジシスタ１７の
ベース電位をＶＢｒｅｆとすることによって、電流源２
を２・ＩＭＲの定電流源とする定電流センス源駆動の検
出回路が構成可能であることもあきらかである。本実施
例によれば、定電流源駆動で、耐外来ノイズ性の良好な
検出回路が実現できる。
【００１７】
【発明の効果】以上詳述したように、本発明によれば、
抵抗変化素子の電流密度を一定に保てるので抵抗変化素
子の長寿命化が図れ直流成分を除去するためのコンデン
サが不要となるため、集積化が容易となる。しかも抵抗
変化素子両端のインピーダンスが等しく、差動増幅が可
能なため、同相の外来ノイズを除去する効果がある。
抵抗変化素子の電流密度を一定に保てるので抵抗変化素
子の長寿命化が図れ直流成分を除去するためのコンデン
サが不要となるため、集積化が容易となる。しかも抵抗
変化素子両端のインピーダンスが等しく、差動増幅が可
能なため、同相の外来ノイズを除去する効果がある。
【図１】従来の抵抗変化検出回路の回路図。
【図２】本発明を適用した抵抗変化検出回路の一実施例
の回路図。
の回路図。
【図３】本発明の他の実施例の回路図である。
１…磁気抵抗効果型磁気ヘッド、２…定電流源、３，４
…直流電圧除去用コンデンサ、７…前置増幅器、１３，
１４…べース接地トランジスタ、１９…フィードバック
回路。
…直流電圧除去用コンデンサ、７…前置増幅器、１３，
１４…べース接地トランジスタ、１９…フィードバック
回路。
フロントページの続き (72)発明者 小菅 稔 神奈川県小田原市国府津2880番地 株式会 社日立製作所小田原工場内 (72)発明者 新井 紳一 神奈川県小田原市国府津2880番地 株式会 社日立製作所小田原工場内
Claims (2)
- 【請求項１】外部要因により自身が持つ抵抗値が変化す
る抵抗変化素子の抵抗変化分を検出する回路において、
上記抵抗変化素子の両端子にエミッタが接続された差動
対を構成する１対のベース接地トランジスタと、上記抵
抗変化素子の片側端子に接続された電流源と、前記１対
のベース接地トランジスタのベース端子の各々に接続さ
れた電圧源と、上記１対のベース接地トランジスタのコ
レクタ端子に接続された負荷抵抗およびコレクタ出力か
ら差動出力信号を得る差動増幅器と、該差動増幅器の入
力側の直流電位差を零とするための制御信号を上記電流
源に与えるフィードバック回路を設けたことを特徴とす
る抵抗変化検出回路。 - 【請求項２】外部要因により自身が持つ抵抗値が変化す
る抵抗変化素子の抵抗変化分を検出する回路において、
上記抵抗変化素子の両端子にエミッタが接続された差動
対を構成する１対のベース接地トランジスタと、上記抵
抗変化素子の片側端子に接続された電流源と、前記１対
のベース接地トランジスタのベース端子の各々に接続さ
れた電圧源と、上記１対のベース接地トランジスタのコ
レクタ端子に接続された負荷抵抗およびコレクタ出力か
ら差動出力信号を得る差動増幅器と、該差動増幅器の入
力側の直流電位差を零とするための制御信号を上記電圧
源に与えるフィードバック回路を設けたことを特徴とす
る抵抗変化検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33997892A JPH0740324B2 (ja) | 1992-12-21 | 1992-12-21 | 抵抗変化検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33997892A JPH0740324B2 (ja) | 1992-12-21 | 1992-12-21 | 抵抗変化検出回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58148082A Division JPH0610842B2 (ja) | 1983-08-15 | 1983-08-15 | 抵抗変化検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05242404A true JPH05242404A (ja) | 1993-09-21 |
| JPH0740324B2 JPH0740324B2 (ja) | 1995-05-01 |
Family
ID=18332573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33997892A Expired - Lifetime JPH0740324B2 (ja) | 1992-12-21 | 1992-12-21 | 抵抗変化検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740324B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006345321A (ja) * | 2005-06-09 | 2006-12-21 | Olympus Imaging Corp | データ符号化装置、データ復号化装置、データ符号化方法、データ復号化方法、プログラム |
-
1992
- 1992-12-21 JP JP33997892A patent/JPH0740324B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006345321A (ja) * | 2005-06-09 | 2006-12-21 | Olympus Imaging Corp | データ符号化装置、データ復号化装置、データ符号化方法、データ復号化方法、プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0740324B2 (ja) | 1995-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1326072C (en) | Voltage amplifier for constant voltage biasing and amplifying signals from a mr sensor | |
| JP4055960B2 (ja) | マグネトレジスティブヘッド用増幅回路及びマグネトレジスティブヘッド用増幅器 | |
| EP0215270B1 (en) | Method and apparatus for reading recorded data by a magnetoresistive head | |
| JP2571663B2 (ja) | 磁気抵抗ヘッド装置 | |
| JPS62245503A (ja) | 磁気記録検出回路 | |
| US4050086A (en) | Dynamic transducer biasing signal amplifying circuitry | |
| JPS5858722B2 (ja) | 変換回路 | |
| JPS6142965B2 (ja) | ||
| US5345346A (en) | Positive feedback low input capacitance differential amplifier | |
| US5691663A (en) | Single-ended supply preamplifier with high power supply rejection ratio | |
| US5831784A (en) | Pseudo differential voltage sense MR preamplifier with improved bandwidth | |
| JP2994522B2 (ja) | 磁気抵抗素子用プリアンプ | |
| JPH0610842B2 (ja) | 抵抗変化検出回路 | |
| US5953173A (en) | High CMRR and sensor-disk short-circuit protection device for dual element magnetoresistive heads | |
| JPH05242404A (ja) | 抵抗変化検出回路 | |
| US5717536A (en) | Single-ended cascode amplifier for magnetoresistive sensors | |
| JPH11203611A (ja) | 増幅回路 | |
| JPS6117072A (ja) | 抵抗変化検出回路 | |
| JPH09116347A (ja) | シングルエンド入力型高周波増幅器 | |
| JPH0138981Y2 (ja) | ||
| JP2770292B2 (ja) | 磁気抵抗効果素子の抵抗値変化検出回路 | |
| JP2770291B2 (ja) | 磁気抵抗効果素子の抵抗値変化検出回路 | |
| JP4014740B2 (ja) | 増幅回路 | |
| JPS62188411A (ja) | 利得制御回路 | |
| JP4144132B2 (ja) | Ｍｒヘッドの再生アンプ |