JPH05235494A - 導電パターンとその形成方法 - Google Patents
導電パターンとその形成方法Info
- Publication number
- JPH05235494A JPH05235494A JP3123892A JP3123892A JPH05235494A JP H05235494 A JPH05235494 A JP H05235494A JP 3123892 A JP3123892 A JP 3123892A JP 3123892 A JP3123892 A JP 3123892A JP H05235494 A JPH05235494 A JP H05235494A
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- protective layer
- ceramic substrate
- layer
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 膨張係数の異なる第１と第２の部材との密接
箇所の上面に導電パターンの積層を行う導電パターンと
その形成方法に関し、密接箇所に於いて導電パターンの
切断が行われないようにすることを目的とする。 【構成】 膨張係数の異なる第１と第２の部材との密接
箇所の上端面に所定の厚みの保護層を形成し、該保護層
の上層に導電パターンを積層し、該導電パターンが該保
護層を覆うことで該第１と第２の部材の上端面に積層さ
れるように構成する。
箇所の上面に導電パターンの積層を行う導電パターンと
その形成方法に関し、密接箇所に於いて導電パターンの
切断が行われないようにすることを目的とする。 【構成】 膨張係数の異なる第１と第２の部材との密接
箇所の上端面に所定の厚みの保護層を形成し、該保護層
の上層に導電パターンを積層し、該導電パターンが該保
護層を覆うことで該第１と第２の部材の上端面に積層さ
れるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、膨張係数の異なる第１
と第２の部材との密接箇所の上面に導電パターンの積層
を行う導電パターンとその形成方法に関する。
と第２の部材との密接箇所の上面に導電パターンの積層
を行う導電パターンとその形成方法に関する。
【０００２】セラミック基板に導電体より成る導電パタ
ーンを形成する多層化基板では、セラミック基板を貫通
する導電材よりなるビアが設けられ、上下層の互いの導
電パターンがビアによって接続され、所定の信号の伝播
が行われるように形成されている。
ーンを形成する多層化基板では、セラミック基板を貫通
する導電材よりなるビアが設けられ、上下層の互いの導
電パターンがビアによって接続され、所定の信号の伝播
が行われるように形成されている。
【０００３】したがって、このようなビアは、所定の導
電パターンに確実に接続されることが重要となる。
電パターンに確実に接続されることが重要となる。
【０００４】
【従来の技術】従来は図３の従来の説明図に示すように
構成されていた。図３の(a) は側面断面図,(b1) 〜(b5)
は製造工程図,(c1)(c2) は要部断面図である。
構成されていた。図３の(a) は側面断面図,(b1) 〜(b5)
は製造工程図,(c1)(c2) は要部断面図である。
【０００５】図３の(a) に示すように、貫通穴1Bに導電
材を充填することで形成されたビア1Aを配設したセラミ
ック基板2Aの表面2Bに導電パターン3 が設けられ、ビア
1Aと導電パターン3 とが電気信号の伝播が行われるよう
接続されるように形成されている。
材を充填することで形成されたビア1Aを配設したセラミ
ック基板2Aの表面2Bに導電パターン3 が設けられ、ビア
1Aと導電パターン3 とが電気信号の伝播が行われるよう
接続されるように形成されている。
【０００６】また、導電パターン3 は、セラミック基板
2Aの表面2Bに積層されたクローム層7 の上層にアルミま
たは銅などの良導電材より成る導電層6 を積層すること
で形成されている。
2Aの表面2Bに積層されたクローム層7 の上層にアルミま
たは銅などの良導電材より成る導電層6 を積層すること
で形成されている。
【０００７】このような導電パターンの形成は、先づ、
図３の(b1)に示すにビア1Aが設けられたセラミック基板
2Aの表面2Bに対してスパッタにより、図３の(b2)に示す
クローム層7 の積層を行い、更に、クローム層7 の上層
にはメッキによってアルミまたは銅などの良導電材より
成る導電層6 の積層を図３の(b3)に示すように行う。
図３の(b1)に示すにビア1Aが設けられたセラミック基板
2Aの表面2Bに対してスパッタにより、図３の(b2)に示す
クローム層7 の積層を行い、更に、クローム層7 の上層
にはメッキによってアルミまたは銅などの良導電材より
成る導電層6 の積層を図３の(b3)に示すように行う。
【０００８】次に、図３の(b4)に示すように、導電層6
の上層に感光ポリイミドを塗布することで絶縁層8 の積
層を行い、マスクによる露光後、現像, エッチック処理
により図３の(b5)に示すように、所定のパターンの形成
を行う。
の上層に感光ポリイミドを塗布することで絶縁層8 の積
層を行い、マスクによる露光後、現像, エッチック処理
により図３の(b5)に示すように、所定のパターンの形成
を行う。
【０００９】最後に、図３の(b5)に示す絶縁層8 を除去
することで導電パターン3 の形成が行われていた。
することで導電パターン3 の形成が行われていた。
【００１０】
【発明が解決しようとする課題】このような導電パター
ン3 は、多層化によって厚みが数μm の薄膜に形成され
る場合があり、一方、ビア1Aと、セラミック基板2Aとで
は熱膨張係数が大幅に異なるため、セラミック基板2Aに
熱が加わることで図３の(c1)(c2)に示すように、ビア1A
の端面がセラミック基板2Aの表面2Bより突出することに
なる。
ン3 は、多層化によって厚みが数μm の薄膜に形成され
る場合があり、一方、ビア1Aと、セラミック基板2Aとで
は熱膨張係数が大幅に異なるため、セラミック基板2Aに
熱が加わることで図３の(c1)(c2)に示すように、ビア1A
の端面がセラミック基板2Aの表面2Bより突出することに
なる。
【００１１】したがって、導体パターン3 の形成工程に
於いて、セラミック基板2Aが加熱された時、図３の(c1)
(c2)に示すように、ビア1Aが表面2Bより突出し、ビア1A
とセラミック基板2Aとの密接箇所5 に於いて導電パター
ン3 がA 部およびB 部に示すように切断され、導電パタ
ーン3 の切断によって導通不良となる問題を有してい
た。
於いて、セラミック基板2Aが加熱された時、図３の(c1)
(c2)に示すように、ビア1Aが表面2Bより突出し、ビア1A
とセラミック基板2Aとの密接箇所5 に於いて導電パター
ン3 がA 部およびB 部に示すように切断され、導電パタ
ーン3 の切断によって導通不良となる問題を有してい
た。
【００１２】そこで、本発明では、このような密接箇所
に於ける導電パターンの切断が行われないようにするこ
とを目的とする。
に於ける導電パターンの切断が行われないようにするこ
とを目的とする。
【００１３】
【課題を解決するための手段】図１は本発明の原理説明
図であり、図１に示すように、膨張係数の異なる第１と
第２の部材1,2 との密接箇所5 の上端面に所定の厚みT
の保護層4 を形成し、該保護層4 の上層に導電パターン
3 を積層し、該導電パターン3 が該保護層4 を覆うよう
に該第１と第２の部材1,2 の上端面に積層されるよう
に、また、前記第１の部材1 が導電材より成る円柱状に
形成されるビア1Aであり、前記第２の部材2 が絶縁材よ
りなり、該ビア1Aを埋設する板状のセラミック基板2Aで
あり、前記保護層4 が前記密接箇所5 の表面にリング状
に形成されるように、更に、前記保護層4 が絶縁材をコ
ーティングすることで形成されるように、または、前記
保護層4 が金属材をスパッタすることで形成されるよう
に構成する。
図であり、図１に示すように、膨張係数の異なる第１と
第２の部材1,2 との密接箇所5 の上端面に所定の厚みT
の保護層4 を形成し、該保護層4 の上層に導電パターン
3 を積層し、該導電パターン3 が該保護層4 を覆うよう
に該第１と第２の部材1,2 の上端面に積層されるよう
に、また、前記第１の部材1 が導電材より成る円柱状に
形成されるビア1Aであり、前記第２の部材2 が絶縁材よ
りなり、該ビア1Aを埋設する板状のセラミック基板2Aで
あり、前記保護層4 が前記密接箇所5 の表面にリング状
に形成されるように、更に、前記保護層4 が絶縁材をコ
ーティングすることで形成されるように、または、前記
保護層4 が金属材をスパッタすることで形成されるよう
に構成する。
【００１４】このように構成することによって前述の課
題は解決される。
題は解決される。
【００１５】
【作用】即ち、膨張係数の異なる第１と第２の部材1,2
との密接箇所5 の上端面に所定の厚みT の保護層4 を形
成し、その保護層4 の上層に導電パターン3 の積層を行
うようにしたものである。
との密接箇所5 の上端面に所定の厚みT の保護層4 を形
成し、その保護層4 の上層に導電パターン3 の積層を行
うようにしたものである。
【００１６】そこで、膨張係数の違いによって伸縮によ
る差が第１と第２の部材1,2 との密接箇所に生じ、セラ
ミック基板2Aの表面2Bに段差が生じた場合は、その段差
は保護層4 と導電パターン3 と密着面が浮き上がること
で吸収を行うようにする。
る差が第１と第２の部材1,2 との密接箇所に生じ、セラ
ミック基板2Aの表面2Bに段差が生じた場合は、その段差
は保護層4 と導電パターン3 と密着面が浮き上がること
で吸収を行うようにする。
【００１７】したがって、セラミック基板2Aが加熱され
ることでビア1Aが表面2Bより突出しても導電パターン3
が切断されることを防ぐことが行え、前述のような製造
工程に於ける断線障害がなくなり、信頼性の向上を図る
ことができる。
ることでビア1Aが表面2Bより突出しても導電パターン3
が切断されることを防ぐことが行え、前述のような製造
工程に於ける断線障害がなくなり、信頼性の向上を図る
ことができる。
【００１８】
【実施例】以下本発明を図２を参考に詳細に説明する。
図２は本発明による一実施例の説明図で、(a)(d)は側面
断面図,(b1) 〜(b5)は製造工程図, (c) は保護層の説明
図である。全図を通じて、同一符号は同一対象物を示
す。
図２は本発明による一実施例の説明図で、(a)(d)は側面
断面図,(b1) 〜(b5)は製造工程図, (c) は保護層の説明
図である。全図を通じて、同一符号は同一対象物を示
す。
【００１９】図２の(a) に示すように、第１の部材1 で
あるビア1Aと、第１の部材1 と膨張係数の異なる第２の
部材2 であるセラミック基板2Aとの密接箇所5 の表面2B
には保護層4 を積層し、保護層4 の上層にクローム層7
と導電層6 とより成る導電パターン3 の積層が行われる
ように形成したものである。
あるビア1Aと、第１の部材1 と膨張係数の異なる第２の
部材2 であるセラミック基板2Aとの密接箇所5 の表面2B
には保護層4 を積層し、保護層4 の上層にクローム層7
と導電層6 とより成る導電パターン3 の積層が行われる
ように形成したものである。
【００２０】このような保護層4 を有する導電パターン
3 を形成することは、図２の(b1)に示すように、先づ、
ビア1Aが配設されたセラミック基板2Aの表面2Bに感光ポ
リイミドによる所定の厚みの保護層4 を例えば、スピン
コーティングなどによって形成し、図２の(b2)に示すよ
うにエッチングによって保護層4 がビア1Aとセラミック
基板2Aとの密接箇所5 に形成されるようにする。
3 を形成することは、図２の(b1)に示すように、先づ、
ビア1Aが配設されたセラミック基板2Aの表面2Bに感光ポ
リイミドによる所定の厚みの保護層4 を例えば、スピン
コーティングなどによって形成し、図２の(b2)に示すよ
うにエッチングによって保護層4 がビア1Aとセラミック
基板2Aとの密接箇所5 に形成されるようにする。
【００２１】したがって、この場合の保護層4 は図２の
(c) に示すように、厚みT のリング状に形成されること
になる。次に、図２の(b3)に示すように、表面2Bの全体
を覆うようスパッタによってクローム層7 の積層と、更
に、クローム層7 の上層にはメッキなどによってアルミ
または銅などの良導電材より成る導電層6 の積層を図２
の(b4)のように行う。
(c) に示すように、厚みT のリング状に形成されること
になる。次に、図２の(b3)に示すように、表面2Bの全体
を覆うようスパッタによってクローム層7 の積層と、更
に、クローム層7 の上層にはメッキなどによってアルミ
または銅などの良導電材より成る導電層6 の積層を図２
の(b4)のように行う。
【００２２】最後に、図２の(b5)に示すように、導電層
6 の上層に感光ポリイミドより成る絶縁層8 の積層を行
い、露光、現像により、導電層6 とクローム層7 とをエ
ッチングによってパターンニングし、絶縁層8 を除去す
ることで導電パターン3 の積層を行うことで形成するこ
とが行える。
6 の上層に感光ポリイミドより成る絶縁層8 の積層を行
い、露光、現像により、導電層6 とクローム層7 とをエ
ッチングによってパターンニングし、絶縁層8 を除去す
ることで導電パターン3 の積層を行うことで形成するこ
とが行える。
【００２３】このように構成すると、図２の(d) に示す
ように、セラミック基板2Aが加熱されることでビア1Aが
表面2Bより突出しても、保護層4 とクローム層7 との間
にC部に示す空間が形成され、ビア1Aの突出を吸収する
ことが行え、したがって、クローム層7 および導電層6
が切断されることを防ぐことができる。
ように、セラミック基板2Aが加熱されることでビア1Aが
表面2Bより突出しても、保護層4 とクローム層7 との間
にC部に示す空間が形成され、ビア1Aの突出を吸収する
ことが行え、したがって、クローム層7 および導電層6
が切断されることを防ぐことができる。
【００２４】この場合、保護層4 は表面2B側に対して密
着力が大きく、クローム層7 側に対して密着力が小さく
なるように積層する必要があり、例えば、保護層4 をポ
リイミド、または、金Auで形成することで一方の側に対
する密着力を大きく、他方の側に対する密着力を比較的
小さくすることができる。
着力が大きく、クローム層7 側に対して密着力が小さく
なるように積層する必要があり、例えば、保護層4 をポ
リイミド、または、金Auで形成することで一方の側に対
する密着力を大きく、他方の側に対する密着力を比較的
小さくすることができる。
【００２５】また、保護層4 の厚みT は、導電パターン
3 の厚みが約数μm に形成される場合は、約0.1 μm 程
度のにすることで十分にビア1Aの突出を吸収することが
可能となる。
3 の厚みが約数μm に形成される場合は、約0.1 μm 程
度のにすることで十分にビア1Aの突出を吸収することが
可能となる。
【００２６】尚、このような保護層4 はチタンなどの金
属材をスパッタによって積層し、エッチングによって形
成することでも良く、このような金属材によって保護層
4 を形成しても、前述のポリイミドなどの絶縁材で形成
した場合と同じ効果を得ることができる。
属材をスパッタによって積層し、エッチングによって形
成することでも良く、このような金属材によって保護層
4 を形成しても、前述のポリイミドなどの絶縁材で形成
した場合と同じ効果を得ることができる。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
ビアが配設されたセラミック基板の表面には所定の厚み
の保護層を積層することで導電パターンの形成を行い、
熱膨張係数の差によってビアが表面より突出した時、そ
の突出を吸収することで導電パターンの切断が生じるこ
とのないようにすることができる。
ビアが配設されたセラミック基板の表面には所定の厚み
の保護層を積層することで導電パターンの形成を行い、
熱膨張係数の差によってビアが表面より突出した時、そ
の突出を吸収することで導電パターンの切断が生じるこ
とのないようにすることができる。
【００２８】したがって、従来のような製造工程に於け
る導電パターンの切断障害を防ぐことができ、信頼性の
向上が図れ、実用的効果は大である。
る導電パターンの切断障害を防ぐことができ、信頼性の
向上が図れ、実用的効果は大である。
【図１】 本発明の原理説明図
【図２】 本発明による一実施例の説明図
【図３】 従来の説明図
１ 第１の部材 ２ 第２の部材 1A ビア 2A セラミック基
板 ３ 導電パターン ４ 保護層 ５ 密接箇所 2B 表面
板 ３ 導電パターン ４ 保護層 ５ 密接箇所 2B 表面
Claims (3)
- 【請求項１】 膨張係数の異なる第１と第２の部材(1,
2) との密接箇所(5)の上端面に所定の厚み(T) の保護層
(4) を形成し、該保護層(4) の上層に導電パターン(3)
を積層し、該導電パターン(3) が該保護層(4) を覆うこ
とで該第１と第２の部材(1,2) の上端面に積層されるこ
とを特徴とする導電パターン。 - 【請求項２】 請求項１記載の前記第１の部材(1) が導
電材より成る円柱状に形成されるビア(1A)であり、前記
第２の部材(2) が絶縁材より成り、該ビア(1A)を埋設す
る板状のセラミック基板(2A)であり、前記保護層(4) が
前記密接箇所(5) の上面(2B)にリング状に形成されるこ
とを特徴とする導電パターンの形成方法。 - 【請求項３】 請求項１記載の前記保護層(4) はコーテ
ィングされた絶縁材、または、スパッタされた金属材の
いづれかによって形成されることを特徴とする導電パタ
ーンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3123892A JPH05235494A (ja) | 1992-02-19 | 1992-02-19 | 導電パターンとその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3123892A JPH05235494A (ja) | 1992-02-19 | 1992-02-19 | 導電パターンとその形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235494A true JPH05235494A (ja) | 1993-09-10 |
Family
ID=12325820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3123892A Withdrawn JPH05235494A (ja) | 1992-02-19 | 1992-02-19 | 導電パターンとその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235494A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8030576B2 (en) | 2007-03-05 | 2011-10-04 | Nitto Denko Corporation | Wired circuit board with interposed metal thin film and producing method thereof |
-
1992
- 1992-02-19 JP JP3123892A patent/JPH05235494A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8030576B2 (en) | 2007-03-05 | 2011-10-04 | Nitto Denko Corporation | Wired circuit board with interposed metal thin film and producing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5116459A (en) | Processes for electrically conductive decals filled with organic insulator material | |
| US5104480A (en) | Direct patterning of metals over a thermally inefficient surface using a laser | |
| EP0588603B1 (en) | Hermetically sealed packaged electronic system and method of fabrication | |
| US4815199A (en) | Method of manufacutring a thermal imaging device with thermally insulated sensor elements | |
| US5108541A (en) | Processes for electrically conductive decals filled with inorganic insulator material | |
| EP0206337B1 (en) | Multilayer wiring substrate with engineering change pads | |
| US6731004B2 (en) | Electronic device and method of producing same | |
| US5747222A (en) | Multi-layered circuit substrate and manufacturing method thereof | |
| WO2000003572A1 (fr) | Carte de circuits imprimes et procede de fabrication associe | |
| US4925723A (en) | Microwave integrated circuit substrate including metal filled via holes and method of manufacture | |
| JPH0217948B2 (ja) | ||
| US4601915A (en) | Method of fabricating air supported crossovers | |
| US5306872A (en) | Structures for electrically conductive decals filled with organic insulator material | |
| JPH05235494A (ja) | 導電パターンとその形成方法 | |
| US6105243A (en) | Method of fabricating multilayer printed circuit board | |
| JP2010534949A (ja) | 電子モジュールの製造方法、および電子モジュール | |
| JPS6359535B2 (ja) | ||
| US5858254A (en) | Multilayered circuitized substrate and method of fabrication | |
| JPH05110229A (ja) | 電気接続要素 | |
| JPH0787225B2 (ja) | 半導体素子実装用基板 | |
| JP3931385B2 (ja) | 多層配線基板の製造方法 | |
| JP3356341B2 (ja) | Ｔａｂテープ及びその製造方法並びに半導体装置 | |
| JPH02231735A (ja) | 半導体装置 | |
| JPH04345780A (ja) | 電気接続要素 | |
| JPH0657455B2 (ja) | 多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |