JPH05235031A - Manufacture method of thin film transistor - Google Patents

Manufacture method of thin film transistor

Info

Publication number
JPH05235031A
JPH05235031A JP6987092A JP6987092A JPH05235031A JP H05235031 A JPH05235031 A JP H05235031A JP 6987092 A JP6987092 A JP 6987092A JP 6987092 A JP6987092 A JP 6987092A JP H05235031 A JPH05235031 A JP H05235031A
Authority
JP
Japan
Prior art keywords
thin film
amorphous silicon
silicon thin
film transistor
excimer laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6987092A
Other languages
Japanese (ja)
Other versions
JP3211340B2 (en
Inventor
Haruo Wakai
晴夫 若井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP06987092A priority Critical patent/JP3211340B2/en
Publication of JPH05235031A publication Critical patent/JPH05235031A/en
Application granted granted Critical
Publication of JP3211340B2 publication Critical patent/JP3211340B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE:To lessen the numbers of manufacturing steps while improving the crystal structure of polysilicon thin film. CONSTITUTION:An amorphous silicon thin film 3 is deposited on the surface of an insulating substrate 1. Next, impurities are implanted in the source.drain formation regions 3a of an amorphous silicon thin film 3 using a photoresist film 4 as a mask so as to form impurity implanted regions 5. Later, the photoresist film 4 is removed. Next, when the whole surface is irradiated with excimer laser, the amorphous silicon thin film 3 is polycrystallized simultaneously implanting impurities to activate the impurity implanted regions 5. Through these procedures, both polycrystallization and activation can be performed by only one time excimer laser irradiating step thereby enabling the crystal structure of a polysilicon thin film to be improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は薄膜トランジスタの製
造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor.

【0002】[0002]

【従来の技術】薄膜トランジスタの製造方法には、ガラ
ス基板等からなる絶縁基板の上面にアモルファスシリコ
ン薄膜を堆積し、このアモルファスシリコン薄膜にCW
レーザを照射することにより該アモルファスシリコン薄
膜を多結晶化してポリシリコン薄膜とし、このポリシリ
コン薄膜のソース・ドレイン形成領域にボロンイオン等
の不純物を注入して不純物注入領域を形成し、この不純
物注入領域を活性化するために再度CWレーザを照射
し、以下所定の工程を経て薄膜トランジスタを製造する
方法がある。
2. Description of the Related Art In a method of manufacturing a thin film transistor, an amorphous silicon thin film is deposited on an upper surface of an insulating substrate such as a glass substrate and CW is applied to the amorphous silicon thin film.
The amorphous silicon thin film is polycrystallized by irradiating a laser to form a polysilicon thin film, and impurities such as boron ions are implanted into the source / drain formation region of this polysilicon thin film to form an impurity implantation region. There is a method of manufacturing a thin film transistor by irradiating a CW laser again to activate a region and then performing a predetermined process.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、従来の
このような薄膜トランジスタの製造方法では、アモルフ
ァスシリコン薄膜を多結晶化するためのCWレーザ照射
と不純物注入領域を活性化するためのCWレーザ照射の
2回のCWレーザ照射を行っているので、製造工程数が
多くなるという問題があった。また、CWレーザ照射に
よる多結晶化は固相成長であるので、ポリシリコン薄膜
の結晶構造が悪く、このため移動度が10cm2/V・
sec程度と比較的小さいという問題があった。この発
明の目的は、製造工程数を少なくすることができ、また
ポリシリコン薄膜の結晶構造を良くすることのできる薄
膜トランジスタの製造方法を提供することにある。
However, in the conventional method for manufacturing such a thin film transistor, there are two methods of CW laser irradiation for polycrystallizing the amorphous silicon thin film and CW laser irradiation for activating the impurity implantation region. Since the CW laser irradiation is performed once, there is a problem that the number of manufacturing steps increases. In addition, since polycrystallization by CW laser irradiation is solid phase growth, the crystal structure of the polysilicon thin film is poor, and therefore the mobility is 10 cm 2 / V.
There was a problem that it was relatively small at about sec. An object of the present invention is to provide a method of manufacturing a thin film transistor which can reduce the number of manufacturing steps and can improve the crystal structure of a polysilicon thin film.

【0004】[0004]

【課題を解決するための手段】この発明は、絶縁基板上
にアモルファスシリコン薄膜を堆積し、このアモルファ
スシリコン薄膜のソース・ドレイン形成領域に不純物を
注入して不純物注入領域を形成した後、エキシマレーザ
を照射することにより、前記アモルファスシリコン薄膜
を多結晶化すると同時に前記不純物注入領域を活性化す
るようにしたものである。
According to the present invention, an amorphous silicon thin film is deposited on an insulating substrate, impurities are injected into a source / drain formation region of the amorphous silicon thin film to form an impurity injection region, and then an excimer laser is formed. Is applied to polycrystallize the amorphous silicon thin film and simultaneously activate the impurity implantation region.

【0005】[0005]

【作用】この発明によれば、アモルファスシリコン薄膜
のソース・ドレイン形成領域に不純物を注入して不純物
注入領域を形成した後、エキシマレーザを照射して、ア
モルファスシリコン薄膜を多結晶化すると同時に不純物
注入領域を活性化しているので、多結晶化と活性化を一
度のエキシマレーザ照射で同時に行うことができ、した
がって製造工程数を少なくすることができる。また、エ
キシマレーザ照射による多結晶化は液相成長であるの
で、ポリシリコン薄膜の結晶構造を良くすることができ
る。
According to the present invention, an impurity is injected into the source / drain formation region of the amorphous silicon thin film to form the impurity injection region, and then the excimer laser is irradiated to polycrystallize the amorphous silicon thin film and at the same time the impurity is injected. Since the region is activated, polycrystallization and activation can be performed at the same time by one excimer laser irradiation, so that the number of manufacturing steps can be reduced. In addition, since polycrystallization by excimer laser irradiation is liquid phase growth, the crystal structure of the polysilicon thin film can be improved.

【0006】[0006]

【実施例】図1〜図7はそれぞれこの発明の一実施例に
おける薄膜トランジスタの各製造工程を示したものであ
る。そこで、これらの図を順に参照しながら、薄膜トラ
ンジスタの製造方法について説明する。
1 to 7 show respective steps of manufacturing a thin film transistor according to an embodiment of the present invention. Therefore, a method of manufacturing a thin film transistor will be described with reference to these drawings in order.

【0007】まず、図1に示すように、ガラス基板等か
らなる絶縁基板1の上面にSiH4とH2との混合ガスを
用いたプラズマCVDにより水素化アモルファスシリコ
ン薄膜2を堆積する。この場合、絶縁基板1の温度を2
00〜350℃程度望ましくは250℃程度とし、10
〜20SCCM程度のSiH4とその10倍程度のH2
の混合ガスを用いて、水素化アモルファスシリコン薄膜
2の膜厚が400〜1000Å程度望ましくは500Å
程度となるようにする。すると、水素化アモルファスシ
リコン薄膜2の水素含有量が10〜20atomic%
程度となる。次に、後の工程でエキシマレーザ照射によ
り高エネルギを与えたとき水素が突沸して欠陥が生じる
のを回避するために、脱水素処理を行う。この場合、N
2雰囲気中において450℃程度の温度で1時間程度の
熱処理を行い、水素含有量が3atomic%以下望ま
しくは1atomic%以下となるようにする。この脱
水素処理は、数十枚〜数百枚の絶縁基板1に対して一度
に行うことができる。
First, as shown in FIG. 1, a hydrogenated amorphous silicon thin film 2 is deposited on the upper surface of an insulating substrate 1 made of a glass substrate or the like by plasma CVD using a mixed gas of SiH 4 and H 2 . In this case, increase the temperature of the insulating substrate 1
About 0 to 350 ° C, preferably about 250 ° C, 10
˜20 SCCM of SiH 4 and 10 times H 2 mixed gas is used, and the thickness of the hydrogenated amorphous silicon thin film 2 is about 400 to 1000 Å, preferably 500 Å
Try to be around. Then, the hydrogen content of the hydrogenated amorphous silicon thin film 2 is 10 to 20 atomic%.
It becomes a degree. Next, in a subsequent step, dehydrogenation treatment is performed in order to prevent hydrogen from bumping and causing defects when high energy is applied by excimer laser irradiation. In this case, N
Heat treatment is performed in a 2 atmosphere at a temperature of about 450 ° C. for about 1 hour so that the hydrogen content is 3 atomic% or less, preferably 1 atomic% or less. This dehydrogenation treatment can be performed on several tens to several hundreds of insulating substrates 1 at once.

【0008】次に、図2に示すように、脱水素処理後の
アモルファスシリコン薄膜3のソース・ドレイン形成領
域3a以外の領域に対応する部分の上面にフォトレジス
ト膜4をパターン形成する。次に、このフォトレジスト
膜4をマスクとしてアモルファスシリコン薄膜3のソー
ス・ドレイン形成領域3aにボロンイオン等の不純物を
注入して不純物注入領域5を形成する。この後、フォト
レジスト膜4を除去する。
Next, as shown in FIG. 2, a photoresist film 4 is pattern-formed on the upper surface of the portion of the amorphous silicon thin film 3 after the dehydrogenation treatment other than the source / drain formation region 3a. Then, using the photoresist film 4 as a mask, impurities such as boron ions are implanted into the source / drain formation region 3a of the amorphous silicon thin film 3 to form an impurity implantation region 5. Then, the photoresist film 4 is removed.

【0009】次に、図3に示すように、波長308nm
のXeClエキシマレーザをエネルギ密度250〜35
0mJ/cm2程度、パルス幅50nsec程度で照射
すると、アモルファスシリコン薄膜3が多結晶化してポ
リシリコン薄膜6になると同時に不純物注入領域5が活
性化される。このように、アモルファスシリコン薄膜3
を多結晶化すると同時に不純物注入領域5を活性化して
いるので、多結晶化と活性化を一度のエキシマレーザ照
射で同時に行うことができ、したがって製造工程数を少
なくすることができる。また、エキシマレーザ照射によ
る多結晶化は液相成長であるので、ポリシリコン薄膜6
の結晶構造を良くすることができ、ひいては移動度を大
きくすることができる。なお、波長308nmのXeC
lエキシマレーザのほかに、波長248nmのKrF、
波長193nmのArF、波長175nmのArCl、
波長353nmのXeF等のエキシマレーザを用いても
よいことはもちろんである。
Next, as shown in FIG. 3, the wavelength is 308 nm.
XeCl excimer laser with an energy density of 250-35
When the irradiation is performed with a pulse width of about 0 mJ / cm 2 and a pulse width of about 50 nsec, the amorphous silicon thin film 3 is polycrystallized to become the polysilicon thin film 6 and at the same time the impurity implantation region 5 is activated. In this way, the amorphous silicon thin film 3
Since the impurity implantation region 5 is activated at the same time as polycrystallization, the polycrystallization and activation can be performed simultaneously by one excimer laser irradiation, and therefore the number of manufacturing steps can be reduced. In addition, since polycrystallization by excimer laser irradiation is liquid phase growth, the polysilicon thin film 6
The crystal structure of can be improved, and the mobility can be increased. In addition, XeC with a wavelength of 308 nm
l Excimer laser, KrF with wavelength of 248 nm,
193 nm wavelength ArF, 175 nm wavelength ArCl,
Of course, an excimer laser such as XeF having a wavelength of 353 nm may be used.

【0010】次に、図4に示すように、素子分離によ
り、不要な部分のポリシリコン薄膜6を除去する。この
状態では、ポリシリコン薄膜6の中央部はチャネル領域
6aとされ、その両側は活性化不純物領域からなるソー
ス・ドレイン領域6bとされている。次に、図5に示す
ように、全表面に酸化シリコン膜と窒化シリコン膜とか
らなるゲート絶縁膜7を形成する。すなわち、まず全表
面にスパッタにより酸化シリコン膜を堆積し、次いでこ
の酸化シリコン膜の表面にSiH4とNH3とN2とから
なる混合ガスを用いたプラズマCVDにより窒化シリコ
ン膜を堆積する。プラズマCVDにより窒化シリコン膜
を堆積する場合、絶縁基板1の温度を250℃程度と
し、SiH4を30SCCM程度とし、NH3を60SC
CM程度とし、N2を390SCCM程度とし、出力6
00W程度、圧力0.5Torr程度で行うと、同時に
ポリシリコン薄膜6が水素化されてそのダングリングボ
ンドが減少する。次に、チャネル領域6aに対応する部
分のゲート絶縁膜7の上面にCrからなるゲート電極8
をパターン形成する。
Next, as shown in FIG. 4, unnecessary parts of the polysilicon thin film 6 are removed by element isolation. In this state, the central portion of the polysilicon thin film 6 is a channel region 6a, and both sides thereof are source / drain regions 6b made of activated impurity regions. Next, as shown in FIG. 5, a gate insulating film 7 made of a silicon oxide film and a silicon nitride film is formed on the entire surface. That is, first, a silicon oxide film is deposited on the entire surface by sputtering, and then a silicon nitride film is deposited on the surface of this silicon oxide film by plasma CVD using a mixed gas of SiH 4 , NH 3, and N 2 . When depositing a silicon nitride film by plasma CVD, the temperature of the insulating substrate 1 is about 250 ° C., SiH 4 is about 30 SCCM, and NH 3 is 60 SC.
CM, N 2 about 390 SCCM, output 6
When the pressure is set to about 00 W and the pressure is set to about 0.5 Torr, the polysilicon thin film 6 is simultaneously hydrogenated and the dangling bond thereof is reduced. Next, the gate electrode 8 made of Cr is formed on the upper surface of the gate insulating film 7 corresponding to the channel region 6a.
To form a pattern.

【0011】次に、図6に示すように、全表面に窒化シ
リコン等からなる層間絶縁膜9を形成する。次に、ソー
ス・ドレイン領域6bに対応する部分の層間絶縁膜9お
よびゲート絶縁膜7にコンタクトホール10を形成す
る。次に、図7に示すように、コンタクトホール10を
介してソース・ドレイン領域6bと接続されるAlから
なるソース・ドレイン電極11を層間絶縁膜9の上面に
パターン形成する。かくして得られた電界効果型の薄膜
トランジスタはその移動度が80cm2/V・sec以
上であり、ポリシリコン薄膜6の結晶構造が極めて良好
であることが確認された。
Next, as shown in FIG. 6, an interlayer insulating film 9 made of silicon nitride or the like is formed on the entire surface. Next, contact holes 10 are formed in the interlayer insulating film 9 and the gate insulating film 7 in the portions corresponding to the source / drain regions 6b. Next, as shown in FIG. 7, source / drain electrodes 11 made of Al and connected to the source / drain regions 6 b through the contact holes 10 are patterned on the upper surface of the interlayer insulating film 9. The field-effect thin film transistor thus obtained had a mobility of 80 cm 2 / V · sec or more, and it was confirmed that the crystal structure of the polysilicon thin film 6 was extremely good.

【0012】なお、上記実施例では、プラズマCVDに
より水素化アモルファスシリコン薄膜2を堆積した後脱
水素処理を行っているが、これに限定されるものではな
く、例えばLPCVDにより水素を含有しないアモルフ
ァスシリコン薄膜を堆積するようにしてもよい。この場
合、LPCVDにより水素を含有しないアモルファスシ
リコン薄膜を堆積する際の絶縁基板1の温度を500〜
600℃程度とし、多結晶化および活性化するためのエ
キシマレーザのエネルギ密度を400mJ/cm2程度
とする。したがって、この場合には脱水素処理を行う必
要はないが、絶縁基板1の温度を500〜600℃程度
と比較的高温とすることになるので、基板温度の昇温に
時間が余計にかかることになる。
In the above embodiment, the dehydrogenation process is performed after the hydrogenated amorphous silicon thin film 2 is deposited by plasma CVD, but the invention is not limited to this. For example, amorphous silicon containing no hydrogen by LPCVD. A thin film may be deposited. In this case, the temperature of the insulating substrate 1 when the amorphous silicon thin film containing no hydrogen is deposited by LPCVD is set to 500 to
The temperature is set to about 600 ° C., and the energy density of the excimer laser for polycrystallization and activation is set to about 400 mJ / cm 2 . Therefore, in this case, it is not necessary to perform the dehydrogenation process, but since the temperature of the insulating substrate 1 is set to a relatively high temperature of about 500 to 600 ° C., it takes an extra time to raise the substrate temperature. become.

【0013】また、上記実施例では、この発明を通常の
MOS構造の薄膜トランジスタに適用した場合について
説明したが、通常のMOS構造の薄膜トランジスタと比
較して、耐圧の向上等を図って高信頼化したLDD構造
の薄膜トランジスタにも適用することができる。例え
ば、図7と同一名称部分には同一の符号を付した図8に
示すLDD構造の薄膜トランジスタでは、ポリシリコン
薄膜6の中央部をチャネル領域6aとされ、その両側を
不純物濃度の低いソース・ドレイン領域6bとされ、さ
らにその両側を不純物濃度の高いソース・ドレイン領域
6cとされた構造となっている。このLDD構造の薄膜
トランジスタを製造する場合には、例えば図2に示すよ
うな状態において、不純物濃度の低いソース・ドレイン
領域6bおよび不純物濃度の高いソース・ドレイン領域
5cを形成すべき部分に低濃度の不純物を注入し、次い
でフォトレジスト膜4を除去し、次いで不純物濃度の高
いソース・ドレイン領域6cを形成すべき部分以外の部
分の上面に別のフォトレジスト膜を形成し、この別のフ
ォトレジスト膜をマスクとして不純物濃度の高いソース
・ドレイン領域6cを形成すべき部分に高濃度の不純物
を注入するようにすればよい。
Further, in the above embodiment, the case where the present invention is applied to the thin film transistor having the normal MOS structure has been described. However, compared with the thin film transistor having the normal MOS structure, the breakdown voltage is improved and the reliability is improved. It can also be applied to a thin film transistor having an LDD structure. For example, in the thin film transistor having the LDD structure shown in FIG. 8 in which the same names are given to the parts having the same names as those of FIG. The region 6b is formed, and the source / drain regions 6c having a high impurity concentration are formed on both sides thereof. When manufacturing the thin film transistor having the LDD structure, for example, in a state as shown in FIG. 2, a low concentration is formed in a portion where the source / drain region 6b having a low impurity concentration and the source / drain region 5c having a high impurity concentration are to be formed. Impurities are implanted, then the photoresist film 4 is removed, and then another photoresist film is formed on the upper surface of the portion other than the portion where the source / drain regions 6c having a high impurity concentration are to be formed. With the mask as a mask, a high-concentration impurity may be implanted into a portion where the source / drain region 6c having a high impurity concentration should be formed.

【0014】さらに、上記実施例では、この発明をトッ
プゲート型のコプラナ構造の薄膜トランジスタに適用し
た場合について説明したが、スタガ構造やバックゲート
型のコプラナまたはスタガ構造の薄膜トランジスタにも
適用し得ることはもちろんである。バックゲート型の場
合、絶縁基板の上面にゲート電極およびゲート絶縁膜を
形成し、その上にアモルファスシリコン薄膜を堆積し、
このアモルファスシリコン薄膜を多結晶化してポリシリ
コン薄膜とする。また、ポリシリコン薄膜を水素化する
場合には、パッシベーション膜をプラズマCVDにより
堆積する際に同時に行うことができる。
Further, in the above embodiment, the case where the present invention is applied to the top gate type coplanar structure thin film transistor is explained, but it is also applicable to the stagger structure or back gate type coplanar or stagger structure thin film transistor. Of course. In the case of the back gate type, the gate electrode and the gate insulating film are formed on the upper surface of the insulating substrate, and the amorphous silicon thin film is deposited on the gate electrode and the gate insulating film.
This amorphous silicon thin film is polycrystallized to form a polysilicon thin film. When the polysilicon thin film is hydrogenated, it can be performed at the same time when the passivation film is deposited by plasma CVD.

【0015】[0015]

【発明の効果】以上説明したように、この発明によれ
ば、アモルファスシリコン薄膜のソース・ドレイン形成
領域に不純物を注入して不純物注入領域を形成した後、
エキシマレーザを照射して、アモルファスシリコン薄膜
を多結晶化すると同時に不純物注入領域を活性化してい
るので、多結晶化と活性化を一度のエキシマレーザ照射
で同時に行うことができ、したがって製造工程数を少な
くすることができる。また、エキシマレーザ照射による
多結晶化は液相成長であるので、ポリシリコン薄膜の結
晶構造を良くすることができ、ひいては移動度を大きく
することができる。
As described above, according to the present invention, after the impurities are implanted into the source / drain formation regions of the amorphous silicon thin film to form the impurity implantation regions,
Since the amorphous silicon thin film is polycrystallized by irradiating the excimer laser and the impurity implantation region is activated at the same time, polycrystallization and activation can be simultaneously performed by one excimer laser irradiation, thus reducing the number of manufacturing steps. Can be reduced. Further, since polycrystallization by the excimer laser irradiation is liquid phase growth, the crystal structure of the polysilicon thin film can be improved, and the mobility can be increased accordingly.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例における薄膜トランジスタ
の製造に際し、絶縁基板の上面に水素化アモルファスシ
リコン薄膜を堆積した状態の断面図。
FIG. 1 is a cross-sectional view showing a state in which a hydrogenated amorphous silicon thin film is deposited on an upper surface of an insulating substrate when manufacturing a thin film transistor according to an embodiment of the present invention.

【図2】同薄膜トランジスタの製造に際し、脱水素処理
後のアモルファスシリコン薄膜のソース・ドレイン形成
領域に不純物を注入した状態の断面図。
FIG. 2 is a cross-sectional view showing a state where impurities are implanted into a source / drain formation region of an amorphous silicon thin film after dehydrogenation, in manufacturing the same thin film transistor.

【図3】同薄膜トランジスタの製造に際し、エキシマレ
ーザを照射することにより、アモルファスシリコン薄膜
を多結晶化すると同時に不純物注入領域を活性化した状
態の断面図。
FIG. 3 is a cross-sectional view showing a state in which an amorphous silicon thin film is polycrystallized and at the same time an impurity implantation region is activated by irradiating an excimer laser in manufacturing the same thin film transistor.

【図4】同薄膜トランジスタの製造に際し、素子分離に
より、不要な部分のポリシリコン薄膜を除去した状態の
断面図。
FIG. 4 is a cross-sectional view showing a state in which an unnecessary portion of the polysilicon thin film is removed by element isolation in manufacturing the same thin film transistor.

【図5】同薄膜トランジスタの製造に際し、ゲート絶縁
膜およびゲート電極を形成した状態の断面図。
FIG. 5 is a cross-sectional view of a state in which a gate insulating film and a gate electrode are formed in manufacturing the same thin film transistor.

【図6】同薄膜トランジスタの製造に際し、層間絶縁膜
をおよびコンタクトホールを形成した状態の断面図。
FIG. 6 is a cross-sectional view showing a state in which an interlayer insulating film and a contact hole are formed in manufacturing the same thin film transistor.

【図7】同薄膜トランジスタの製造に際し、ソース・ド
レイン電極を形成した状態の断面図。
FIG. 7 is a cross-sectional view showing a state where source / drain electrodes are formed in manufacturing the same thin film transistor.

【図8】この発明をLDD構造の薄膜トランジスタに適
用した場合の図7同様の断面図。
8 is a sectional view similar to FIG. 7 when the present invention is applied to a thin film transistor having an LDD structure.

【符号の説明】[Explanation of symbols]

1 絶縁基板 3 アモルファスシリコン薄膜 3a ソース・ドレイン形成領域 4 フォトレジスト膜 5 不純物注入領域 1 Insulating Substrate 3 Amorphous Silicon Thin Film 3a Source / Drain Formation Region 4 Photoresist Film 5 Impurity Injection Region

【手続補正書】[Procedure amendment]

【提出日】平成4年12月17日[Submission date] December 17, 1992

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0002[Name of item to be corrected] 0002

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0002】[0002]

【従来の技術】薄膜トランジスタの製造方法には、ガラ
ス基板等からなる絶縁基板の上面にアモルファスシリコ
ン薄膜を堆積し、このアモルファスシリコン薄膜にCW
レーザを照射することにより該アモルファスシリコン薄
膜を多結晶化してポリシリコン薄膜とし、このポリシリ
コン薄膜のソース・ドレイン形成領域にリンイオンやボ
ロンイオン等の不純物を注入して不純物注入領域を形成
し、この不純物注入領域を活性化するために再度CWレ
ーザを照射し、以下所定の工程を経て薄膜トランジスタ
を製造する方法がある。
2. Description of the Related Art In a method of manufacturing a thin film transistor, an amorphous silicon thin film is deposited on an upper surface of an insulating substrate such as a glass substrate and CW is applied to the amorphous silicon thin film.
The amorphous silicon thin film is polycrystallized by laser irradiation to form a polysilicon thin film, and impurities such as phosphorus ions and boron ions are injected into the source / drain formation regions of the polysilicon thin film to form impurity injection regions. There is a method of irradiating a CW laser again to activate the impurity-implanted region, and then manufacturing a thin film transistor through a predetermined process.

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0008[Correction target item name] 0008

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0008】次に、図2に示すように、脱水素処理後の
アモルファスシリコン薄膜3のソース・ドレイン形成領
域3a以外の領域に対応する部分の上面にフォトレジス
ト膜4をパターン形成する。次に、このフォトレジスト
膜4をマスクとしてアモルファスシリコン薄膜3のソー
ス・ドレイン形成領域3aにリンイオンやボロンイオン
等の不純物を注入して不純物注入領域5を形成する。こ
の後、フォトレジスト膜4を除去する。
Next, as shown in FIG. 2, a photoresist film 4 is pattern-formed on the upper surface of the portion of the amorphous silicon thin film 3 after the dehydrogenation treatment other than the source / drain formation region 3a. Next, using the photoresist film 4 as a mask, impurities such as phosphorus ions and boron ions are implanted into the source / drain formation regions 3a of the amorphous silicon thin film 3 to form impurity implantation regions 5. Then, the photoresist film 4 is removed.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/208 M 7353−4M 21/265 21/268 Z 8617−4M ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 21/208 M 7353-4M 21/265 21/268 Z 8617-4M

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板上にアモルファスシリコン薄膜
を堆積し、このアモルファスシリコン薄膜のソース・ド
レイン形成領域に不純物を注入して不純物注入領域を形
成した後、エキシマレーザを照射することにより、前記
アモルファスシリコン薄膜を多結晶化すると同時に前記
不純物注入領域を活性化することを特徴とする薄膜トラ
ンジスタの製造方法。
1. An amorphous silicon thin film is deposited on an insulating substrate, impurities are injected into a source / drain formation region of the amorphous silicon thin film to form an impurity injection region, and then an excimer laser is irradiated to the amorphous silicon thin film. A method of manufacturing a thin film transistor, comprising polycrystallizing a silicon thin film and activating the impurity implantation region at the same time.
【請求項2】 前記アモルファスシリコン薄膜の膜厚は
400〜1000Å程度であることを特徴とする請求項
1記載の薄膜トランジスタの製造方法。
2. The method of manufacturing a thin film transistor according to claim 1, wherein the thickness of the amorphous silicon thin film is about 400 to 1000 Å.
【請求項3】 前記エキシマレーザのエネルギ密度は2
50〜350mJ/cm2程度であることを特徴とする
請求項2記載の薄膜トランジスタの製造方法。
3. The energy density of the excimer laser is 2
The method of manufacturing a thin film transistor according to claim 2, wherein the thickness is about 50 to 350 mJ / cm 2 .
JP06987092A 1992-02-19 1992-02-19 Method for manufacturing thin film transistor Expired - Lifetime JP3211340B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06987092A JP3211340B2 (en) 1992-02-19 1992-02-19 Method for manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06987092A JP3211340B2 (en) 1992-02-19 1992-02-19 Method for manufacturing thin film transistor

Publications (2)

Publication Number Publication Date
JPH05235031A true JPH05235031A (en) 1993-09-10
JP3211340B2 JP3211340B2 (en) 2001-09-25

Family

ID=13415263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06987092A Expired - Lifetime JP3211340B2 (en) 1992-02-19 1992-02-19 Method for manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JP3211340B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953598A (en) * 1995-10-09 1999-09-14 Sharp Kabushiki Kaisha Thin film transistor and fabrication process of the same
JP2007019539A (en) * 1994-07-22 2007-01-25 Semiconductor Energy Lab Co Ltd Laser processing method
EP3113217A4 (en) * 2014-02-24 2017-03-01 Boe Technology Group Co. Ltd. Low-temperature polycrystalline silicon thin-film transistor, array substrate and manufacturing method therefor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019527A (en) * 2004-07-01 2006-01-19 Dainippon Printing Co Ltd Manufacturing method for polycrystalline silicon thin film, manufacturing method for thin film transistor, and substrate with silicon thin film
JP4957942B2 (en) 2005-08-05 2012-06-20 Nltテクノロジー株式会社 Manufacturing method of semiconductor device provided with thin film transistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019539A (en) * 1994-07-22 2007-01-25 Semiconductor Energy Lab Co Ltd Laser processing method
US5953598A (en) * 1995-10-09 1999-09-14 Sharp Kabushiki Kaisha Thin film transistor and fabrication process of the same
EP3113217A4 (en) * 2014-02-24 2017-03-01 Boe Technology Group Co. Ltd. Low-temperature polycrystalline silicon thin-film transistor, array substrate and manufacturing method therefor

Also Published As

Publication number Publication date
JP3211340B2 (en) 2001-09-25

Similar Documents

Publication Publication Date Title
US5424230A (en) Method of manufacturing a polysilicon thin film transistor
US5569936A (en) Semiconductor device employing crystallization catalyst
US5595944A (en) Transistor and process for fabricating the same
US7183614B2 (en) Semiconductor device and method of manufacture thereof
US6541313B2 (en) Transistor and process for fabricating the same
US6346486B2 (en) Transistor device and method of forming the same
JPH07169974A (en) Semiconductor device and its manufacture
JPH07211920A (en) Manufacture of offset polycrystalline silicon thin film transistor
JP3359689B2 (en) Semiconductor circuit and manufacturing method thereof
JP2001028448A (en) Manufacture if thin-film transistor
JPH11307777A (en) Top gate type thin-film transistor and manufacture thereof
JPH0738110A (en) Manufacture of semiconductor device
JPH05235031A (en) Manufacture method of thin film transistor
JP3374455B2 (en) Method for manufacturing thin film transistor
US5770486A (en) Method of forming a transistor with an LDD structure
JPH05235039A (en) Method of manufacturing thin film transistor
JP3063018B2 (en) Method for manufacturing thin film transistor
JP3075498B2 (en) Method for manufacturing thin film transistor
JP3557565B2 (en) Method for manufacturing thin film transistor
JP3181901B2 (en) Thin film transistor
JPH08316487A (en) Manufacture of thin-film semiconductor device
JPH0521463A (en) Manufacture of thin film transistor
JP2000150907A (en) Manufacture of semiconductor device
JP3316201B2 (en) Semiconductor circuit
JP2001094108A (en) Field effect transistor, transistor array substrate, and manufacturing method for the substrate

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20070719

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20080719

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20090719

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20100719

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 11