JPH05234934A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH05234934A
JPH05234934A JP7315892A JP7315892A JPH05234934A JP H05234934 A JPH05234934 A JP H05234934A JP 7315892 A JP7315892 A JP 7315892A JP 7315892 A JP7315892 A JP 7315892A JP H05234934 A JPH05234934 A JP H05234934A
Authority
JP
Japan
Prior art keywords
film
silicide
forming
mask
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7315892A
Other languages
Japanese (ja)
Inventor
Taichi Miyazaki
太一 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP7315892A priority Critical patent/JPH05234934A/en
Publication of JPH05234934A publication Critical patent/JPH05234934A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To enable the fine process of a polycide film and prevent the generation of contamination on the interface between poly silicon and silicide, by forming a high melting point metal film in an aperture formed in a low pressure vapor growth film, and forming silicide by performing a heating process. CONSTITUTION:Polycrystalline silicon 13 in which impurities are introduced is formed, a mask film 15 is formed thereon, and an aperture is formed. A vapor growth film 17 is formed on the whole surface by a CVD method in a low pressure atmosphere, and a flattened film 21 is formed on the film 17. Etching is performed under the condition where the flattened film 21 and the vapor growth film 17 have nearly equal etching rates, and an aperture 28 having the aperture width corresponding to the thickness of the mask film 15 is formed. A high melting point metal film 29 is formed on the whole surface, and silicide is formed by a heating process. The high melting point metal film 29 and the mask film 15 are eliminated, and silicide 31 is formed on the ploycrystalline silicon 13. By using the silicide 31 as a mask, the polycrystalline silicon 13 is etched.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、とくに多結晶シリコンと高融点金属のシリコン化
合物であるシリサイドとの積層膜構造であるポリサイド
膜を用いた配線、およびゲート電極の製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to manufacturing a wiring and a gate electrode using a polycide film having a laminated film structure of polycrystalline silicon and a silicide which is a silicon compound of a refractory metal. Regarding the method.

【0002】[0002]

【従来の技術】従来の多結晶シリコンとシリサイドとの
積層構造であるポリサイド膜の製造方法を、図8を用い
て説明する。図8(a)〜(c)は、従来のポリサイド
膜の形成方法を工程順に示す断面図である。
2. Description of the Related Art A conventional method for manufacturing a polycide film having a laminated structure of polycrystalline silicon and silicide will be described with reference to FIG. 8A to 8C are cross-sectional views showing a conventional method for forming a polycide film in the order of steps.

【0003】まず図8(a)に示すように、半導体基板
11上に多結晶シリコン(以下ポリシリコンと記載す
る)13を、化学気相成長法(以下CVD法と記載す
る)により形成する。このポリシリコン13に電導性を
持たせるためにリン、砒素、ボロンなどの不純物をドー
ピング法やイオン注入法などの方法を用いてポリシリコ
ン13に導入する。その後、高温熱処理により導入した
不純物の活性化を行い、電導性を有するポリシリコン1
3を形成する。
First, as shown in FIG. 8A, polycrystalline silicon (hereinafter referred to as polysilicon) 13 is formed on a semiconductor substrate 11 by a chemical vapor deposition method (hereinafter referred to as CVD method). Impurities such as phosphorus, arsenic, and boron are introduced into the polysilicon 13 by a method such as a doping method or an ion implantation method in order to make the polysilicon 13 conductive. After that, the impurities introduced by the high temperature heat treatment are activated, and the conductive polysilicon 1
3 is formed.

【0004】その後、このポリシリコン13上に高融点
金属のシリコン化合物(以下シリサイドと記載する)3
3として、たとえばタングステン・シリサイド膜をスパ
ッタリング法を用いて形成する。
After that, a silicon compound of a refractory metal (hereinafter referred to as silicide) 3 is formed on the polysilicon 13.
As 3, a tungsten silicide film is formed by using a sputtering method.

【0005】その後、図8(b)に示すように、シリサ
イド33上の全面に感光性樹脂35を回転塗布法により
形成し、所定のマスクを用いて露光し、現像処理を行
い、感光性樹脂35をパターニングする。
Thereafter, as shown in FIG. 8 (b), a photosensitive resin 35 is formed on the entire surface of the silicide 33 by a spin coating method, exposed by using a predetermined mask, and subjected to a developing treatment to form a photosensitive resin. 35 is patterned.

【0006】つぎに図8(c)に示すように、パターニ
ングした感光性樹脂35をエッチングマスクとして、シ
リサイド33とポリシリコン13とを反応性イオンエッ
チング装置を用いてエッチングを行い、ポリシリコン1
3とシリサイド33との積層膜からなるポリサイド膜を
形成する。
Next, as shown in FIG. 8C, the silicide 33 and the polysilicon 13 are etched by using a reactive ion etching device with the patterned photosensitive resin 35 as an etching mask, and the polysilicon 1
A polycide film made of a laminated film of 3 and silicide 33 is formed.

【0007】[0007]

【発明が解決しようとする課題】図8(a)〜(c)を
用いて説明した従来の製造方法では、ポリサイド膜の加
工線幅は、エッチングのマスクとして用いている感光性
樹脂の線幅で決まる。
In the conventional manufacturing method described with reference to FIGS. 8A to 8C, the processed line width of the polycide film is the line width of the photosensitive resin used as an etching mask. Depends on.

【0008】つまり、従来方法による微細加工は、マス
クの線幅に依存していることから、感光性樹脂を感光さ
せる光の波長に依存していることになり、微細加工技術
はいずれ限界に達する。
That is, since the microfabrication by the conventional method depends on the line width of the mask, it depends on the wavelength of the light that sensitizes the photosensitive resin, and the microfabrication technique will eventually reach its limit. ..

【0009】またさらに、シリサイドをスパッタリング
法によりポリシリコン上に形成するため、シリサイドと
ポリシリコンとの界面が汚染される。
Furthermore, since the silicide is formed on the polysilicon by the sputtering method, the interface between the silicide and the polysilicon is contaminated.

【0010】本発明の目的は、上記課題を解決して、ポ
リサイド膜の微細加工が可能な製造方法と、さらに、ポ
リシリコンとシリサイドとの界面に汚染が発生しないポ
リサイド膜の形成方法とを提供することにある。
An object of the present invention is to solve the above problems and provide a manufacturing method capable of finely processing a polycide film, and further a method for forming a polycide film in which contamination does not occur at the interface between polysilicon and silicide. To do.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に本発明のポリサイド膜の形成方法は下記記載の工程を
採用する。
In order to achieve the above object, the polycide film forming method of the present invention employs the following steps.

【0012】本発明の半導体装置の製造方法は、不純物
を導入したポリシリコンを形成し、このポリシリコン上
にマスク膜を形成し、フォトエッチングによりマスク膜
に開口を形成する工程と、全面に減圧雰囲気での化学気
相成長法により気相成長膜を形成する工程と、この気相
成長膜上に平坦化膜を形成する工程と、この平坦化膜と
気相成長膜とが同じエッチング速度となる条件でエッチ
ングを行いマスク膜の膜厚に対応する開口幅を有する開
口を形成する工程と、全面に高融点金属膜を形成し、加
熱処理を行ない高融点金属膜とポリシリコン膜とを反応
させてシリサイドを形成する工程と、高融点金属膜とマ
スク膜とを除去し、ポリシリコン上にシリサイドを形成
する工程と、シリサイドをマスクとしてポリシリコンを
エッチングする工程とを有することを特徴とする。
According to the method of manufacturing a semiconductor device of the present invention, a step of forming polysilicon into which impurities are introduced, forming a mask film on the polysilicon, and forming an opening in the mask film by photoetching, and depressurizing the entire surface. A step of forming a vapor phase growth film by a chemical vapor deposition method in an atmosphere, a step of forming a planarization film on the vapor phase growth film, and the same etching rate for the planarization film and the vapor phase growth film. Under the following conditions to form an opening having an opening width corresponding to the film thickness of the mask film, a refractory metal film is formed on the entire surface, and heat treatment is performed to react the refractory metal film with the polysilicon film. And forming a silicide, removing the refractory metal film and the mask film, forming a silicide on the polysilicon, and etching the polysilicon using the silicide as a mask. Characterized in that it has and.

【0013】[0013]

【作用】本発明ではポリサイド膜の加工を、感光性樹脂
からなるエッチングマスクを用いないことから微細加工
に限界が無く、さらに、微細加工時に問題となるシリサ
イドとポリシリコンとの界面での汚染を防ぐことができ
る。
In the present invention, since the polycide film is not processed by using an etching mask made of a photosensitive resin, there is no limit to the fine processing, and contamination at the interface between silicide and polysilicon, which is a problem during the fine processing, is prevented. Can be prevented.

【0014】[0014]

【実施例】以下、図面を用いて本発明の実施例を説明す
る。図1〜図7は本発明におけるポリサイド膜の製造方
法を工程順に示す断面図である。
Embodiments of the present invention will be described below with reference to the drawings. 1 to 7 are sectional views showing a method of manufacturing a polycide film according to the present invention in the order of steps.

【0015】まず図1に示すように、半導体基板11上
の全面に、モノシランを反応ガスとするCVD法によ
り、ポリシリコン13を形成する。
First, as shown in FIG. 1, polysilicon 13 is formed on the entire surface of a semiconductor substrate 11 by a CVD method using monosilane as a reaction gas.

【0016】その後、このポリシリコン13に電導性を
持たせるために、リン、砒素、ボロンなどの不純物をド
ーピング法、イオン注入法などを用いて導入する。さら
に、温度900〜1000℃の加熱処理を行い、導入し
た不純物を活性化する。不純物が活性化したポリシリコ
ン13は、電導性を有する膜となり配線やゲート電極と
して使用可能となる。
Thereafter, impurities such as phosphorus, arsenic, and boron are introduced by a doping method, an ion implantation method, or the like in order to make the polysilicon 13 conductive. Further, heat treatment is performed at a temperature of 900 to 1000 ° C. to activate the introduced impurities. The polysilicon 13 in which the impurities are activated becomes a film having electrical conductivity and can be used as a wiring or a gate electrode.

【0017】さらに、ポリシリコン13上に、マスク膜
15として、たとえばシリコン酸化膜を、モノシランと
酸素とを反応ガスとするCVD法により形成する。
Further, for example, a silicon oxide film is formed as a mask film 15 on the polysilicon 13 by a CVD method using monosilane and oxygen as reaction gases.

【0018】その後、感光性樹脂(図示せず)を回転塗
布法により全面に形成し、所定のマスクを用いて露光
し、現像処理を行って、この感光性樹脂をパターニング
する。さらに、このパターニングした感光性樹脂をエッ
チングマスクとして、マスク膜15をエッチングし、マ
スク膜15をパターニングする。その後、エッチングマ
スクとして用いた感光性樹脂を除去する。
After that, a photosensitive resin (not shown) is formed on the entire surface by a spin coating method, exposed using a predetermined mask, and developed to pattern the photosensitive resin. Further, the mask film 15 is etched by using the patterned photosensitive resin as an etching mask to pattern the mask film 15. Then, the photosensitive resin used as the etching mask is removed.

【0019】つぎに図2に示すように、全面に減圧雰囲
気下におけるCVD法、たとえばプラズマCVD法によ
って、気相成長膜17として、たとえば窒化シリコン膜
を形成する。この結果、マスク膜15の開口に対応する
凹部19が形成される。
Next, as shown in FIG. 2, a silicon nitride film, for example, is formed as the vapor phase growth film 17 on the entire surface by a CVD method under a reduced pressure atmosphere, for example, a plasma CVD method. As a result, the recess 19 corresponding to the opening of the mask film 15 is formed.

【0020】本発明の製造方法では、気相成長膜17の
膜厚が、ポリサイド膜の加工線幅寸法と一致することか
ら、気相成長膜17の膜厚を制御することにより、ポリ
サイド膜のパターン幅寸法を制御する。
In the manufacturing method of the present invention, since the film thickness of the vapor phase growth film 17 matches the processing line width dimension of the polycide film, by controlling the film thickness of the vapor phase growth film 17, the polycide film of the polycide film can be formed. Controls the pattern width dimension.

【0021】つぎに図3に示すように、平坦化膜21と
して、たとえばスピン・オン・ガラス(以下SOGと記
載する)膜を回転塗布法により全面に形成し、凹部19
の埋め込みを行い、表面がほぼ平坦な平坦化膜21を形
成する。
Next, as shown in FIG. 3, as the flattening film 21, for example, a spin-on-glass (hereinafter referred to as SOG) film is formed on the entire surface by a spin coating method, and the recess 19 is formed.
Are embedded to form a flattening film 21 having a substantially flat surface.

【0022】平坦化膜21であるSOG膜は、塗布後、
ガラス化を行うため、窒素雰囲気において、常圧もしく
は減圧下で350〜400℃の温度で熱処理を行う。
After the SOG film, which is the flattening film 21, is applied,
In order to perform vitrification, heat treatment is performed at a temperature of 350 to 400 ° C. in a nitrogen atmosphere under normal pressure or reduced pressure.

【0023】この平坦化膜21としては、SOG膜以外
にレジスト、ポリイミドなどの高分子樹脂膜が適用でき
る。
As the flattening film 21, a polymer resin film such as a resist or polyimide can be applied other than the SOG film.

【0024】つぎに図3に示す平坦化膜21と気相成長
膜17とがほぼ同じエッチング速度となる条件で、全面
エッチングを行う。
Next, the entire surface is etched under the condition that the flattening film 21 and the vapor growth film 17 shown in FIG. 3 have substantially the same etching rate.

【0025】エッチング装置としては、反応性エッチン
グ装置を用いる。この反応性エッチング装置は、たとえ
ば、平行平板電極の試料電極側を高周波としたアノード
カップル方式の反応性エッチング装置を用いる。
A reactive etching device is used as the etching device. As this reactive etching apparatus, for example, an anode-coupled reactive etching apparatus in which the sample electrode side of the parallel plate electrode is a high frequency is used.

【0026】高周波の周波数は13.56MHz、高周
波電力150W、エッチング装置内の圧力0.5Tor
r、エッチングガスとしては六フッ化イオウ(SF6
と、ヘリウム(He)と、三フッ化メタン(CHF3
との混合ガスを用いる。
The high frequency is 13.56 MHz, the high frequency power is 150 W, and the pressure in the etching apparatus is 0.5 Tor.
r, sulfur hexafluoride (SF 6 ) as etching gas
And helium (He) and trifluoromethane (CHF 3 )
A mixed gas with is used.

【0027】それぞれのガス流量は、六フッ化イオウを
20sccm(StandardCubic Cent
imeters per Minute)とし、ヘリウ
ムを50sccmとし、三フッ化メタンを40sccm
とする。エッチング温度は25℃とする。
The flow rate of each gas is 20 sccm (Standard Cubic Cent) of sulfur hexafluoride.
images per Minute), helium at 50 sccm, and trifluoromethane at 40 sccm
And The etching temperature is 25 ° C.

【0028】この条件下において、平坦化膜21と気相
成長膜17とのエッチング速度は、ともに180nm/
minとなり、エッチングの選択比、すなわち平坦化膜
21のエッチング速度と、気相成長膜17のエッチング
速度との比率が1となる。したがって、平坦化膜21と
気相成長膜17とは、おなじエッチング速度でエッチン
グされる。
Under this condition, the etching rates of the flattening film 21 and the vapor growth film 17 are both 180 nm /
Thus, the etching selection ratio, that is, the ratio of the etching rate of the flattening film 21 to the etching rate of the vapor phase growth film 17 becomes 1. Therefore, the flattening film 21 and the vapor growth film 17 are etched at the same etching rate.

【0029】上記のエッチング条件におけるエッチング
の初期においては、平坦化膜21が除去される。
At the initial stage of etching under the above etching conditions, the flattening film 21 is removed.

【0030】エッチングが進行して、気相成長膜17の
表面の一部が露出すると、次に気相成長膜17がエッチ
ングされ始める。
When the etching progresses and a part of the surface of the vapor phase growth film 17 is exposed, the vapor phase growth film 17 starts to be etched next.

【0031】このとき、マスク膜15の側壁部25の気
相成長膜17のエッチング速度が、平面部23の気相成
長膜17より4〜5倍早くエッチングされる。
At this time, the etching rate of the vapor growth film 17 on the side wall portion 25 of the mask film 15 is 4 to 5 times faster than that of the vapor growth film 17 on the flat portion 23.

【0032】気相成長膜17が側壁部25と平面部23
とでエッチング速度が大きく異なることから、図4に示
すように、凹部19の平坦化膜21と、マスク膜15上
の平面部23の気相成長膜17が除去される前に、側壁
部25の気相成長膜17が完全に除去さる。この結果、
開口部28が形成される。
The vapor phase growth film 17 has a side wall portion 25 and a flat surface portion 23.
As shown in FIG. 4, the side walls 25 are formed before the flattening film 21 of the concave portion 19 and the vapor phase growth film 17 of the flat portion 23 on the mask film 15 are removed. The vapor phase growth film 17 is completely removed. As a result,
The opening 28 is formed.

【0033】平面部23と側壁部25とでエッチング速
度が異なるこの現象は、気相成長膜17を減圧雰囲気下
におけるCVD法で形成すると発生し、窒化シリコン膜
以外にも、シリコン酸化膜においても減圧雰囲気下にお
けるCVD法で形成した場合にも同様な現象は起こる。
This phenomenon that the planar portion 23 and the side wall portion 25 have different etching rates occurs when the vapor phase growth film 17 is formed by the CVD method under a reduced pressure atmosphere, and not only in the silicon nitride film but also in the silicon oxide film. The same phenomenon occurs when the film is formed by the CVD method under a reduced pressure atmosphere.

【0034】これは、膜形成に関与する活性種が、一定
方向から被成膜基板に到達することにより、縦方向と横
方向で膜堆積機構に違いが生じるためと考えられる。こ
の結果、側壁部と平面部とでエッチング速度が大きく異
なる。
It is considered that this is because the active species involved in the film formation reach the film formation substrate from a certain direction, which causes a difference in the film deposition mechanism between the vertical direction and the horizontal direction. As a result, the etching rate is significantly different between the side wall portion and the flat portion.

【0035】ここで、気相成長膜17である窒化シリコ
ン膜のエッチング速度が、マスク膜15であるシリコン
酸化膜より早いエッチング条件でも、同様な形状は得ら
れるが、気相成長膜17の側壁27の領域で、気相成長
膜17の窒化シリコン膜のエッチングが進み、気相成長
膜17にアンダーカットが発生してしまう。
Here, the same shape can be obtained under the etching condition that the etching rate of the silicon nitride film which is the vapor phase growth film 17 is faster than that of the silicon oxide film which is the mask film 15, but the side wall of the vapor phase growth film 17 is obtained. In the region 27, the etching of the silicon nitride film of the vapor phase growth film 17 progresses, and an undercut occurs in the vapor phase growth film 17.

【0036】つぎに図5に示すように、高融点金属膜2
9を全面に形成する。高融点金属膜29としては、たと
えばタングステン(W)膜をスパッタリング法を用いて
形成する。
Next, as shown in FIG. 5, the refractory metal film 2
9 is formed on the entire surface. As the refractory metal film 29, for example, a tungsten (W) film is formed by a sputtering method.

【0037】高融点金属膜29であるタングステンを形
成後、450〜650℃の温度で熱処理を行うことによ
り、高融点金属膜膜29であるタングステンとポリシリ
コン13の界面にて、タングステンとポリシリコンとの
化合物であるシリサイド31を形成する。
After forming the refractory metal film 29 of tungsten, a heat treatment is performed at a temperature of 450 to 650 ° C., whereby tungsten and polysilicon are formed at the interface between the refractory metal film 29 of tungsten and the polysilicon 13. Forming a silicide 31 which is a compound of

【0038】つぎに図6に示すように、未反応の高融点
金属膜29を硝酸にて除去する。さらに、気相成長膜1
7をフッ酸と硝酸の混合液にて除去する。
Next, as shown in FIG. 6, the unreacted refractory metal film 29 is removed with nitric acid. Furthermore, the vapor phase growth film 1
7 is removed with a mixed solution of hydrofluoric acid and nitric acid.

【0039】さらに、マスク膜15をフッ酸にて除去す
る。
Further, the mask film 15 is removed with hydrofluoric acid.

【0040】この結果、開口部28内のポリシリコン1
3の上にシリサイド31を形成することができる。
As a result, the polysilicon 1 in the opening 28 is
A silicide 31 can be formed on top of 3.

【0041】つぎに図7に示すように、シリサイド31
をマスクとし、ポリシリコン13を反応性イオンエッチ
ング法を用いてエッチングする。
Next, as shown in FIG. 7, the silicide 31
Is used as a mask, and the polysilicon 13 is etched by the reactive ion etching method.

【0042】この結果、ポリシリコン13とシリサイド
31との積層膜である、ポリサイド膜を形成することが
できる。
As a result, a polycide film, which is a laminated film of the polysilicon 13 and the silicide 31, can be formed.

【0043】[0043]

【発明の効果】以上の説明で明らかなように、本発明に
よるポリサイド膜の製造方法においては、気相成長膜の
膜厚によってシリサイド膜の加工線幅を制御することが
可能となる。したがって、微細線幅を有するポリサイド
膜を形成することができる。さらに、シリサイドとポリ
シリコンとの界面での不連続界面がなくなり、界面での
汚染を防ぐことができ、良好な膜質を有するポリサイド
膜を形成することが可能となる。
As is apparent from the above description, in the method for producing a polycide film according to the present invention, the processing line width of the silicide film can be controlled by the film thickness of the vapor phase growth film. Therefore, a polycide film having a fine line width can be formed. Furthermore, the discontinuous interface at the interface between the silicide and the polysilicon is eliminated, contamination at the interface can be prevented, and a polycide film having good film quality can be formed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例における半導体装置の製造方法
を示す断面図である。
FIG. 1 is a cross-sectional view showing a method of manufacturing a semiconductor device according to an embodiment of the invention.

【図2】本発明の実施例における半導体装置の製造方法
を示す断面図である。
FIG. 2 is a cross-sectional view showing the method of manufacturing a semiconductor device according to the embodiment of the invention.

【図3】本発明の実施例における半導体装置の製造方法
を示す断面図である。
FIG. 3 is a cross-sectional view showing the method of manufacturing the semiconductor device according to the embodiment of the invention.

【図4】本発明の実施例における半導体装置の製造方法
を示す断面図である。
FIG. 4 is a cross-sectional view showing the method of manufacturing the semiconductor device according to the embodiment of the invention.

【図5】本発明の実施例における半導体装置の製造方法
を示す断面図である。
FIG. 5 is a cross-sectional view showing the method of manufacturing the semiconductor device according to the embodiment of the invention.

【図6】本発明の実施例における半導体装置の製造方法
を示す断面図である。
FIG. 6 is a cross-sectional view showing the method of manufacturing a semiconductor device according to the embodiment of the invention.

【図7】本発明の実施例における半導体装置の製造方法
を示す断面図である。
FIG. 7 is a cross-sectional view showing the method for manufacturing the semiconductor device in the example of the present invention.

【図8】従来例における半導体装置の製造方法を示す断
面図である。
FIG. 8 is a cross-sectional view showing a method of manufacturing a semiconductor device in a conventional example.

【符号の説明】[Explanation of symbols]

11 半導体基板 13 ポリシリコン 15 マスク膜 17 気相成長膜 21 平坦化膜 23 平面部 25 側壁部 28 開口部 31 シリサイド 11 semiconductor substrate 13 polysilicon 15 mask film 17 vapor phase growth film 21 flattening film 23 plane part 25 sidewall part 28 opening part 31 silicide

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 多結晶シリコンと高融点金属のシリコン
化合物であるシリサイドとの積層膜構造であるポリサイ
ド膜を形成する半導体装置の製造方法において、不純物
を導入した多結晶シリコンを形成し、多結晶シリコン上
にマスク膜を形成し、フォトエッチングによりマスク膜
に開口を形成する工程と、全面に減圧雰囲気での化学気
相成長法により気相成長膜を形成する工程と、気相成長
膜上に平坦化膜を形成する工程と、平坦化膜と気相成長
膜とがほぼ同じエッチング速度となる条件でエッチング
を行いマスク膜の膜厚に対応する開口幅を有する開口部
を形成する工程と、全面に高融点金属膜を形成し、加熱
処理を行ない高融点金属膜と多結晶シリコンとを反応さ
せてシリサイドを形成する工程と、高融点金属膜とマス
ク膜とを除去し、多結晶シリコン上にシリサイドを形成
する工程と、シリサイドをマスクとして多結晶シリコン
をエッチングする工程とを有することを特徴とする半導
体装置の製造方法。
1. In a method of manufacturing a semiconductor device for forming a polycide film having a laminated film structure of polycrystalline silicon and a silicide that is a silicon compound of a refractory metal, polycrystalline silicon into which impurities are introduced is formed, and polycrystalline silicon is formed. A step of forming a mask film on silicon and forming an opening in the mask film by photoetching, a step of forming a vapor phase growth film on the entire surface by a chemical vapor deposition method under a reduced pressure atmosphere, and a step of forming a mask film on the vapor phase growth film. A step of forming a flattening film, a step of forming an opening having an opening width corresponding to the film thickness of the mask film by performing etching under the conditions that the flattening film and the vapor phase growth film have substantially the same etching rate, A step of forming a refractory metal film on the entire surface and performing heat treatment to react the refractory metal film with polycrystalline silicon to form silicide, and removing the refractory metal film and the mask film, A method of manufacturing a semiconductor device, comprising: a step of forming silicide on crystalline silicon; and a step of etching polycrystalline silicon using the silicide as a mask.
JP7315892A 1992-02-25 1992-02-25 Manufacture of semiconductor device Pending JPH05234934A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7315892A JPH05234934A (en) 1992-02-25 1992-02-25 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7315892A JPH05234934A (en) 1992-02-25 1992-02-25 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH05234934A true JPH05234934A (en) 1993-09-10

Family

ID=13510090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7315892A Pending JPH05234934A (en) 1992-02-25 1992-02-25 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH05234934A (en)

Similar Documents

Publication Publication Date Title
US5624582A (en) Optimization of dry etching through the control of helium backside pressure
US5578524A (en) Fabrication process of a semiconductor device with a wiring structure
JPS6365625A (en) Etching
US5514621A (en) Method of etching polysilicon using a thin oxide mask formed on the polysilicon while doping
EP0536968A2 (en) Process for forming contact holes in the fabrication of semi-conducteur devices
US6444586B2 (en) Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher
KR100747671B1 (en) Dry etching method and method of manufacturing semiconductor apparatus
US20050118755A1 (en) Phosphoric acid free process for polysilicon gate definition
JPH11243084A (en) Oxide-film etching method
US6211557B1 (en) Contact structure using taper contact etching and polycide step
US6027959A (en) Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process
US6066567A (en) Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process
JPH06151387A (en) Precision processing method of silicon
JPH05234934A (en) Manufacture of semiconductor device
US20040171261A1 (en) Method of etching a silicon nitride film and method of manufacturing a semiconductor device using the same
JPS6258663A (en) Manufacture of semiconductor device
KR100511907B1 (en) Method of manufacturing semiconductor device
JPH07135247A (en) Manufacture of semiconductor device
JPH0529281A (en) Dry etching method
JPH11204784A (en) Manufacture for semiconductor device
JP3902726B2 (en) Method for etching doped silicon dioxide with a high-density plasma etcher selective to undoped silicon dioxide
JP3550276B2 (en) Method for manufacturing semiconductor device
JPH07135198A (en) Etching
JP3104388B2 (en) Dry etching method
KR0147775B1 (en) Gate electrode forming method of transistor