JPH05219451A - Shutter speed controller for solid-state image pickup element - Google Patents

Shutter speed controller for solid-state image pickup element

Info

Publication number
JPH05219451A
JPH05219451A JP4020148A JP2014892A JPH05219451A JP H05219451 A JPH05219451 A JP H05219451A JP 4020148 A JP4020148 A JP 4020148A JP 2014892 A JP2014892 A JP 2014892A JP H05219451 A JPH05219451 A JP H05219451A
Authority
JP
Japan
Prior art keywords
shutter
shutter speed
reset pulse
output
shutter control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4020148A
Other languages
Japanese (ja)
Inventor
Hiroaki Deguchi
裕昭 出口
Yukihiro Masuda
行宏 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4020148A priority Critical patent/JPH05219451A/en
Publication of JPH05219451A publication Critical patent/JPH05219451A/en
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PURPOSE:To provide the shutter speed controller for the solid-state image pickup element having many number of steps of the shutter speeds able to be set in which the shutter speed is easily set. CONSTITUTION:This controller is provided with a shutter control signal generating means SC generating a shutter control signal from a shutter control level in response to a current shutter speed till a shutter control level in response to an object shutter speed at the revision of the shutter speed whose level is gradually changed and a shutter speed control circuit 20 generating a reset pulse for a period in response to the result of level comparison of a sawtooth wave signal reset to a reference potential for each vertical period with a reset pulse fed for a vertical blanking period and the shutter control signal, supplying the reset pulse to a solid-state image pickup element 1 and controlling the storage time of the solid-state image pickup element in response to the production period of the reset pulse.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はCCD(チャージ・カプ
ルド・ディバイス)等の固体撮像素子のシャッタ速度制
御装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a shutter speed control device for a solid-state image pickup device such as a CCD (charge coupled device).

【0002】[0002]

【従来の技術】図7を参照して、固体撮像素子のシャッ
タ速度制御装置の従来例を説明する。1は電荷の蓄積時
間が制御可能な固体撮像素子、例えば、CCDを示し、
このCCD1には、撮像レンズ(図示せず)を介して入
射する像光を画素毎に電荷として蓄積して電気的な撮像
信号として出力するもので、電荷の蓄積時間は後述する
リセットパルスSUBにより制御される。そして、CC
D1が出力する撮像信号を増幅回路2で増幅した後、自
動利得制御回路(AGC回路)3で所定レベルに利得調
整する。そして、AGC回路3が出力する撮像信号を映
像信号処理回路4に供給し、この映像信号処理回路4で
NTSC方式等の所定のフォーマットの映像信号に変換
する。そして、この変換された映像信号を、出力端子5
からモニタ受像機、VTR等の各種映像機器(図示せ
ず)に供給する。
2. Description of the Related Art A conventional example of a shutter speed control device for a solid-state image pickup device will be described with reference to FIG. Reference numeral 1 denotes a solid-state imaging device, such as a CCD, whose charge accumulation time can be controlled,
The CCD 1 accumulates image light incident through an image pickup lens (not shown) as a charge for each pixel and outputs it as an electric image pickup signal. The charge accumulation time depends on a reset pulse SUB described later. Controlled. And CC
After the image pickup signal output by D1 is amplified by the amplifier circuit 2, the automatic gain control circuit (AGC circuit) 3 adjusts the gain to a predetermined level. Then, the image pickup signal output from the AGC circuit 3 is supplied to the video signal processing circuit 4, and the video signal processing circuit 4 converts it into a video signal of a predetermined format such as the NTSC system. Then, the converted video signal is output to the output terminal 5
Is supplied from the monitor to various video equipment (not shown) such as a monitor and VTR.

【0003】次にシャッタ制御信号発生回路SCの構成
を説明する。正電圧+V1の直流電源及び負電圧−V2
の直流電源間に、抵抗器R1及びタクトスイッチTS1
の直列回路と、タクトスイッチTS2及び抵抗器R2の
直列回路とが直列に接続され、その接続中点が抵抗器R
3を通じて、演算増幅器12の反転入力端子に接続され
る。尚、両タクトスイッチTS1及びTS2にて、シー
ソースイッチSSが構成される。演算増幅器12の非反
転入力端子は接地される。演算増幅器12の出力端子及
び反転入力端子間に抵抗器R5が接続されと共に、反転
入力端子が抵抗器R4を通じて、負電圧−V3の直流電
源に接続される。そして、演算増幅器12からの出力電
圧がA/D変換器14に供給されてデジタル信号に変換
される。
Next, the structure of the shutter control signal generation circuit SC will be described. DC power supply with positive voltage + V1 and negative voltage -V2
Between the DC power supply of the resistor R1 and the tact switch TS1
And a series circuit of the tact switch TS2 and the resistor R2 are connected in series, and the middle point of the connection is the resistor R.
3 is connected to the inverting input terminal of the operational amplifier 12. The tactile switches TS1 and TS2 form a seesaw switch SS. The non-inverting input terminal of the operational amplifier 12 is grounded. A resistor R5 is connected between the output terminal and the inverting input terminal of the operational amplifier 12, and the inverting input terminal is connected to the DC power supply of negative voltage -V3 through the resistor R4. Then, the output voltage from the operational amplifier 12 is supplied to the A / D converter 14 and converted into a digital signal.

【0004】このシャッタ制御信号発生回路SCでは、
タクトスイッチTS1、TS2に対するシーソー操作子
を操作しないときは、演算増幅器12の出力電圧VOUT
は、例えば、2.5Vに成り、又、A/D変換器14の
出力デジタル値は、例えば、125に成る。シーソー操
作子をタクトスイッチTS1側に0秒〜2秒未満の間押
すと、演算増幅器12の出力電圧VOUT は、例えば、1
Vに成り、又、A/D変換器14の出力デジタル値は、
例えば、50に成り、設定速度は、例えば、+10ステ
ップ/秒の速度で変化し、そのシーソー操作子を押す時
間が2秒以上に成ると、設定速度だけが+20ステップ
/秒に変化する。シーソー操作子をタクトスイッチTS
2側に0秒〜2秒未満の間押すと、演算増幅器12の出
力電圧VOUT は、例えば、4Vに成り、又、A/D変換
器14の出力デジタル値は、例えば、200に成り、設
定速度は、例えば、−10ステップ/秒の速度で変化
し、そのシーソー操作子を押す時間が2秒以上に成る
と、設定速度だけが−20ステップ/秒に変化する。
In this shutter control signal generation circuit SC,
When the seesaw operator for the tact switches TS1 and TS2 is not operated, the output voltage V OUT of the operational amplifier 12
Becomes, for example, 2.5 V, and the output digital value of the A / D converter 14 becomes, for example, 125. When the seesaw operator is pushed to the tact switch TS1 side for 0 seconds to less than 2 seconds, the output voltage V OUT of the operational amplifier 12 becomes, for example, 1
V, and the output digital value of the A / D converter 14 is
For example, it becomes 50, and the set speed changes at a speed of, for example, +10 steps / second, and when the pressing time of the seesaw operator becomes 2 seconds or more, only the set speed changes to +20 steps / second. Tactile switch TS
When the switch is pressed to the 2 side for 0 second to less than 2 seconds, the output voltage V OUT of the operational amplifier 12 becomes 4 V, and the output digital value of the A / D converter 14 becomes 200, for example. The set speed changes at a speed of, for example, -10 steps / second, and when the time for pressing the seesaw operator is 2 seconds or more, only the set speed changes to -20 steps / second.

【0005】A/D変換器14によってデジタル化され
たシャッタ制御電圧は、クリアスキャン処理回路CSに
供給される。このクリアスキャン処理回路CSでは、こ
のデジタル化された制御電圧を中央処理装置を用いて補
正した後、アナログ化し、この補正されたシャッタ制御
電圧と、垂直ブランキング期間中に供給されるリセット
パルスによって1垂直期間毎に基準電位にリセットされ
る鋸歯状波信号とをレベル比較し、その比較結果に応じ
た期間に発生したリセットパルスを発生する。そして、
このリセットパルスを増幅器18を通じてCCD1に供
給して、そのリセットパルスの発生期間に応じてCCD
の蓄積時間を制御するようにする。
The shutter control voltage digitized by the A / D converter 14 is supplied to the clear scan processing circuit CS. In the clear scan processing circuit CS, the digitized control voltage is corrected by using the central processing unit and then converted into an analog signal, and the corrected shutter control voltage and the reset pulse supplied during the vertical blanking period are used. Level comparison is performed with the sawtooth wave signal reset to the reference potential every vertical period, and the reset pulse generated in the period corresponding to the comparison result is generated. And
This reset pulse is supplied to the CCD 1 through the amplifier 18, and the CCD 1
Control the storage time of.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、かかる
従来の固体撮像素子のシャッタ速度制御装置のシャッタ
制御信号発生回路では、シーソースイッチを用いている
ため、シーソースイッチの操作の始めは設定速度が低
く、その操作を長く続けていると設定速度が高く成るた
め、シャッタ速度の設定がやり難く、又、設定し得るシ
ャッタ速度の段階が少ないという欠点があった。かかる
点に鑑み、本発明は、シャッタ速度の設定が容易である
と共に、設定し得るシャッタ速度の段階の多い固体撮像
素子のシャッタ速度制御装置を提案しようとするもので
ある。
However, since the seesaw switch is used in the shutter control signal generating circuit of the conventional shutter speed control device for the solid-state image pickup device, the set speed is low at the beginning of the operation of the seesaw switch. If the operation is continued for a long time, the set speed becomes high, which makes it difficult to set the shutter speed, and there are disadvantages that there are few steps of the shutter speed that can be set. In view of such a point, the present invention is to propose a shutter speed control device for a solid-state image sensor in which the shutter speed can be easily set and the shutter speed can be set in many steps.

【0007】[0007]

【課題を解決するための手段】本発明は、シャッタ速度
変更時に現在のシャッタ速度に応じたシャッタ制御レベ
ルから目的のシャッタ速度に応じたシャッタ制御レベル
までレベルが徐々に変化するシャッタ制御信号を発生す
るシャッタ制御信号発生手段SCと、シャッタ制御信号
発生手段SCからのシャッタ制御信号及び垂直ブランキ
ング期間中に供給されるリセットパルスによって1垂直
期間毎に基準電位にリセットされる鋸歯状波信号のレベ
ル比較結果に応じた期間にリセットパルスを発生し、そ
のリセットパルスを固体撮像素子1に供給して、そのリ
セットパルスの発生期間に応じて固体撮像素子1の蓄積
時間を制御するシャッタ速度制御回路20とを有するも
のである。尚、シャッタ制御信号発生手段SCは、直流
電圧が印加される感圧抵抗分圧器にて構成される。
According to the present invention, when a shutter speed is changed, a shutter control signal whose level gradually changes from a shutter control level according to a current shutter speed to a shutter control level according to a target shutter speed is generated. Shutter control signal generating means SC, and the level of the sawtooth wave signal reset to the reference potential every vertical period by the shutter control signal from the shutter control signal generating means SC and the reset pulse supplied during the vertical blanking period. A shutter speed control circuit 20 that generates a reset pulse in a period according to the comparison result, supplies the reset pulse to the solid-state imaging device 1, and controls the accumulation time of the solid-state imaging device 1 according to the generation period of the reset pulse. And have. The shutter control signal generating means SC is composed of a pressure sensitive resistance voltage divider to which a DC voltage is applied.

【0008】[0008]

【作用】かかる本発明によれば、シャッタ制御信号発生
手段SCからのシャッタ制御信号及び鋸歯状波発生回路
30からの鋸歯状波信号をレベル比較し、その比較結果
に応じた期間に発生したリセットパルスを固体撮像素子
1に供給して、そのリセットパルスの発生期間に応じて
固体撮像素子1の蓄積時間を制御する。
According to the present invention, the shutter control signal from the shutter control signal generating means SC and the sawtooth wave signal from the sawtooth wave generation circuit 30 are level-compared, and a reset is generated in a period according to the comparison result. The pulse is supplied to the solid-state image sensor 1, and the accumulation time of the solid-state image sensor 1 is controlled according to the generation period of the reset pulse.

【0009】[0009]

【実施例】以下に、図1を参照して、本発明の一実施例
を詳細に説明する。尚、図1におけるシャッタ速度制御
回路20の構成は、図2を参照して説明する。1は電荷
の蓄積時間が制御可能な固体撮像素子、例えば、CCD
を示し、このCCD1には、撮像レンズ(図示せず)を
介して入射する像光を画素毎に電荷として蓄積して電気
的な撮像信号として出力するもので、電荷の蓄積時間は
後述するリセットパルスSUBにより制御される。そし
て、CCD1が出力する撮像信号を増幅回路2で増幅し
た後、自動利得調整回路(AGC回路)3で所定レベル
に利得調整する。そして、AGC回路3が出力する撮像
信号を映像信号処理回路4に供給し、この映像信号処理
回路4でNTSC方式等の所定のフォーマットの映像信
号に変換する。そして、この変換された映像信号を、出
力端子5からモニタ受像機、VTR等の各種映像機器
(図示せず)に供給する。
An embodiment of the present invention will be described in detail below with reference to FIG. The configuration of the shutter speed control circuit 20 in FIG. 1 will be described with reference to FIG. Reference numeral 1 denotes a solid-state image sensor such as a CCD whose charge accumulation time can be controlled.
In this CCD 1, image light incident through an imaging lens (not shown) is accumulated as charges for each pixel and is output as an electric imaging signal. The accumulation time of charges is reset as described later. It is controlled by the pulse SUB. Then, after the image pickup signal output from the CCD 1 is amplified by the amplifier circuit 2, the automatic gain adjustment circuit (AGC circuit) 3 adjusts the gain to a predetermined level. Then, the image pickup signal output from the AGC circuit 3 is supplied to the video signal processing circuit 4, and the video signal processing circuit 4 converts it into a video signal of a predetermined format such as the NTSC system. Then, the converted video signal is supplied from the output terminal 5 to various video devices (not shown) such as a monitor receiver and a VTR.

【0010】次に、シャッタ制御信号発生手段SCの構
成を説明する。正電圧+V1の直流電源及び負電圧−V
2の直流電源間に、抵抗器R1及びR2の直列回路が接
続される。11はシーソーボリュームで、感圧可変抵抗
器RA、RBの直列回路から構成される。この感圧可変
抵抗器RA、RBは、通常は10MΩ程度の抵抗値を呈
し、圧力を加えることによって、その抵抗値が次第に低
く成る。このシーソーボリューム11は、ケース11a
内に感圧抵抗器RA、RBが配され、シーソー操作子1
1bをa側及びb側を押圧することによって、感圧抵抗
器RA及びRBの抵抗値がそれぞれ変化するように構成
されている。
Next, the structure of the shutter control signal generating means SC will be described. DC power supply with positive voltage + V1 and negative voltage -V
A series circuit of resistors R1 and R2 is connected between the two DC power supplies. A seesaw volume 11 is composed of a series circuit of pressure sensitive variable resistors RA and RB. The pressure-sensitive variable resistors RA and RB normally have a resistance value of about 10 MΩ, and the resistance value gradually decreases by applying pressure. This seesaw volume 11 is a case 11a.
The pressure sensitive resistors RA and RB are arranged inside, and the seesaw operator 1
By pressing 1b on the a side and the b side, the resistance values of the pressure sensitive resistors RA and RB are changed respectively.

【0011】感圧可変抵抗器RAの両端は端子T1、T
2を介して抵抗器R1の両端に並列に接続される。感圧
可変抵抗器RBの両端は端子T2、T3を介して抵抗器
R2の両端に並列に接続される。抵抗器R1及びR2の
接続中点が抵抗器R3を通じて、演算増幅器12の反転
入力端子に接続される。演算増幅器12の非反転入力端
子は接地される。演算増幅器12の出力端子及び反転入
力端子間に抵抗器R5が接続されと共に、反転入力端子
が抵抗器R4を通じて、負電圧−V3の直流電源に接続
される。そして、演算増幅器12からの出力電圧がA/
D変換器14に供給されてデジタル信号に変換される。
Both ends of the pressure-sensitive variable resistor RA have terminals T1 and T2.
It is connected in parallel to both ends of the resistor R1 via 2. Both ends of the pressure-sensitive variable resistor RB are connected in parallel to both ends of the resistor R2 via terminals T2 and T3. The connection midpoint of the resistors R1 and R2 is connected to the inverting input terminal of the operational amplifier 12 through the resistor R3. The non-inverting input terminal of the operational amplifier 12 is grounded. A resistor R5 is connected between the output terminal and the inverting input terminal of the operational amplifier 12, and the inverting input terminal is connected to the DC power supply of negative voltage -V3 through the resistor R4. The output voltage from the operational amplifier 12 is A /
It is supplied to the D converter 14 and converted into a digital signal.

【0012】このシャッタ制御信号発生手段SCは、図
5に示す等価回路(1)で表すことができ、この等価回
路(1)は更に図6に示す等価回路(2)で表すことが
できる。従って、演算増幅器12の出力電圧VOUT は、 VOUT =(V3/R4+V2/RY−V1/RX)・R
5 で表すことができる。ここで、R4、R5はそれぞれ抵
抗器R4、R5の抵抗値を示す。RXは抵抗器R1及び
RAの各抵抗値の並列抵抗値と、抵抗器R3の抵抗値の
2倍との和を示す。RYは抵抗器R2及びRBの各抵抗
値の並列抵抗値と、抵抗器R3の抵抗値の2倍との和を
示す。
This shutter control signal generating means SC can be represented by an equivalent circuit (1) shown in FIG. 5, and this equivalent circuit (1) can be further represented by an equivalent circuit (2) shown in FIG. Therefore, the output voltage V OUT of the operational amplifier 12 is V OUT = (V3 / R4 + V2 / RY-V1 / RX) · R
It can be represented by 5. Here, R4 and R5 represent the resistance values of the resistors R4 and R5, respectively. RX represents the sum of the parallel resistance value of the resistance values of the resistors R1 and RA and twice the resistance value of the resistor R3. RY represents the sum of the parallel resistance value of the resistance values of the resistors R2 and RB and twice the resistance value of the resistor R3.

【0013】このシャッタ制御信号発生回路SCでは、
シーソーボリューム11のシーソー操作子11bを操作
しないときは、演算増幅器12の出力電圧VOUT は、例
えば2.5Vで、A/D変換器14の出力デジタル値
は、例えば、125である。
In this shutter control signal generation circuit SC,
When the seesaw operator 11b of the seesaw volume 11 is not operated, the output voltage V OUT of the operational amplifier 12 is, for example, 2.5 V, and the output digital value of the A / D converter 14 is, for example, 125.

【0014】シーソーボリューム11のシーソー操作子
11bのa側を強く押圧すると、演算増幅器12の出力
電圧VOUT が、例えば、0Vから1V未満まで徐々に変
化し、A/D変換器14の出力デジタル値が、例えば、
0から50未満まで徐々に変化し、設定速度は、例え
ば、+20ステップ/秒の速度で変化する。シーソーボ
リューム11のシーソー操作子11bのa側を弱く押圧
すると、演算増幅器12の出力電圧VOUT が、例えば、
1Vから2V未満まで徐々に変化し、A/D変換器14
の出力デジタル値が、例えば、50から100未満まで
徐々に変化し、設定速度は、例えば、+10ステップ/
秒の速度で変化する。シーソーボリューム11のシーソ
ー操作子11bのb側を弱く押圧すると、演算増幅器1
2の出力電圧VOUT が、例えば、3Vから4V未満まで
徐々に変化し、A/D変換器14の出力デジタル値が、
例えば、150から200未満まで徐々に変化し、設定
速度は、例えば、−10ステップ/秒の速度で変化す
る。シーソーボリューム11のシーソー操作子11bの
b側を強く押圧すると、演算増幅器12の出力電圧V
OUT が、例えば、4Vから5Vまで徐々に変化し、A/
D変換器14の出力デジタル値が、例えば、200から
250まで徐々に変化し、設定速度は、例えば、−20
ステップ/秒の速度で変化する。
When the a-side of the seesaw operator 11b of the seesaw volume 11 is strongly pressed, the output voltage V OUT of the operational amplifier 12 gradually changes from 0 V to less than 1 V, and the output digital of the A / D converter 14 is changed. If the value is
It gradually changes from 0 to less than 50, and the set speed changes at a speed of, for example, +20 steps / sec. When the a side of the seesaw manipulator 11b of the seesaw volume 11 is weakly pressed, the output voltage V OUT of the operational amplifier 12 becomes, for example,
Gradually changes from 1V to less than 2V, and A / D converter 14
The output digital value of gradually changes from 50 to less than 100, and the set speed is +10 steps /
Varies at a rate of seconds. When the b side of the seesaw operator 11b of the seesaw volume 11 is weakly pressed, the operational amplifier 1
The output voltage V OUT of 2 gradually changes from 3 V to less than 4 V, and the output digital value of the A / D converter 14 becomes
For example, it gradually changes from 150 to less than 200, and the set speed changes at a speed of, for example, −10 steps / second. When the b side of the seesaw operator 11b of the seesaw volume 11 is strongly pressed, the output voltage V of the operational amplifier 12 is increased.
OUT gradually changes from 4V to 5V, A /
The output digital value of the D converter 14 gradually changes from 200 to 250, and the set speed is -20, for example.
Varies at a rate of steps / second

【0015】そして、A/D変換器14でデジタル化さ
れたシャッタ制御電圧を、クリアスキャン処理回路CS
のマイクロコンピュータ構成の中央処理装置15に供給
する。この中央処理装置15には、モードスイッチ16
が接続してあり、このモードスイッチ16により指示さ
れた調整モードによりシャッタ制御電圧データを修正
し、修正されたシャッタ制御電圧データを、PWM波
(パルス幅変調波)としてD/A変換器17に供給して
アナログの電圧信号に変換する。この場合、中央処理装
置15が出力するPWM波は、入力シャッタ制御電圧デ
ータに対し非線形(ノンリニア)の特性で作成される。
Then, the shutter control voltage digitized by the A / D converter 14 is supplied to the clear scan processing circuit CS.
To the central processing unit 15 of the microcomputer configuration. The central processing unit 15 includes a mode switch 16
Is connected, and the shutter control voltage data is corrected by the adjustment mode instructed by the mode switch 16, and the corrected shutter control voltage data is supplied to the D / A converter 17 as a PWM wave (pulse width modulation wave). It is supplied and converted into an analog voltage signal. In this case, the PWM wave output by the central processing unit 15 is created with a non-linear characteristic with respect to the input shutter control voltage data.

【0016】この非線形の特性について説明すると、P
WM波により示される値をDP とすると、このPWM値
P の単位時間当たりの最大の変化量ΔDP は、次式に
より設定される。 ΔDP =k/Dp ここで、kは定数である。この式によりPWM値DP
変化量を設定することで、PWM値DP が比較的低レベ
ルの値であるときには、最大の変化量ΔDP は大きくで
き、比較的高レベルの値であるときには、最大の変化量
ΔDP は大きくでき、比較的高レベルの値であるときに
は、最大の変化量ΔDP は小さく抑えられる。
Explaining this non-linear characteristic, P
When the value indicated by the WM wave is D P , the maximum change amount ΔD P of this PWM value D P per unit time is set by the following equation. ΔD P = k / D p where k is a constant. By setting the change amount of the PWM value D P by this equation, the maximum change amount ΔD P can be increased when the PWM value D P is a relatively low level value, and can be increased when the PWM value D P is a relatively high level value. , The maximum change amount ΔD P can be increased, and when the value is at a relatively high level, the maximum change amount ΔD P can be suppressed to be small.

【0017】そして、シャッタ制御電圧データであるこ
のPWM波をD/A変換器17によってアナログ変換し
て得られる電圧信号を、端子21を介してシャッタ速度
制御回路20に供給する。このシャッタ速度制御回路2
0は、図2に示すように構成され、端子6から画像読出
しパルスSGが供給され、端子7からリセットパルスR
Sが供給され、端子8から垂直ブランキング信号V−B
LKが供給される。そして、このシャッタ速度制御回路
20は鋸歯状波発生回路30を備える。この鋸歯状波発
生回路30は、定電流源31の出力を演算増幅器32の
反転側入力端子に供給し、この演算増幅器32の非反転
入力端子を抵抗器R1を介して接地する。この場合、定
電流源31は、後述する電流制御回路24により出力電
流値が制御される。そして、演算増幅器32の反転側入
力端子を、コンデンサC1を介して演算増幅器32の出
力端子に接続する。さらに、コンデンサC1と並列に、
スイッチ33を接続する。そして、このスイッチ33を
スイッチ制御回路23により制御する。
Then, a voltage signal obtained by analog-converting this PWM wave which is shutter control voltage data by the D / A converter 17 is supplied to the shutter speed control circuit 20 via the terminal 21. This shutter speed control circuit 2
0 is configured as shown in FIG. 2, the image reading pulse SG is supplied from the terminal 6, and the reset pulse R is supplied from the terminal 7.
S is supplied, and the vertical blanking signal V-B is supplied from the terminal 8.
LK is supplied. The shutter speed control circuit 20 includes a sawtooth wave generation circuit 30. The sawtooth wave generation circuit 30 supplies the output of the constant current source 31 to the inverting side input terminal of the operational amplifier 32, and the non-inverting input terminal of the operational amplifier 32 is grounded via the resistor R1. In this case, the output current value of the constant current source 31 is controlled by the current control circuit 24 described later. Then, the inverting side input terminal of the operational amplifier 32 is connected to the output terminal of the operational amplifier 32 via the capacitor C1. Furthermore, in parallel with the capacitor C1,
The switch 33 is connected. Then, the switch 33 is controlled by the switch control circuit 23.

【0018】このスイッチ制御回路23は、端子6から
画像読出しパルスSGが供給され、この画像読出しパル
スSGが供給される毎にスイッチ33をオンにする制御
信号を出力する。この場合、画像読出しパルスSGは、
映像信号の1フィールド毎に供給されるパルスで、各フ
ィールドの最初に供給される。従って、各フィールドの
最初で、スイッチ33は一瞬オン状態になる。
The switch control circuit 23 is supplied with the image read pulse SG from the terminal 6, and outputs a control signal for turning on the switch 33 each time the image read pulse SG is supplied. In this case, the image reading pulse SG is
The pulse is supplied for each field of the video signal and is supplied at the beginning of each field. Therefore, the switch 33 is turned on for a moment at the beginning of each field.

【0019】また、端子8から供給される垂直ブランキ
ング信号V−BLKを電流制御回路24に供給し、この
電流制御回路24で垂直ブランキング期間だけ出力電流
値を他の期間よりも所定値増やすように定電流源31を
制御する。
Further, the vertical blanking signal V-BLK supplied from the terminal 8 is supplied to the current control circuit 24, and the current control circuit 24 increases the output current value by a predetermined value during the vertical blanking period as compared with other periods. The constant current source 31 is controlled as described above.

【0020】このようにして鋸歯状波発生回路30を構
成したことで、スイッチ33がオン状態になる毎、即ち
1フィールド毎に、出力電位が増加すると共に一定電位
になると瞬間的に元に戻る鋸歯状波信号が得られる。こ
の場合、本例においては垂直ブランキング信号V−BL
Kの定電流源31の出力電流値を他の期間よりも増やす
ようにしたので、図3のDに示すように、垂直ブランキ
ング期間となって出力電位が所定値以上に増大したと
き、この電位の増加率が大きくなり、即ち電位が変化す
る傾斜が急になる。
By constructing the sawtooth wave generating circuit 30 in this manner, the output potential increases every time the switch 33 is turned on, that is, every field, and when the output potential becomes a constant potential, it returns to the original state. A sawtooth signal is obtained. In this case, in this example, the vertical blanking signal V-BL
Since the output current value of the K constant current source 31 is set to be larger than the other periods, as shown in D of FIG. 3, when the output potential increases to a predetermined value or more during the vertical blanking period, this The rate of increase of the potential becomes large, that is, the slope of the potential change becomes steep.

【0021】そして、この鋸歯状波を比較器25の反転
側入力端子に供給すると共に、検波回路40に供給す
る。この検波回路40はピーク検波を行うもので、鋸歯
状波発生回路30の出力をダイオードD1のアノードに
供給し、このダイオードD1のカソードを演算増幅器4
1の非反転側入力端子に接続する。また、ダイオードD
1のカソードを、コンデンサC2を介して接地する。さ
らに、演算増幅器41の出力端子を、この演算増幅器4
1の反転入力端子と接続する。また、端子21に得られ
るシャッタ制御電圧を、抵抗器R2を介してダイオード
D2のアノードに供給し、演算増幅器41の出力端子を
ダイオードD2のカソードに接続する。そしてさらに、
ダイオードD2のアノードを比較器25の非反転側入力
端子に接続する。
Then, the sawtooth wave is supplied to the inverting side input terminal of the comparator 25 and is supplied to the detection circuit 40. This detection circuit 40 performs peak detection, supplies the output of the sawtooth wave generation circuit 30 to the anode of the diode D1, and the cathode of this diode D1 is the operational amplifier 4
1 to the non-inverting side input terminal. Also, the diode D
The cathode of No. 1 is grounded via the capacitor C2. Further, the output terminal of the operational amplifier 41 is connected to the operational amplifier 4
Connect to the inverting input terminal of 1. Further, the shutter control voltage obtained at the terminal 21 is supplied to the anode of the diode D2 via the resistor R2, and the output terminal of the operational amplifier 41 is connected to the cathode of the diode D2. And further,
The anode of the diode D2 is connected to the non-inverting side input terminal of the comparator 25.

【0022】このように構成したことで、検波回路40
で鋸歯状波発生回路30が出力する鋸歯状波のピークが
検波されると共に、このピーク検波したレベルに非線形
にシャッタ制御電圧が収束する。即ち、シャッタ制御電
圧の入力側と検波回路40との間に接続したダイオード
D2の非線形の特性により、図4に示すように、端子2
1に得られる入力電圧(シャッタ制御電圧)VS が低レ
ベルのときは、この入力電圧VS の変化に追随してダイ
オードD2のアノードの電位VD が変化する。これに対
し、入力電圧VS が鋸歯状波のピークVP に近づくと、
ダイオードD2の非線形の特性により、電位VD の変化
が遅れるようになる。
With this configuration, the detection circuit 40
Then, the peak of the sawtooth wave output from the sawtooth wave generation circuit 30 is detected, and the shutter control voltage converges non-linearly to the peak detected level. That is, due to the non-linear characteristic of the diode D2 connected between the input side of the shutter control voltage and the detection circuit 40, as shown in FIG.
When the input voltage (shutter control voltage) V S obtained at 1 is low level, the potential V D of the anode of the diode D2 changes following the change of the input voltage V S. On the other hand, when the input voltage V S approaches the peak V P of the sawtooth wave,
Due to the non-linear characteristic of the diode D2, the change in the potential V D is delayed.

【0023】そして、このような特性のダイオードD2
のアノードに供給されるシャッタ制御電圧と鋸歯状波と
が比較器25でレベル比較され、シャッタ制御電圧が鋸
歯状波のレベルを越えたとき変化する検出信号が得られ
る。この検出信号をゲートパルスとして、ANDゲート
27及び28の一方の入力端に供給し、端子7からAN
Dゲート27の他方の入力端に供給されるリセットパル
スRSとの論理積及び端子8からANDゲート28の他
方の入力端に供給される垂直ブランキング信号V−BL
Kの負理論との論理積が、それぞれのANDゲート27
及び28で得られる。そして、両ANDゲート27及び
28の論理積出力を、ORゲート29の一方及び他方の
入力端に供給し、論理和としての出力を得、この論理和
出力をリセットパルスSUBとして出力端子22に供給
する。
Then, the diode D2 having such characteristics
The shutter control voltage and the sawtooth wave supplied to the anode of the are compared in level by the comparator 25, and a detection signal that changes when the shutter control voltage exceeds the level of the sawtooth wave is obtained. This detection signal is supplied as a gate pulse to one of the input ends of the AND gates 27 and 28, and is supplied from the terminal 7 to AN.
A vertical blanking signal V-BL supplied from the AND of the reset pulse RS supplied to the other input terminal of the D gate 27 and the other input terminal of the AND gate 28 from the terminal 8.
The logical product of the negative theory of K and the AND gate 27 of each
And 28. Then, the logical product outputs of the AND gates 27 and 28 are supplied to one and the other input terminals of the OR gate 29 to obtain an output as a logical sum, and this logical sum output is supplied to the output terminal 22 as a reset pulse SUB. To do.

【0024】そして、この端子22に得られるリセット
パルスSUBを、駆動回路18を介してCCD1に供給
し、このリセットパルスSUBによりCCD1が蓄積し
た電荷の掃き出しをさせる。
Then, the reset pulse SUB obtained at the terminal 22 is supplied to the CCD 1 through the drive circuit 18, and the charge accumulated in the CCD 1 is swept out by the reset pulse SUB.

【0025】次に、この実施例の動作を、シャッタ速度
の制御を中心にして、図3を参照して説明する。まず、
図3のAに示す垂直同期信号VDに同期して撮像が行わ
れる。この垂直同期信号VDに基づいて垂直ブランキン
グ信号V−BLK(図3のB)と画像読出しパルスSG
(図3のC)とが作成され、CCD1に蓄積した電荷
は、この画像読出しパルスSGに同期して垂直周期で読
出される。そして、シャッタ速度制御回路20内の鋸歯
状波発生回路30が出力する鋸歯状波は、図3のDに示
すように、この画像読出しパルスSGに同期すると共
に、垂直ブランキング信号V−BLKがローレベルとな
る垂直ブランキング期間においては電位の増加率が大き
くなる。
Next, the operation of this embodiment will be described with reference to FIG. 3, focusing on the control of the shutter speed. First,
Imaging is performed in synchronization with the vertical synchronization signal VD shown in A of FIG. Based on the vertical synchronizing signal VD, a vertical blanking signal V-BLK (B in FIG. 3) and an image reading pulse SG
(C in FIG. 3) is created, and the charges accumulated in the CCD 1 are read in a vertical cycle in synchronization with the image reading pulse SG. The sawtooth wave output from the sawtooth wave generation circuit 30 in the shutter speed control circuit 20 is synchronized with the image read pulse SG and the vertical blanking signal V-BLK is generated as shown in D of FIG. In the vertical blanking period when the level is low, the rate of increase of the potential is large.

【0026】そして、この鋸歯状波の電位がシャッタ制
御電圧Va 又はVD より低いとき、比較器25の出力は
ハイレベルになる。従って、比較器25の出力のハイレ
ベル期間の幅は、シャッタ制御電圧によって連続的(ア
ナログ的)に制御される。そして、例えば被写体が明る
いときは、シャッタ制御電圧を高く(図3のDのVb
如く)して、シャッタ速度を高くしようとすると、比較
器25の出力のハイレベル期間の幅が広くなる(図3の
G)。
When the potential of the sawtooth wave is lower than the shutter control voltage V a or V D , the output of the comparator 25 becomes high level. Therefore, the width of the high level period of the output of the comparator 25 is continuously (analogously) controlled by the shutter control voltage. Then, for example, when the subject is bright, the shutter control voltage high (as V b in D in FIG. 3) that when you try to increase the shutter speed, the width of the high-level period of the output of the comparator 25 becomes wider (G in FIG. 3).

【0027】また、端子7を介して供給されるリセット
パルスRPは、図3のF或はHに示すように、水平同期
信号に同期すると共に、上述したように現在読み出され
ている撮像信号に影響を与えないように、水平ブランキ
ング期間中にハイレベルとなる信号であり、ANDゲー
ト27は、比較器25の出力がハイレベルのとき、この
リセットパルスRSを通過させる。また、ANDゲート
28は、比較器25の出力がハイレベルのとき、端子8
を介して供給される図3のBに示す垂直ブランキング信
号V−BLKの負論理を通過させる。
The reset pulse RP supplied through the terminal 7 is synchronized with the horizontal synchronizing signal as shown by F or H in FIG. The AND gate 27 allows the reset pulse RS to pass when the output of the comparator 25 is at the high level so that the reset pulse RS is not affected. Further, the AND gate 28 outputs the signal to the terminal 8 when the output of the comparator 25 is high level.
The negative logic of the vertical blanking signal V-BLK shown in FIG.

【0028】従って、ORゲート29は、例えば被写体
が暗いときは、シャッタ制御電圧を低く(図3のDのV
a の如く)して、シャッタ速度を低くしようとすると、
比較器25の出力のハイレベル期間の幅が狭くなって
(図3のE)、比較器25の出力のハイレベルの期間が
垂直ブランキング信号V−BLKのハイレベルの期間、
即ち所謂映像期間より短いとき(以下低速シャッタ域と
いう)は、比較器25の出力がハイレベルである期間、
リセットパルスRSをリセットパルスSUBとして出力
する。即ち、ORゲート29は、低速シャッタ域では、
1H単位で制御されるリセットパルスSUBを出力す
る。
Therefore, the OR gate 29 lowers the shutter control voltage (V of D in FIG. 3) when the subject is dark, for example.
Then , if you try to lower the shutter speed,
The width of the high level period of the output of the comparator 25 is narrowed (E in FIG. 3), the high level period of the output of the comparator 25 is the high level period of the vertical blanking signal V-BLK,
That is, when the output is shorter than the so-called video period (hereinafter referred to as the low speed shutter region), the output of the comparator 25 is at the high level,
The reset pulse RS is output as the reset pulse SUB. That is, the OR gate 29 is
The reset pulse SUB controlled by 1H unit is output.

【0029】例えば、シャッタ制御電圧Va (図3の
D)と鋸歯状波との比較で、映像期間中にローレベルに
反転する比較器25の比較出力(図3のE)が得られる
ときには、図3のFに示すように、ローレベルに反転す
るときからリセットパルスRSの出力が停止され、次に
画像読出しパルスSGが立上がるまでの期間Ta で電荷
が蓄積する。この蓄積時間Ta がシャッタ速度に対応し
た時間となる。
For example, when the shutter control voltage V a (D in FIG. 3) and the sawtooth wave are compared to obtain a comparison output (E in FIG. 3) of the comparator 25 which is inverted to a low level during the video period. , F of FIG. 3, the output of the reset pulse RS is stopped from the time of the inversion to the low level, and the charge is accumulated in the period T a until the next rise of the image reading pulse SG. This accumulation time T a corresponds to the shutter speed.

【0030】一方、シャッタ制御電圧が高く、比較器2
5の出力のハイレベルの期間が映像期間より長いとき
(以下高速シャッタ域という)は、映像期間中はリセッ
トパルスRSを出力すると共に、垂直ブランキング期間
中は比較器25の出力がハイレベルに相当する期間、ハ
イレベルのリセットパルスSUBを出力する。即ち、O
Rゲート29は、高速シャッタ域では、連続的に制御さ
れるリセットパルスSUBを出力する。例えば、シャッ
タ制御電圧Vb (図3のD)と鋸歯状波との比較で、垂
直ブランキング期間にローレベルに反転する比較器25
の比較出力(図3のG)が得られるときには、図3のH
に示すように、リセットパルスRSとして垂直ブランキ
ング期間にもパルスが出力され、このパルス幅が比較出
力に応じて変化する。そして、このパルスがローレベル
に変化してから、次に画像読出しパルスSGが立上がる
までの期間Tb で電荷が蓄積する。この蓄積時間Tb
シャッタ速度に対応した時間となる。
On the other hand, the shutter control voltage is high and the comparator 2
When the high level period of the output of 5 is longer than the video period (hereinafter referred to as the high speed shutter region), the reset pulse RS is output during the video period, and the output of the comparator 25 becomes high level during the vertical blanking period. The high level reset pulse SUB is output for a corresponding period. That is, O
The R gate 29 outputs a reset pulse SUB that is continuously controlled in the high speed shutter region. For example, by comparing the shutter control voltage V b (D in FIG. 3) with a sawtooth wave, a comparator 25 that inverts to a low level during the vertical blanking period.
When the comparative output (G in FIG. 3) is obtained, H in FIG.
As shown in, a pulse is output as the reset pulse RS also in the vertical blanking period, and the pulse width changes according to the comparison output. Then, the pulse from the changes to the low level, then the charge period T b to the image read-out pulse SG rises accumulates. This accumulation time T b corresponds to the shutter speed.

【0031】かくして、シャッタ速度制御回路20は、
例えば、被写体が暗く、シャッタ速度を低くするとき
は、映像期間中にCCD1の出力レベルに基づいて1H
単位で制御されるリセットパルスSUBを駆動回路18
を介してCCD1のサブストレートに供給し、最終のリ
セットパルスSUBが供給されてから画像読出パルスS
Gが供給されるまでの電荷蓄積時間を1H単位で制御す
る。
Thus, the shutter speed control circuit 20 is
For example, when the subject is dark and the shutter speed is low, 1H is set based on the output level of the CCD 1 during the video period.
Drive circuit 18 reset pulse SUB controlled in units
Image reading pulse S after being supplied to the substrate of CCD 1 via the final reset pulse SUB.
The charge accumulation time until G is supplied is controlled in 1H units.

【0032】一方、例えば、被写体が明るく、シャッタ
速度を高くするときは、撮像信号の読出しに影響がない
垂直ブランキング期間中にCCD1の出力レベルに基づ
いて連続的に制御されるリセットパルスSUBを駆動回
路18を介してCCD1のサブストレートに供給し、最
終のリセットパルスSUBが供給されてから画像読出し
パルスSGが供給されるまでの電荷蓄積時間を連続的に
制御する。
On the other hand, for example, when the subject is bright and the shutter speed is increased, the reset pulse SUB continuously controlled based on the output level of the CCD 1 during the vertical blanking period that does not affect the reading of the image pickup signal. It is supplied to the substrate of the CCD 1 through the drive circuit 18, and the charge accumulation time from the supply of the final reset pulse SUB to the supply of the image reading pulse SG is continuously controlled.

【0033】そして、以上のようにシャッタ速度に応じ
て電荷蓄積時間が制御されたCCD1からの撮像信号
が、AGC回路3を通じて信号処理回路4に供給される
ことによって、NTSC方式等に準拠した映像信号に変
換され、この映像信号が端子5から取り出される。
Then, the image pickup signal from the CCD 1 whose charge storage time is controlled according to the shutter speed as described above is supplied to the signal processing circuit 4 through the AGC circuit 3 so that an image conforming to the NTSC system or the like is obtained. It is converted into a signal and this video signal is taken out from the terminal 5.

【0034】かかる実施例のシャッタ制御信号発生手段
SCによれば、シャッタ速度変更時に現在のシャッタ速
度に応じたシャッタ制御レベルから目的のシャッタ速度
に応じたシャッタ制御レベルまでレベルが徐々に変化す
ると共に、そのシャッタ制御信号のレベルが最初は高速
で粗く変化し、その後低速で細かく変化するから、シャ
ッタ速度の設定が容易であると共に、設定し得るシャッ
タ速度の段階が多く成る。
According to the shutter control signal generating means SC of such an embodiment, when the shutter speed is changed, the level gradually changes from the shutter control level according to the current shutter speed to the shutter control level according to the target shutter speed. Since the level of the shutter control signal changes coarsely at high speed at first and then finely changes at low speed, it is easy to set the shutter speed, and the shutter speed can be set in many steps.

【0035】さらに、高速シャッタ域、即ち垂直ブラン
キング期間でシャッタ制御電圧と比較する鋸歯状波を、
低速シャッタ域で比較する鋸歯状波に比べ、電位の増加
率が大きい傾きが急なものとしたので、高速シャッタ域
では低速シャッタ域よりも比較時の分解能が高くなる。
従って、高速シャッタ域では高精度なシャッタ速度の制
御ができる。また、この鋸歯状波のピークを検波し、シ
ャッタ制御電圧をこのピーク検波した値に非線形で収束
させるようにしたので、シャッタ制御電圧が鋸歯状波の
ピーク値の近傍であるとき、急激な変動が抑えられ、非
常に高速なシャッタ速度であるときにこのシャッタ速度
が急激に変動することがない。さらにまた、中央処理装
置1でシャッタ制御電圧データをPWM波とする際に、
非線形特性で変換するようにしたので、この点からも非
常に高速なシャッタ速度の精度が高くなる。
Further, a sawtooth wave to be compared with the shutter control voltage in the high speed shutter region, that is, the vertical blanking period,
Compared to the saw-tooth wave compared in the low speed shutter region, the potential increase rate is large and the slope is steep. Therefore, the resolution in comparison in the high speed shutter region is higher than that in the low speed shutter region.
Therefore, it is possible to control the shutter speed with high accuracy in the high shutter speed range. Further, since the peak of the sawtooth wave is detected and the shutter control voltage is made to converge non-linearly to this peak detected value, when the shutter control voltage is in the vicinity of the peak value of the sawtooth wave, abrupt fluctuations occur. Is suppressed, and the shutter speed does not suddenly fluctuate when the shutter speed is very high. Furthermore, when the central processing unit 1 converts the shutter control voltage data into PWM waves,
Since the conversion is performed with the non-linear characteristic, the accuracy of the shutter speed which is very high is improved from this point as well.

【0036】[0036]

【発明の効果】上述せる本発明によれば、シャッタ速度
の設定が容易であると共に、設定し得るシャッタ速度の
段階の多い固体撮像素子のシャッタ速度制御装置を得る
ことができる。
According to the present invention described above, it is possible to obtain a shutter speed control apparatus for a solid-state image pickup device in which the shutter speed can be easily set and the shutter speed can be set in many steps.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の全体構成を示すブロック線
FIG. 1 is a block diagram showing the overall configuration of an embodiment of the present invention.

【図2】その実施例のシャッタ速度制御回路の詳細構成
を示すブロック線図
FIG. 2 is a block diagram showing a detailed configuration of a shutter speed control circuit of the embodiment.

【図3】そのシャッタ速度制御回路の動作説明に供する
タイミング図
FIG. 3 is a timing chart for explaining the operation of the shutter speed control circuit.

【図4】そのシャッタ速度制御回路の動作説明に供する
検出特性を示す曲線図
FIG. 4 is a curve diagram showing a detection characteristic used for explaining the operation of the shutter speed control circuit.

【図5】実施例のシャッタ速度制御手段の等価回路
(1)を示す回路図
FIG. 5 is a circuit diagram showing an equivalent circuit (1) of the shutter speed control means of the embodiment.

【図6】実施例のシャッタ速度制御手段の等価回路
(2)を示す回路図
FIG. 6 is a circuit diagram showing an equivalent circuit (2) of the shutter speed control means of the embodiment.

【図7】固体撮像素子のシャッタ速度制御装置の従来例
を示すブロック線図
FIG. 7 is a block diagram showing a conventional example of a shutter speed control device for a solid-state image sensor.

【符号の説明】[Explanation of symbols]

1 CCD SC シャッタ制御信号発生手段 11 シーソーボリューム 15 中央処理装置 20 シャッタ速度制御回路 25 比較回路 27〜29 ゲート回路 30 鋸歯状波発生回路 40 検波回路 1 CCD SC Shutter Control Signal Generation Means 11 Seesaw Volume 15 Central Processing Unit 20 Shutter Speed Control Circuit 25 Comparison Circuits 27-29 Gate Circuit 30 Sawtooth Wave Generation Circuit 40 Detection Circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 シャッタ速度変更時に現在のシャッタ速
度に応じたシャッタ制御レベルから目的のシャッタ速度
に応じたシャッタ制御レベルまでレベルが徐々に変化す
るシャッタ制御信号を発生するシャッタ制御信号発生手
段と、 上記シャッタ制御信号発生手段からのシャッタ制御信号
及び垂直ブランキング期間中に供給されるリセットパル
スによって1垂直期間毎に基準電位にリセットされる鋸
歯状波信号のレベル比較結果に応じた期間にリセットパ
ルスを発生し、該リセットパルスを固体撮像素子に供給
して、該リセットパルスの発生期間に応じて該固体撮像
素子の蓄積時間を制御するシャッタ速度制御回路とを有
することを特徴とする固体撮像素子のシャッタ速度制御
装置。
1. A shutter control signal generation means for generating a shutter control signal whose level gradually changes from a shutter control level according to a current shutter speed to a shutter control level according to a target shutter speed when the shutter speed is changed, The shutter control signal from the shutter control signal generating means and a reset pulse supplied during the vertical blanking period reset pulse to a reference potential every one vertical period according to the level comparison result of the sawtooth wave signal. And a shutter speed control circuit for controlling the storage time of the solid-state image sensor according to the generation period of the reset pulse by supplying the reset pulse to the solid-state image sensor. Shutter speed controller.
【請求項2】 上記シャッタ制御信号発生手段は、直流
電圧が印加される感圧抵抗分圧器にて構成されることを
特徴とする請求項1記載の固体撮像素子のシャッタ速度
制御装置。
2. The shutter speed control device for a solid-state image pickup device according to claim 1, wherein said shutter control signal generating means is composed of a pressure-sensitive resistance voltage divider to which a DC voltage is applied.
JP4020148A 1992-02-05 1992-02-05 Shutter speed controller for solid-state image pickup element Pending JPH05219451A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4020148A JPH05219451A (en) 1992-02-05 1992-02-05 Shutter speed controller for solid-state image pickup element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4020148A JPH05219451A (en) 1992-02-05 1992-02-05 Shutter speed controller for solid-state image pickup element

Publications (1)

Publication Number Publication Date
JPH05219451A true JPH05219451A (en) 1993-08-27

Family

ID=12019072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4020148A Pending JPH05219451A (en) 1992-02-05 1992-02-05 Shutter speed controller for solid-state image pickup element

Country Status (1)

Country Link
JP (1) JPH05219451A (en)

Similar Documents

Publication Publication Date Title
US5157502A (en) Solid-state imaging device with continuously adjusted discharging in the high shutter speed range
US7692713B2 (en) Solid state image pickup device and camera utilizing a maximum value signal corresponding to a predetermined carrier-accumulation end level
JP3018492B2 (en) Exposure adjustment device for solid-state imaging device
JPH05219451A (en) Shutter speed controller for solid-state image pickup element
JP2750574B2 (en) Imaging device
EP0506031A1 (en) Illumination flicker correction for video cameras
JP2547212B2 (en) Auto white balance device
JP2942055B2 (en) Clamp circuit
JPH05130516A (en) Solid-state image pickup device
KR200217528Y1 (en) Signal Converter in Digital Camera_
JP2960431B2 (en) Imaging device and exposure control method thereof
JPH10276363A (en) Exposure controller, camera using it, feedback controller and its control method
JP2523864B2 (en) Automatic sensitivity control method for solid-state imaging device
JP2942058B2 (en) Clamp circuit
JP2547215B2 (en) Auto white balance device
KR200150090Y1 (en) Electronic iris of puls width modulation type
JP2745667B2 (en) Entrance camera device
JPH03256405A (en) Sawtooth voltage generation circuit
JP2526467Y2 (en) Imaging device
JP2547213B2 (en) Auto white balance device
JPH07184110A (en) Agc output adjustment circuit
JPH11341337A (en) Signal processor, image-pickup system, and phase synchronizing method
JPH0548975A (en) Image pickup device
JPS63260282A (en) Solid-state image pickup device
JPH0136752B2 (en)