JPH05218366A - 半導体基体の形成方法 - Google Patents

Abstract

(57)【要約】 【目的】 貼り合わせ法によるＳＯＩ構造の半導体装置
において、非多孔質半導体層に混入した不純物を除去す
ることにより、デバイス構造の自由度を向上し、また接
合時の温度を高温で行なえるようにし、単結晶層の品質
を向上させる。 【構成】 多孔質半導体層１３と、非多孔質半導体単結
晶層１１とを積層した第１の基体を形成する工程と、前
記第１の基体と第２の基体１５を貼り合わせる工程と、
前記貼り合わせた基体の前記多孔質半導体層１３をエッ
チングにより除去する工程と、を含むことを特徴とする
半導体基体の形成方法において、前記多孔質半導体層１
３をエッチングにより除去する工程の後、前記非多孔質
半導体単結晶層１１の表面層を除去することにより、該
非多孔質半導体単結晶中１１の不純物濃度を低くするこ
とを特徴とする半導体基体の形成方法。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体基体の形成方法
に関し、更に詳しくは、誘電体分離あるいは、絶縁物上
の単結晶半導体層に形成される電子デバイス、集積回路
に適する半導体基体の形成方法に関するものである。

【０００２】

【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、シリコン オン インシュレーター（ＳＯＩ）技術
として広く知られ、このＳＯＩ技術を利用したデバイス
は、通常のＳｉ集積回路を作製するバルクＳｉ基板では
到達しえない数々の優位点を有することから、多くの研
究が成されてきた。すなわち、ＳＯＩ技術を利用するこ
とで、１．誘電体分離が容易で高集積化が可能、２．対
放射線耐性に優れている、３．浮遊容量が低減され高速
化が可能、４．ウエル工程が省略できる、５．ラッチラ
ップを防止できる、６．薄膜化による完全空乏型電界効
果トランジスタが可能、等の優位点が得られる。

【０００３】上記したようなデバイス特性上の多くの利
点を実現するために、ＳＯＩ構造の形成方法について
は、ここ数十年に渡り研究されてきている。この内容
は、例えば以下の文献にまとめられている。

【０００４】Ｓｐｅｃｉａｌ Ｉｓｓｕｅ：“Ｓｉｎｇ
ｌｅ−ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ ｏｎ ｎｏｎ
−ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｉｎｓｕｌａｔｏｒ
ｓ”; ｅｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅｎ，Ｊ
ｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，
ｖｏｌｕｍｅ ６３，ｎｏ ３，ｐｐ４２９〜５９０
（１９８３）．また、古くは、単結晶サファイア基板上
に、ＳｉをＣＶＤ（化学気相法）で、ヘテロエピタキシ
ーさせて形成するＳＯＳ（シリコン オン サファイ
ア）が知られており、最も成熟したＳＯＩ技術として一
応の成功を収めはしたが、Ｓｉ層と下地サファイア基板
界面の格子不整合により大量の結晶欠陥、サファイア基
板からのアルミニュームのＳｉ層への混入、そして何よ
りも基板の高価格と大面積化への遅れにより、その応用
の広がりが妨げられている。

【０００５】比較的近年には、サファイア基板を使用せ
ずにＳＯＩ構造を実現しようという試みが行なわれてい
る。この試みは、次の二つに大別される。

【０００６】１．Ｓｉ単結晶基板を表面酸化後に、窓を
開けてＳｉ基板を部分的に表出させ、その部分をシード
として横方向へエピタキシャル成長させ、ＳｉＯ₂ 上へ
Ｓｉ単結晶層を形成する（この場合には、ＳｉＯ₂ 上に
Ｓｉ層の堆積をともなう。）。

【０００７】２．Ｓｉ単結晶基板そのものを活性層とし
て使用し、その下部にＳｉＯ₂ を形成する（この方法
は、Ｓｉ層の堆積をともなわない。）。

【０００８】上記１を実現する手段として、ＣＶＤによ
り、直接、単結晶層Ｓｉを横方向エピタキシャル成長さ
せる方法、非晶質Ｓｉを堆積して、熱処理により固相横
方向エピタキシャル成長させる方法、非晶質あるいは、
多結晶Ｓｉ層に電子線、レーザー光等のエネルギービー
ムを収束して照射し、溶融再結晶により単結晶層をＳｉ
Ｏ₂ 上に成長させる方法、そして、棒状ヒーターにより
帯状に溶融領域を走査する方法（Ｚｏｎｅ ｍｅｌｔｉ
ｎｇ ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）が知られ
ている。

【０００９】これらの方法にはそれぞれ一長一短がある
が、その制御性、生産性、均一性、品質に多大の問題を
残しており、いまだに、工業的に実用化したものはな
い。

【００１０】たとえば、ＣＶＤ法は平坦薄膜化するに
は、犠牲酸化が必要となり、固相成長法ではその結晶性
が悪い。また、ビームアニール法では、収束ビーム走査
による処理時間と、ビームの重なり具合、焦点調整など
の制御性に問題がある。

【００１１】このうち、Ｚｏｎｅ Ｍｅｌｔｉｎｇ Ｒ
ｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ法がもっとも成熟し
ており、比較的大規模な集積回路も試作されてはいる
が、依然として、点欠陥、線欠陥、面欠陥（亜粒界）等
の結晶欠陥は、多数残留しており、少数キャリヤデバイ
スを作成するにいたってない。

【００１２】上記２の方法であるＳｉ基板をエピタキシ
ャル成長の種子として用いない方法に於ては、次の４種
類の方法が挙げられる。

【００１３】１．Ｖ型の溝が表面に異方性エッチングさ
れたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上に多
結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓｉ基
板の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ溝
に囲まれて誘電分離されたＳｉ単結晶領域を形成する。

【００１４】この手法に於ては、結晶性は、良好である
が、多結晶Ｓｉを数百ミクロンも厚く堆積する工程、単
結晶Ｓｉ基板を裏面より研磨して分離したＳｉ活性層の
みを残す工程に、制御性、と生産性の点から問題があ
る。

【００１５】２．サイモックス（ＳＩＭＯＸ：Ｓｅｐａ
ｒａｔｉｏｎ ｂｙ ｉｏｎ−ｉｍｐｌａｎｔｅｄ ｏ
ｘｙｇｅｎ）と称されるＳｉ単結晶基板中に酸素のイオ
ン注入によりＳｉＯ₂ 層を形成する方法であり、Ｓｉプ
ロセスと整合性が良いため現在もっとも成熟した手法の
一つである。

【００１６】しかしながら、ＳｉＯ₂ 層形成をするため
には、酸素イオンを１０¹⁸ｉｏｎｓ／ｃｍ² 以上も注入
する必要があるが、その注入時間は長大であり、生産性
は高いとはいえず、また、ウエハコストは高い。更に、
結晶欠陥は多く存在し、工業的に見て、少数キャリヤデ
バイスを作製できる充分な品質に至っていない。

【００１７】３．多孔質Ｓｉの酸化による誘電体分離に
よりＳＯＩ構造を形成する方法。この方法は、Ｐ型Ｓｉ
単結晶基板表面にＮ型Ｓｉ層をプロトンイオン注入（イ
マイ他，Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏｌ
６３，５４７（１９８３））、もしくは、エピタキシャ
ル成長とパターニングによって島状に形成し、表面より
Ｓｉ島を囲むようにＨＦ溶液中の陽極化成法によりＰ型
Ｓｉ基板のみを多孔質化したのち、増速酸化によりＮ型
Ｓｉ島を誘電体分離する方法である。

【００１８】本方法では、分離されているＳｉ領域は、
デバイス工程の前に決定されており、デバイス設計の自
由度を制限する場合があるという問題点がある。

【００１９】即ち、従来のＳＯＩ構造の半導体基体を形
成する方法は、制御性、生産性、均一性、品質に多大の
問題を残しており、いまだに、工業的に十分に実用化し
たものはない。

【００２０】近年、上述した課題を解決するための手段
として、非多孔質半導体単結晶層と、多孔質半導体層と
を有する第１の基体を形成する工程と、前記第１の基体
の表面に、第２の基体を接合する工程と、前記接合した
基体の前記多孔質半導体層をエッチングにより除去する
工程とにより目的とする構造の半導体基体を形成する方
法（ＥＬＴＲＡＮ法）が研究されている。

【００２１】

【発明が解決しようとしている課題】前述したように、
近年、非多孔質半導体単結晶層と、多孔質半導体層とを
有する第１の基体を形成する工程と、前記第１の基体の
表面に、第２の基体を接合する工程と、前記接合した基
体の前記多孔質半導体層をエッチングにより除去する工
程とにより、目的とする構造の半導体基体を形成する方
法（ＥＬＴＲＡＮ法）が研究されているが、接合した基
体の非多孔質半導体単結晶層にボロン等の不純物が混入
し、特にその表面層で高濃度に存在し、デバイス構造作
製時の自由度を低くするという問題や、接合時の温度を
低くしなければならないため、単結晶層の品質向上が期
待出来ないといった解決すべき課題があった。

【００２２】図３は、このＥＬＴＲＡＮ基板中のボロン
（Ｂ）のＳＩＭＳ（二次イオン質量分析法）によるプロ
ファイル、及びＳＵＰＲＡ（Ｓｔａｎｆｏｒｄ Ｕｎｉ
ｖｅｒｓｉｔｙ Ｐｒｏｃｅｓｓ Ａｎａｌｙｓｉｓ）
シュミレーションによる深さに対するボロン濃度を示す
図である。図に示されるように、測定値と実測値にずれ
はあるものの、１０¹⁶〜１０¹⁷ｃｍ^-3のボロンが残留し
たものとなっている。

【００２３】（発明の目的）本発明の目的は、前述した
ＥＬＴＲＡＮ法において、非多孔質半導体単結晶層に混
入した不純物を除去し、その濃度を下げることにより、
デバイス構造の自由度を向上し、また接合時の温度を高
温で行なえるようにし、単結晶層の品質を向上させた半
導体基体の形成方法を提供することにある。

【００２４】

【課題を解決するための手段】本発明は、前述した課題
を解決するための手段として、多孔質半導体層と、非多
孔質半導体単結晶層とを積層した第１の基体を形成する
工程と、前記第１の基体と第２の基体を貼り合わせる工
程と、前記貼り合わせた基体の前記多孔質半導体層をエ
ッチングにより除去する工程と、を含むことを特徴とす
る半導体基体の形成方法において、前記多孔質半導体層
をエッチングにより除去する工程の後、前記非多孔質半
導体単結晶層の表面層を除去することにより、該非多孔
質半導体単結晶中の不純物濃度を低くすることを特徴と
する半導体基体の形成方法を有する。

【００２５】また、前記非多孔質半導体単結晶層の表面
層を除去する工程が、第２のエッチング工程であること
を特徴とし、また、前記非多孔質半導体単結晶層の表面
層を除去する工程が、酸化層を形成した後、前記第２の
エッチングにより除去する工程であることを特徴とし、
また、前記非多孔質半導体単結晶層の表面層を除去する
工程が、Ｎ₂ 雰囲気中でのアニール後、酸化層を形成
し、更にエッチング除去する工程であることを特徴と
し、また、前記非多孔質半導体単結晶層の表面層を除去
する工程が、塩素系ドライエッチングガスによる表面層
の除去後、酸化層を形成し、更にエッチング除去するこ
とを特徴とし、また、前記非多孔質半導体単結晶層の表
面層を除去する工程が、Ｈ₂ とＯ₂ の混合ガス中での前
記表面層の酸化、及び該酸化によって生じる酸化層を第
２のエッチングにより除去する工程よりなることを特徴
とし、また、前記酸化層を形成する工程がウエット酸化
であることを特徴とし、また、前記酸化層を形成し、該
酸化層を除去する工程を複数回、繰り返すことを特徴と
し、また前記多孔質層のエッチング除去から、前記第２
のエッチングを行なうまでの各工程での熱処理時におけ
るＰ型不純物のシリコン中での拡散定数をＤ_p1，Ｄ_p2，
・・・・Ｄ_pnとし、前記各工程の処理時間をｔ₁ ，ｔ
₂ ，・・・ｔ_n とし、前記第２のエッチング時の処理温
度における前記ｐ型不純物のシリコン中での拡散定数を
Ｄ_pE，該第２のエッチング時間をｔ_E ，該第２のエッチ
ング速度をｖ_Eとした場合、

【００２６】

【数１】 の関係が成立することを特徴とし、また、前記非多孔質
半導体単結晶層の表面層を除去する工程が、該表面層を
研磨する工程であることを特徴とし、また、前記不純物
がボロン（Ｂ）であることを特徴とする半導体基体の形
成方法により、前記課題を解決しようとするものであ
る。

【００２７】

【作用】本発明によれば、上述した工程により、前述し
た絶縁層上に結晶性の極めて優れた単結晶半導体層を積
層したＳＯＩ構造の半導体基体を得ることができる。

【００２８】また、経済性に優れて、大面積に渡り、均
一、平坦な、極めて優れた電気的特性、及び結晶性を有
する単結晶性の半導体層を有する基体を形成することが
できる。

【００２９】また、非多孔質半導体単結晶層に混入した
不純物を除去し、その濃度を下げることにより、デバイ
ス構造の自由度を向上し、また接合時の温度を高温で行
なうことができるようになるため、単結晶層の品質を向
上させることができる。

【００３０】また前記多孔質層のエッチング除去から、
前記第２のエッチングを行なうまでの各工程での熱処理
時におけるＰ型不純物のシリコン中での拡散定数を
Ｄ_p1，Ｄ_p2，・・・・Ｄ_pnとし、前記各工程の処理時間
をｔ₁ ，ｔ₂ ，・・・ｔ_n とし、前記第２のエッチング
時の処理温度における前記ｐ型不純物のシリコン中での
拡散定数をＤ_pE，該第２のエッチング時間をｔ_E ，該第
２のエッチング速度をｖ_Eとした場合、

【００３１】

【数１】 の関係が成立するように工程を行なうことにより、Ｐ型
不純物を深さ方向に拡散させることなく、除去すること
ができる。

【００３２】上記数１式において、左辺はエッチング量
を示し、右辺は多孔質層のエッチング除去後から、第２
のエッチングに至る工程での熱処理によるＰ型不純物の
拡散距離を示している。

【００３３】また、前記非多孔質半導体単結晶層の表面
層を除去する工程が、酸化層を形成した後、エッチング
除去することを繰り返す工程であることにより、より不
純物濃度を低減できるとともに、所望の層厚に制御する
ことができる。

【００３４】また、前記非多孔質半導体単結晶層の表面
層を除去する工程が、Ｎ₂ 雰囲気中でのアニール後、酸
化層を形成し、更にエッチング除去することを繰り返す
工程であることにより、一部の不純物を表面より外方に
拡散させ、不純物除去効果を高めることができる。

【００３５】また、前記非多孔質半導体単結晶層の表面
層を除去する工程が、塩素系ドライエッチングガスによ
る表面層の除去後、酸化層を形成し、更にエッチング除
去することを繰り返す工程であることにより、２００℃
以下の低温で不純物を拡散させることなく除去すること
ができる。

【００３６】また、前記酸化層を形成する工程がウエッ
ト酸化であることにより、不純物の拡散速度より十分早
い速度で高濃度を酸化、除去することができる。

【００３７】また、前記非多孔質半導体単結晶層の表面
層を除去する工程が、該表面層を研磨する工程であるこ
とにより、室温に近い低温で、不純物を除去することが
できる。

【００３８】〔実施態様例〕以下、半導体材料としてシ
リコンを例に挙げ、本発明の実施態様例を具体的に説明
するが、本発明における半導体材料はシリコンのみに何
等限定されるものではない。

【００３９】多孔質Ｓｉ層には、透過電子顕微鏡による
観察によれば、平均約６００オングストローム程度の径
の孔が形成されており、その密度は単結晶Ｓｉに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシ
ャル成長させることも可能である。ただし、温度１００
０℃以上では、内部の孔の周囲に位置する原子の再配列
が起こり、増速エッチングの特性が損なわれることがあ
る。このため、Ｓｉ層のエピタキシャル成長には、分子
線エピタキシャル成長、プラズマＣＶＤ、減圧ＣＶＤ
法、光ＣＶＤ、バイアス・スパッター法、液相成長法等
の低温成長可能な結晶成長法が好適に用いられる。

【００４０】また、多孔質層はその内部に大量の空隙が
形成されている為に、密度が半分以下に減少し得る。そ
の結果、単位体積あたりの表面積（比表面積）が飛躍的
に増大するため、その化学エッチング速度は、通常の非
多孔質単結晶層のエッチング速度に比べて、著しく増速
される。

【００４１】本発明は、前述した多孔質化した半導体の
２つの特性、即ち単結晶性が維持され、前記多孔質化し
た半導体基体上に非多孔質半導体単結晶をエピタキシャ
ル成長し得ること、及び非多孔質単結晶と比較して著し
くエッチング速度が速いことを利用するものであり、絶
縁性材料表面を有する基体上に高品質の非多孔質半導体
単結晶層を短時間に形成し得る。

【００４２】以下に、先ず、本発明の実施態様例とし
て、多孔質化を行う前にｐ型基板にｎ型層を形成し、そ
の後、陽極化成により，選択的にｐ型基板の部分のみを
多孔質化する方法の例を示す。

【００４３】図１（ａ）〜（ｆ）は、本発明を説明する
ための工程図で、夫々各工程に於ける模式的断面図とし
て示されている。

【００４４】先ず、図１（ａ）に示される様に、ボロン
を注入したＰ型Ｓｉ単結晶基板１２とその表面にプロト
ンをイオン注入したＮ型単結晶層１１を形成する。

【００４５】次に、図１（ｂ）に示される様に、Ｐ型Ｓ
ｉ単結晶基板１２を、裏面よりＨＦ溶液を用いた陽極化
成法によって、多孔質Ｓｉ層１３に変質させる。

【００４６】この多孔質Ｓｉ層１３は、単結晶Ｓｉの密
度２．３３ｇ／ｃｍ³ に比べて、その密度をＨＦ溶液濃
度を５０〜２０％に変化させることで、密度１．１〜
０．６ｇ／ｃｍ³ の範囲に変化させることができる。こ
の多孔質層は、上述したように、Ｐ型基板に形成され
る。

【００４７】更にシリコン酸化膜等の絶縁膜１４を、Ｎ
型単結晶層（非多孔質半導体単結晶層）１１表面に形成
する。

【００４８】次に、図１（ｃ）に示すように、もう一つ
のＳｉ基板１５を用意して、前記工程で作製した第１の
基体の絶縁層１４表面に、第２の基体としてＳｉ基板１
５を貼り合わせる。

【００４９】その後、加熱（加熱条件：１０００〜１１
００℃，１２０分間，Ｎ₂ 雰囲気）することにより、２
枚の基体は強固に接合される。この時、従来はＰ型不純
物の拡散を抑制する必要があるため、８５０〜９５０℃
程度の比較的低温で加熱する必要があったが、本発明の
方法によればＰ型不純物を効果的に除去する手段がある
ため、前述した、従来より高い温度で処理することがで
き、これにより結晶品質の向上が期待できる。

【００５０】この後に、図１（ｄ）に示すように、多孔
質Ｓｉ基板１３を全部エッチングして除去し、絶縁層１
４上に薄膜化した非多孔質単結晶シリコン層１１を残存
させ形成する。

【００５１】しかしながら、この時点では、非多孔質単
結晶シリコン層１１には導電型を決定するため注入され
た不純物としてのボロン（Ｂ）が高濃度に混入されてお
り、特にその表面層では高濃度に存在している。そこ
で、次に非多孔質単結晶シリコン層の表面層を除去する
ことにより、不純物を除去する。

【００５２】これには、Ｈ₂ とＯ₂ の混合ガス中での酸
化、及びこの酸化物をエッチング除去する工程や、Ｎ₂
雰囲気中でのアニール後、ウエット酸化による酸化層を
形成し、更にエッチング除去することを繰り返す工程
や、塩素系ドライエッチングガスによる表面層の除去
後、ウエット酸化による酸化層を形成し、更にエッチン
グ除去することを繰り返す工程や、該表面層を研磨する
工程等により、達成される。

【００５３】図１（ｅ）は、多孔質を除去した後、１０
００℃のウエット酸化により、非多孔質単結晶シリコン
層１１の表面層を酸化し、酸化層１６を形成した図であ
る。

【００５４】次に、第２のエッチングにより、この酸化
層１６と供に不純物を除去することにより、図１（ｆ）
のような不純物濃度の低い基板を得ることができる。こ
の場合、第２のエッチング工程（エッチング条件：Ｈ₂
Ｏ：ＨＦ＝３：１混合溶液等）により、酸化層１６を除
去することができる。

【００５５】また単結晶層１１表面層の酸化と、除去と
いう工程を何度か繰り返すことにより、不純物濃度の低
い、目的とする膜厚の単結晶層１１を得ることができ
る。

【００５６】図２は、ウエット酸化（酸化条件：Ｎ₂ ＋
Ｏ₂ ／Ｈ₂ ，１０００℃，６時間）と、第２のエッチン
グ（エッチング条件：Ｈ₂ Ｏ：ＨＦ＝３：１混合溶液に
よるエッチング）を４回繰り返した時のボロン（Ｂ）の
プロファイルを示した図である。図に示されるように、
工程を繰り返すごとに不純物としてのボロン（Ｂ）濃度
は低下していく。

【００５７】こうして、絶縁層１４を介したＳｉ基板１
５上に結晶性がシリコンウエハと同等、かつ不純物濃度
の低い単結晶Ｓｉ層１１が、平坦に、しかも均一に薄層
化されて、ウエハ全域に、大面積に形成される。

【００５８】こうして得られた半導体基板は、絶縁分離
された電子素子作製という点から見ても好適に使用する
ことができる。

【００５９】また、他の実施態様例として、多孔質化を
行う前に単結晶表面に絶縁層を形成しておくこともで
き、また、貼り合される側の基体（第２の基体）を透明
石英等の透明基体とすることもできる。

【００６０】

【実施例】以下、本発明の実施例について説明する。

【００６１】（実施例１）図１の工程図を参照しなが
ら、本発明の実施例１を説明する。

【００６２】２００ミクロンの厚みを持った不純物とし
てボロンを注入したＰ型（１００）Ｓｉ基板１２、及び
その表面にプロトンのイオン注入によって、Ｎ型Ｓｉ層
１１を１ミクロン形成した。Ｈ⁺ 注入量は、５×１０¹⁵
（ｉｏｎｓ／ｃｍ² ）であった（図１（ａ））。

【００６３】この基板を５０％のＨＦ溶液中において陽
極化成を行った。この時の電流密度は、１００ｍＡ／ｃ
ｍ² であった。この時の多孔質化速度は８．４μｍ／ｍ
ｉｎ．であり、２００ミクロンの厚みを持ったＰ型（１
００）Ｓｉ基板１２全体は、２４分で多孔質化（１３部
分）された。前述したようにこの陽極化成では、Ｐ型
（１００）Ｓｉ基板１２のみが多孔質化（１３部分）さ
れ、Ｎ型Ｓｉ層１１には変化がなかった（図１
（ｂ））。

【００６４】次にエピタキシャル層（不図示）を成長さ
せ、該エピタキシャル層１１上に熱酸化膜１４を５００
Å成長させた。これは水素，酸素の混合ガス中８５０℃
の温度で５０分おこなった。

【００６５】次に、この第１の基体の絶縁層１４の表面
に、第２の基体として、一方の表面に５０００オングス
トロームの酸化層（不図示）を形成したＳｉ基板１５を
重ね合わせ、Ｎ₂ 雰囲気中で１０００〜１１００℃，２
時間加熱することにより、両者のＳｉ基板は、強固に接
合された（図１（ｃ））。これは、従来の接合温度８５
０〜９５０℃に比較して、高い温度であり、単結晶層の
品質向上が期待できる。

【００６６】次に、多孔質層１３をエッチングに除去す
る。エッチング液としては、フッ硝酸酢酸溶液（１：
３：８）を用いた。通常のＳｉ単結晶のフッ硝酸酢酸溶
液に対するエッチング速度は、約毎分１ミクロン弱程度
（フッ硝酸酢酸溶液 １：３：８）であるが、多孔質層
のエッチング速度はその百倍ほど増速される。すなわ
ち、２００ミクロンの厚みをもった多孔質化されたＳｉ
基板１３は、２分で除去された。

【００６７】こうしてＳｉＯ₂ 層１４上に０．５μｍの
厚みを持った単結晶Ｓｉ層１１が形成できた（図１
（ｄ））。

【００６８】次に、非多孔質シリコン単結晶層１１の表
面をウエット酸化（酸化条件：１０００℃，Ｈ₂ ／Ｏ₂
混合ガス中、６時間酸化）することにより、酸化層１６
を形成する（図１（ｅ））。

【００６９】次に、第２のエッチング（エッチング条
件：Ｈ₂ Ｏ：ＨＦ＝３：１混合溶液でエッチング）する
ことにより、酸化層１６を除去する。

【００７０】また前記多孔質層のエッチング除去から、
前記第２のエッチングを行なうまでの各工程での熱処理
時におけるＰ型不純物のシリコン中での拡散定数を
Ｄ_p1，Ｄ_p2，・・・・Ｄ_pnとし、前記各工程の処理時間
をｔ₁ ，ｔ₂ ，・・・ｔ_n とし、前記第２のエッチング
時の処理温度における前記ｐ型不純物のシリコン中での
拡散定数をＤ_pE，該第２のエッチング時間をｔ_E ，該第
２のエッチング速度をｖ_Eとした場合、

【００７１】

【数１】 の関係が成立するように工程を行なうことにより、Ｐ型
不純物を深さ方向に拡散させることなく、除去すること
ができる。

【００７２】本実施例の場合、工程を１・・ウエット酸
化と考え、各パラメータを、 ｖ_E ＝１０００（Å／ｍｉｎ），ｔ_E ＝１０（ｍｉ
ｎ），Ｄ_p1＝１．５Ｅ−１４（ｃｍ² ／ｓ），ｔ₁ ＝３
６０×６０（ｓ），Ｄ_pE≒０ として、上記数１式に代入し、

【００７３】

【数２】 とすることにより、濃度を１０¹⁵ｃｍ^-3台にすることが
できた。

【００７４】以上の工程により、単結晶シリコン層１１
に含まれる不純物を取り除き、不純物濃度を低減させる
ことができるともに、表面層の酸化、エッチング除去の
工程を繰り返すことにより、更に不純物濃度を低減させ
るとともに、所望の膜厚の単結晶層１１を得ることがで
きる。 （実施例２）２００ミクロンの厚みを持ったＰ型（１０
０）単結晶Ｓｉ基板を５０％のＨＦ溶液中において陽極
化成を行った。この時の電流密度は、１００ｍＡ／ｃｍ
² であった。この時の多孔質化速度は、８．４μｍ／ｍ
ｉｎ．であり２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板全体は、２４分で多孔質化された。

【００７５】次に、Ｐ型（１００）多孔質Ｓｉ基板上に
液相成長法により、Ｓｉエピタキシャル層を０．５ミク
ロン低温成長させた。成長条件は、以下のとおりであ
る。

【００７６】 溶 媒 ： Ｓｎ 成長温度 ： ９００℃ 成長雰囲気 ： Ｈ₂ 成長時間 ： １０分 次に、エピタキシャル層上に減圧気相成長法により、絶
縁層としてシリコン窒化膜を１μｍ堆積して、第１の基
体とした。堆積した条件は、以下のとおりである。

【００７７】 成長温度 ： ８００℃ ガ ス ： ＳｉＨ₂ Ｃｌ₂ ，ＮＨ₃ ，Ｎ₂ 成長速度 ： １００Å／ｍｉｎ． 次に、この第１の基体のシリコン窒化膜の表面に、第２
の基体として、一方の表面に５０００オングストローム
の酸化層を形成したＳｉ基板を重ねあわせ、酸素雰囲気
中で１０００℃，２．０時間加熱することにより、両者
のＳｉ基板は、強固に接合された。

【００７８】前述したように、通常のＳｉ単結晶のフッ
硝酸酢酸溶液に対するエッチング速度は、約毎分１ミク
ロン弱程度（フッ硝酸酢酸溶液 １：３：８）である
が、多孔質層のエッチング速度はその百倍ほど増速され
る。すなわち、２００ミクロンの厚みをもった多孔質化
されたＳｉ基板は、２分で除去された。

【００７９】こうしてＳｉＮ層上に０．５μｍの厚みを
持った単結晶Ｓｉ層が形成できた。

【００８０】次に、この基板をＮ₂ 中でアニールするこ
とにより、単結晶Ｓｉ中のボロン等の不純物を外方向に
追い出す。アニール条件としては（Ｎ₂ 雰囲気，１００
０℃，６０分）とした。

【００８１】その後、ウエット酸化（酸化条件：１００
０℃，Ｏ₂ ／Ｈ₂ 混合ガス中，６時間の酸化）により単
結晶Ｓｉ層の表面を酸化し、不純物を含む酸化層とし
た。

【００８２】次に、第２のエッチング（エッチング条
件：Ｈ₂ Ｏ：ＨＦ＝３：１混合溶液によるウエットエッ
チング）により、酸化層を除去するとともに不純物も除
去する。

【００８３】必要に応じて、アニール〜第２のエッチン
グを繰り返すことにより、所望の厚さの不純物濃度の低
い単結晶層を得ることができる。 （実施例３）２００ミクロンの厚みをもったＰ型（１０
０）単結晶Ｓｉ基板の一方の表面からプロトンを注入し
てｎ型とし、同じ面上にＬＰＣＶＤによりシリコン窒化
膜を１μｍ堆積した。堆積条件は以下のとおりである。

【００８４】 成長温度 ： ８００℃ ガ ス ： ＳｉＨ₂ Ｃｌ₂ ，ＮＨ₃ ，Ｎ₂ 成長速度 ： １００Å／ｍｉｎ． 次にこの基板を５０％のＨＦ溶液中において陽極化成を
行った。この時の電流密度は、１００ｍＡ／ｃｍ² であ
った。この時の多孔質化速度は、８．４μｍ／ｍｉｎ．
であり２００ミクロンの厚みを持ったＰ型（１００）Ｓ
ｉ基板全体は、２４分で多孔質化され、第１の基体とし
た。

【００８５】次に、第１の基体の窒化膜の表面に、第２
の基体として、透明石英基板を重ねあわせ、酸素雰囲気
中で１０００℃，２．０時間加熱することにより、両者
の基板は、強固に接合された。

【００８６】前述したように、通常のＳｉ単結晶のフッ
硝酸酢酸溶液に対するエッチング速度は、約毎分１ミク
ロン弱程度（フッ硝酸酢酸溶液 １：３：８）である
が、多孔質層のエッチング速度はその百倍ほど増速され
る。すなわち、２００ミクロンの厚みをもった多孔質化
されたＳｉ基板は、２分で除去された。

【００８７】透過電子顕微鏡による断面観察の結果、薄
膜単結晶Ｓｉ層には新たな結晶欠陥は導入されておら
ず、良好な結晶性が維持されていることが確認された。

【００８８】次に、塩素系ガスを用いたドライエッチン
グにより、１μｍ程度単結晶Ｓｉ層を除去する。

【００８９】その後、ウエット酸化（酸化条件：１００
０℃，Ｈ₂ ／Ｏ₂ 混合ガス，６時間）、第２のエッチン
グ（エッチング条件：Ｈ₂ Ｏ：ＨＦ＝３：１混合溶液中
のエッチング）により、単結晶Ｓｉ層に含まれる不純物
を酸化層とともに除去する。

【００９０】これにより、透明基板上に結晶性の優れ
た、不純物濃度の低い薄膜単結晶を得ることができた。

【００９１】

【実施例４】本実施例でも、前述した実施例１と同様に
して、図１（ｄ）に示されるＳｉ基板１５上の絶縁層１
４上に結晶性の優れた非多孔質単結晶層１１を形成し
た。

【００９２】次に、本実施例では、非多孔質単結晶層１
１の不純物濃度の高い表面層を研磨することにより、ボ
ロン等の不純物を除去した。これは、研磨機を用い、表
面から２μｍ程度研磨することにより、不純物濃度を下
げるとともに、表面の平坦化も行なうことができる。

【００９３】

【発明の効果】以上説明したように、本発明によれば、
絶縁物基板上に結晶性が単結晶ウエハ並に優れたＳｉ結
晶層を得るうえで、生産性、均一性、制御性、経済性の
面において卓越した方法を提供することができる。

【００９４】特に本発明によれば、素子形成部となる単
結晶層として、不純物濃度が低い単結晶層を得ることが
できるため、素子構造を形成するにあたって自由度が向
上する。

【００９５】また、貼り合わせ後に単結晶層の不純物濃
度を低下させる工程を有することから、貼り合わせ時の
温度を高温とすることができ、単結晶層の品質を向上さ
せることができる。

【００９６】更に本発明によれば、従来のＳＯＩデバイ
スの利点を実現し、応用可能な半導体基板の作製方法を
提供することができる。

【００９７】また、本発明によれば、ＳＯＩ構造の大規
模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭ
ＯＸの代替足り得る半導体基板の作製方法を提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明の実施態様例及び実施例１の工程を説明
するための模式的断面図である。

【図２】本発明の方法を説明するための不純物濃度の変
化図である。

【図３】単結晶基板に含まれる不純物（Ｂ）のプロファ
イル図である。

【符号の説明】

１１ ｎ型半導体層（非多孔質半導体単結晶層） １２ ｐ型半導体層 １３ 多孔質半導体層 １４ 絶縁層 １５ シリコン基板

Claims (11)

【特許請求の範囲】
1. 【請求項１】 多孔質半導体層と、非多孔質半導体単結
   晶層とを積層した第１の基体を形成する工程と、 前記第１の基体と第２の基体を貼り合わせる工程と、 前記貼り合わせた基体の前記多孔質半導体層をエッチン
   グにより除去する工程と、を含むことを特徴とする半導
   体基体の形成方法において、 前記多孔質半導体層をエッチングにより除去する工程の
   後、前記非多孔質半導体単結晶層の表面層を除去するこ
   とにより、該非多孔質半導体単結晶中の不純物濃度を低
   くすることを特徴とする半導体基体の形成方法。
2. 【請求項２】 前記非多孔質半導体単結晶層の表面層を
   除去する工程が、第２のエッチング工程であることを特
   徴とする請求項１に記載の半導体基体の形成方法。
3. 【請求項３】 前記非多孔質半導体単結晶層の表面層を
   除去する工程が、酸化層を形成した後、前記第２のエッ
   チングにより除去する工程であることを特徴とする請求
   項１に記載の半導体基体の形成方法。
4. 【請求項４】 前記非多孔質半導体単結晶層の表面層を
   除去する工程が、Ｎ₂ 雰囲気中でのアニール後、酸化層
   を形成し、更にエッチング除去する工程であることを特
   徴とする請求項１に記載の半導体基体の形成方法。
5. 【請求項５】 前記非多孔質半導体単結晶層の表面層を
   除去する工程が、塩素系ドライエッチングガスによる表
   面層の除去後、酸化層を形成し、更にエッチング除去す
   ることを特徴とする請求項１に記載の半導体基体の形成
   方法。
6. 【請求項６】 前記非多孔質半導体単結晶層の表面層を
   除去する工程が、Ｈ₂ とＯ₂ の混合ガス中での前記表面
   層の酸化、及び該酸化によって生じる酸化層を第２のエ
   ッチングにより除去する工程よりなることを特徴とする
   請求項１に記載の半導体基体の形成方法。
7. 【請求項７】 前記酸化層を形成する工程がウエット酸
   化である請求項３又は４に記載の半導体基体の形成方
   法。
8. 【請求項８】 前記酸化層を形成し、該酸化層を除去す
   る工程を複数回、繰り返すことを特徴とする請求項３〜
   ７のいずれか１項に記載の半導体基体の形成方法。
9. 【請求項９】 前記多孔質層のエッチング除去から、前
   記第２のエッチングを行なうまでの各工程での熱処理時
   におけるＰ型不純物のシリコン中での拡散定数をＤ_p1，
   Ｄ_p2，・・・・Ｄ_pnとし、前記各工程の処理時間をｔ
   ₁ ，ｔ₂ ，・・・ｔ_n とし、前記第２のエッチング時の
   処理温度における前記ｐ型不純物のシリコン中での拡散
   定数をＤ_pE，該第２のエッチング時間をｔ_E ，該第２の
   エッチング速度をｖ_E とした場合、 【数１】 の関係が成立することを特徴とする請求項２又は３に記
   載の半導体基体の形成方法。
10. 【請求項１０】 前記非多孔質半導体単結晶層の表面層
    を除去する工程が、該表面層を研磨する工程であること
    を特徴とする請求項１に記載の半導体基体の形成方法。
11. 【請求項１１】 前記不純物がボロン（Ｂ）であること
    を特徴とする請求項１に記載の半導体基体の形成方法。