JPH05216794A

JPH05216794A - 相互問い合わせ要求に優先権を与える方法及び装置

Info

Publication number: JPH05216794A
Application number: JP4228126A
Authority: JP
Inventors: Robert Dov Herzl; ロバート・ドブ・ハーツル; Linda L Quinn; リンダ・リゴールト・クイン; Russell E Schroter; ラッセル・エバン・シュローター
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1991-09-05
Filing date: 1992-08-27
Publication date: 1993-08-27
Anticipated expiration: 2009-10-12
Also published as: EP0531004A3; JPH0680503B2; EP0531004A2; US5361368A

Abstract

(57)【要約】【目的】相互問い合わせ（ＸＩ）要求を１マシン・サ
イクル内で受け取ることができないほど長いケーブルの
使用によつて伝播遅延が生じる場合に、複数のＸＩ要求
に対して優先順序を付ける。【構成】近接地及び遠隔地からのＸＩ要求は、それら
に優先順序が付けられる前に、ストレージ制御エレメン
ト（ＳＣＥ）の臨時レジスタ８５、８６にラツチされ
る。近接地からのＸＩ要求は、近接地の遅延レジスタ８
７によつて段階付けされる。遠隔地のＸＩ要求が近接地
のＸＩ要求よりも１マシン・サイクル早く発生される場
合か、または、近接地及び遠隔地の両方からのＸＩ要求
が同時に発生された場合であつて、遠隔地のＸＩ要求が
マスタＳＣＥ０制御８１からの要求の場合には、近接地
のＸＩ要求は、臨時レジスタ８５、８６からではなく、
同期制御ロジツク８９の制御の下で、近接地の遅延レジ
スタ８７から選択される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、他のプロセツサからの
相互問い合わせ（cross interrogate、ＸＩ）要求を各プ
ロセツサが処理する多重プロセツサ（ＭＰ）データ処理
システムに係るものである。より詳細に言えば、相互問
い合わせ要求を１マシン・サイクル内で受け取ることが
できない程長いケーブルの使用によつて伝播遅延が生じ
る場合に、複数の問い合わせ要求間に優先順序を与える
技術に関する。

【０００２】

【従来の技術】別個のプロセツサ中で同時に実行するこ
とのできる動作を並列に遂行することによつてスループ
ツトを向上するような高性能の多重プロセツサ（ＭＰ）
のコンピユータ・システムが開発されている。ＭＰコン
ピユータ・システムにおける各中央プロセツサ（ＣＰ）
は独立して並列に動作するが、データを交換する必要が
生じた時には、プロセツサ相互の間、または主ストレー
ジ（ＭＳ）とプロセツサの間で通信を行なう。ＣＰ及び
ＭＳは、データを交換するために接続される入／出力
（Ｉ／Ｏ）ポートを持つている。

【０００３】夫々のＣＰがそれら自身のキヤツシユ・メ
モリを持つていることを特徴とする強結合の多重プロセ
ツサ・システムとして知られているタイプのＭＰシステ
ムにおいては、システムの種々のレベルにおけるデータ
の整合性の問題がある。この問題をより特定して言え
ば、多重プロセツサのコンピユータ・システムにおい
て、メモリ階層の隣接レベルの間でデータの一貫性が保
てないことがあり得ると言う問題である。例えば、複数
のＣＰの内の１つのＣＰがあるデータのコピーを変更す
ることによつて、これら複数のキヤツシユが同じデータ
について異なつたバージヨンのものを持つことがある。
従つて、各プロセツサのキヤツシユは、複数のキヤツシ
ユ中のラインにおいて何が発生したかを同時期に知つて
いなければならない。同じ主ストレージを共有する多数
のＣＰを持つＭＰシステムにおいて、各ＣＰは、アクセ
スが生じた時、アーキテクチヤの仕様に従つたデータの
更新された最新のバージヨンを得ることが要求される。
このためにキヤツシユの間のデータの一貫性を常に監視
することが必要となる。

【０００４】キヤツシユのデータの一貫性の問題につい
て幾つかの解決方法が提案されている。初期の解決方法
は、１９７６年のＡＧＩＰＳの会報に記載されたタング
（C.K.Tang）の「Cache System Design in the Tightly
Coupled Multi-processor System」と題する記事と、
１９７８年１２月の「IEEE Transactions on Computer
s」におけるセンシア（L.M.Censier）等の「A New Solu
tion to Coherence Problems in Multicache Systems」
と題する記事（１１１２頁乃至１１１８頁）とに記載さ
れている。センシア等は、中央に纒められた大域アクセ
ス権限テーブルを使用することにより、共有された書き
込み可能なデータを複数個のキヤツシユ中に存在させる
ことを可能にする方法を記載している。また、タングは
メモリ・ブロツクの状態を維持するためにキヤツシユの
コピー・デイレクトリを使用することを提案している
が、センシア等は、同じ状態ビツトで各メモリ・ブロツ
クをタグすることを提案している。

【０００５】これらの初期の提案による解決方法は、必
要がある時に、相互問い合わせ（ＸＩ）要求を達成する
ためにどのようにして記録するかについての問題を解決
する。このアイデアは、どのプロセツサのキヤツシユが
ラインのコピーを所有しているか、そして、その中のど
のキヤツシユがそのラインを変更したかについての情報
をコピー・タグ、またはメモリ・タグとして大域デイレ
クトリに記録することに着想の原点がある。基本的な動
作は、プロセツサがラインにストアする時の状態を大域
テーブルに記録（MODIFIEDビツトによつて）させること
である。ストア・イン・キヤツシユが使用されているの
で、プロセツサのキヤツシユ・コントローラは、どのラ
インが変更されたのか、またはどのラインが専用ライン
であるかをそれ自身のキヤツシユ・デイレクトリから知
る。プロセツサの非変更ラインにストアすることは、ス
トレージ・コントローラと同期することが必要であり、
先ず、MODIFIED状態を得る。従つて、キヤツシユがシス
テムのラインのコピーだけしか持つていない場合でも、
プロセツサがストレージ・ブロツクに対してストアを実
際に発生しなければ、ストレージ・ブロツクをプロセツ
サに対して排他的状態、即ち変更可能状態にすることは
できない。

【０００６】米国特許第４３９４７３１号に記載されて
いるように、より一般的な意味におけるＥＸ（排他的）
状態は、ラインがキヤツシユの中にストアされていない
場合でも、ストレージ制御エレメント（ＳＣＥ）に知ら
せることなく、プロセツサによつてキヤツシユにストア
することができる。これは、例えばＩＢＭ／３０８１シ
ステムにおいて可能なので、微妙な差異であるが概念的
な観点からは重要なことであり、後続のストアが到来す
る「可能性がある（likely）」場合に、プロセツサのラ
インのＥＸ状態を獲得する。

【０００７】従来のＭＰシステムにおいては幾つかのキ
ヤツシユのタイプがある。キヤツシユの１つのタイプ
は、ＩＢＭ／３７０のモデル３０３３ＭＰに関する米国
特許第４１４２２３４号に記載されているようなストア
・スルー（store through-ＳＴ）キヤツシユである。Ｓ
Ｔキヤツシユのデザインは、主ストレージへのデータの
更新の際のＣＰが主ストレージに直接にデータをストア
する動作を妨げるものではない。主ストレージに対して
ストア・スルー・キヤツシユを更新する時、ストアされ
たキヤツシユ・ラインの遠隔コピーを無効にするため
に、相互問い合わせ（ＸＩ）要求の動作が行なわれる。
ストレージ制御エレメント（ＳＣＥ）は、主ストレージ
（ＭＳ）のストア要求を待ち行列にして、適当なストア
・スタツクを維持し、そして、バツフア制御エレメント
（ＢＣＥ）とＳＣＥとの間の標準的な通信によつて、ス
トア・スタツクが溢れ状態になるのを回避する。ＳＣＥ
のストア・スタツクが一杯になつた時、満杯の状態が除
去されるまで、関連するＢＣＥは、そのＭＳのストアを
保留する。

【０００８】キヤツシユの他のタイプは、米国特許第３
７３５３６０及び同第４７７１１３７号に記載されてい
るようなストア・イン・キヤツシユ（ＳＩＣ）である。
ＳＩＣキヤツシユ・デイレクトリは、米国特許第４３９
４７３１号に記載されているように、ストア・イン・キ
ヤツシユ中の各ラインは、排他的／読取専用（ＥＸ／Ｒ
Ｏ）フラグ・ビツトによつて制御される多重プロセツサ
の共有率（shareability）を持つている。ＳＴキヤツシ
ユとＳＩＣキヤツシユとの間の主な相違は、ＳＩＣ中の
すべてのストアがキヤツシユそれ自身に差し向けられる
という点である（ストアされたラインがＳＩＣキヤツシ
ユになければ、キヤツシユ・ミスを発生する）。また、
米国特許第４５０３４９７号において、取り出しミスの
場合のデータ転送は、コピーが遠隔地のキヤツシユ中に
あれば、キヤツシユからキヤツシユへの転送（ＣＴＣ）
によつて行なわれる。各キヤツシユ中のデイレクトリの
コピーを含むＳＣＥが使用される。これは、相互問い合
わせ（ＸＩ）要求の決定によりＳＣＥにおいて解決され
るのを可能にする。通常、キヤツシユ・ラインの変更
は、ラインがキヤツシユから置換されたときにだけ、主
ストレージに対して更新される。

【０００９】非常に大型の多重プロセツサ（ＭＰ）シス
テムにおいて、複数のＳＣＥが使用され、そして、これ
らのＳＣＥは相互に通信しなければならない。ＳＣＥの
間の物理的な接続が長い場合には、相互問い合わせ（Ｘ
Ｉ）要求の優先権付与に関して問題が生じる。従来のマ
シン中のＳＣＥの間のケーブルは、一方のＳＣＥによつ
て発生されたＸＩ要求が同じマシン・サイクルにおいて
他方のマシンに到着する程に充分に短いものであつた。
然しながら、１マシン・サイクルよりも長い遅延がプロ
セツサの間の接続体に発生した場合には、ケーブルの長
さによつて発生した遅延によつて、時間的なシーケンス
から外れた遠隔かつ、ローカルな処理要求が発生するこ
とになる。そのような大型のマシンにおいては、相互問
い合わせ要求の時間的な順序を適当に維持するために、
相互問い合わせ要求の優先権を与える機構が必要であ
る。

【００１０】

【発明が解決しようとする課題】従つて、本発明の目的
は、相互問い合わせ要求源を相互に接続するケーブルの
伝播遅延のために、相互問い合わせ要求が１マシン・サ
イクル内で受け取ることができない場合に、複数の相互
問い合わせ要求源の間の相互問い合わせ要求に優先順序
を与える効果的な機構を与えることにある。

【００１１】

【課題を解決するための手段】本発明に従つて、近接
地、又は遠隔地からの相互問合わせ（ＸＩ）要求は、そ
れらの要求に優先順序が付けられる前に、ストレージ制
御エレメント（ＳＣＥ）の臨時的なレジスタ、即ち、近
接地用レジスタ及び遠隔地用レジスタにラツチされる。
近接地からのＸＩ要求は、近接地の遅延レジスタに順序
付けされる。遠隔地のＸＩ要求が近接地のＸＩ要求より
も１マシン・サイクル早く発生される場合か、または、
近接地及び遠隔地の両方からのＸＩ要求が同時に発生さ
れた場合には、近接地からのＸＩ要求は、臨時的なレジ
スタからではなく、同期制御ロジツクの制御の下で、近
接地の遅延レジスタから選択される。なお遠隔地のＸＩ
要求はマスタＳＣＥから行なわれる。近接地からのＸＩ
要求の順序付けは、ＳＣＥの間のケーブルの長さに対応
した複数のマシン・サイクルに拡張することができる。

【００１２】

【実施例】図１を参照すると、本発明を適用するための
多重プロセツサ（ＭＰ）システムのブロツク図が示され
ている。このＭＰシステムは、４つの中央プロセツサ
（ＣＰ₀、ＣＰ₁、ＣＰ₂及びＣＰ₃）ＣＰ１０、１１、１
２及び１３を含み、各ＣＰはインストラクシヨン実行
（ＩＥ）ユニツト１４、１５、１６及び１７と、バツフ
ア制御ユニツト（ＢＣＥ）２０、２１、２２及び２３と
を含んでいる。各ＩＥユニツトは主ストレージ（ＭＳ）
５０中のオペランドの取り出し動作及びストア動作を要
求するインストラクシヨンを発生するハードウエア及び
マイクロコードを含んでいる。

【００１３】ＩＥユニツト１４乃至１７は、関連するキ
ヤツシユ制御、ＢＣＥ２０乃至２３に対して、フエツチ
・コマンド、即ち取り出しコマンド、あるいはストア・
コマンドを発生することによつて取り出し動作、または
ストア動作を開始する。ＢＣＥ２０乃至２３は、関連す
るプロセツサのキヤツシユ・デイレクトリ（ＰＤ）を持
つプロセツサのストア・イン・キヤツシユ（ＳＩＣ）
と、関連するＣＰ１０乃至１３によつて排他的に使用さ
れるすべてのプロセツサのキヤツシユ制御とを含んでい
る。一般に、ＣＰはオペランドが必要とする各ダブルワ
ード（ＤＷ）単位の取り出しコマンド、またはストア・
コマンドを発生する。若し、ＤＷを含むキヤツシユ・ラ
インがＰＤの中にあれば（この場合を「キヤツシユヒツ
ト」という）、ＤＷは、コマンドに従つてキヤツシユ中
に取り出され、またはストアされる。キヤツシユのオペ
ランド取り出しヒツトに対して、ストレージ・アクセス
は、ＢＣＥの外部に行くのを必要とせずに完了される。
時々、必要とされるＤＷがキヤツシユ中にはないことが
ある（この場合をキヤツシユ・ミスという）。ＩＥの取
り出しコマンド、またはストア・コマンドの実行が完了
する前に、ＤＷは主ストレージから取り出されていなけ
ればならない。これを行なうために、ＢＣＥは、対応す
る取り出しコマンド、またはストア・ミス・コマンドを
発生し、取り出しコマンド、またはストア・ミス・コマ
ンドは、ＩＥユニツトによつて必要とされるＤＷを有す
るデータのライン・ユニツトを主ストレージ５０から獲
得するために、ストレージ制御エレメント（ＳＣＥ）３
０を要求する。ラインの単位は、ライン領域に従つて主
ストレージ５０中にストアされるが、しかし、ミスされ
たライン転送が完了する前に現在進行中のＩＥ要求を保
持するために、必要なＤＷは、要求したＢＣＥに返還さ
れるべき取り出されたライン中の最初のＤＷである。

【００１４】ＳＣＥ３０はＣＰ１０乃至１３と、主スト
レージ５０とに接続されている。主ストレージ５０は、
複数個の基本ストレージ・モジユール（ＢＳＭ）のコン
トローラＢＳＣ₀、ＢＳＣ₁、ＢＳＣ₂及びＢＳＣ₃（ＢＳ
Ｃ５１、５２、５３及び５４）を含んでおり、基本スト
レージ・モジユールの各コントローラは、２つのＢＳＭ
０（６０、６２、６４及び６６）及びＢＳＭ１（６１、
６３、６５及び６７）で構成されている。４つのＢＳＣ
５１乃至５４の各々はＳＣＥ３０に接続されている。

【００１５】従来の多重システムにおいて、ＳＣＥ３０
は４つのコピー・デイレクトリ（ＣＤ）３１、３２、３
３及び３４を含んでおり、各ＣＤは、米国特許第４３９
４７３１号に記載されたものと同じ態様でＢＣＥの１つ
の中の対応するプロセツサ・キヤツシユ・デイレクトリ
（ＰＤ）の内容の１つのイメージを含んでいる。ダブル
ワード幅の双方向性のデータ・バスは、主ストレージ中
の各ＢＳＭ６０乃至６７及び対応するＳＣＥポートの間
と、ＳＣＥポートからＩ／Ｏチヤンネル・プロセツサ４
０への間、及び対応するＣＰ１０乃至１３の各々の間と
に与えられている。データ・バスと共に、制御信号とア
ドレス信号のために１組のコマンド・バスがある。ＣＰ
がＤＷのアクセス要求に際してキヤツシユ・ミスに遭遇
した時、そのＢＣＥはＳＣＥ３０へミス・コマンドを送
ることによつて、主ストレージに対してライン・アクセ
ス要求を開始し、ＳＣＥ３０は、次に、主ストレージ中
の所定のＢＳＭに対してコマンドを再度発生する。ＢＳ
Ｍが動作中である場合、ＳＣＥ３０はコマンドの待ち行
列中にライン・アクセス要求を保持し、そして、必要と
するＢＳＭ６０乃至６７が利用可能になつた後でその要
求を再度発生する。また、ＳＣＥ３０は、通常の態様で
主ストレージのコマンドを順序付けるので、特定のＢＳ
Ｍへのすべてのコマンドは、ＸＩロジツクによつてキヤ
ツシユの競合が見出された場合を除き、先入れ先き出し
（ＦＩＦＯ）の順序で発生される。主ストレージの要求
を処理する通常の順序の間で、ＳＣＥ３０は、常に、主
ストレージの状態を監視し、保護キイの問い合わせの結
果及びすべてのキヤツシユ・デイレクトリを分析し、そ
して、ＳＣＥ中に現在保持しているすべての待機中のコ
マンドの更新された状態を検査し、そしてまた、ＳＣＥ
３０により受け取られるようにＢＣＥ２０乃至２３中で
待たされているすべての新しいＢＣＥコマンドを検査す
る。

【００１６】ＳＣＥ３０は複数個のストア・スタツク
（ＳＳ₀、ＳＳ₁、ＳＳ₂及びＳＳ₃）３５、３６、３７及
び３８を保持しており、各ストア・スタツクは、対応す
るＣＰに対して１６個のＤＷまでの主ストレージのスト
ア要求を保持する。ＳＣＥ３０は、主ストレージのアド
レス及び有効性の表示のストア・スタツクのために充分
なデイレクトリ情報を保持している。ストア・スタツク
が溢れそうになつた時ＳＣＥ３０は、ストア・スタツク
の満杯状態を除去するＳＣＥ３０からの信号をＢＣＥが
受け取るまで、ＢＣＥからのそれ以上のストア要求の転
送を保留するために、関連するＢＣＥ２０乃至２３に対
して優先的な要求を送る。ストア・スタツク中のデータ
はそれに到来した順序を守りつつ適正なスケジユールで
主ストレージに対して更新さる。ストア・スタツクにお
いて、ラインに対して存在するすべてのストアが関連す
るＢＳＭ６０乃至６７に送られたことを、ＳＣＥが確認
するまで、ＣＰによるライン取り出し要求はＳＣＥ３０
によつて保留される。

【００１７】以下に記載される本発明の実施例の説明か
ら明らかになるように、本発明は、２つ以上のＳＣＥを
有する多重プロセツサ（ＭＰ）データ処理システムに関
する。このようなシステムにおいて、ＳＣＥは、複数の
装置を相互接続する物理的なケーブルを経て他のＳＣＥ
と通信する。このタイプの従来のシステムにおいて、ケ
ーブルの長さは、１マシン・サイクル内でＳＣＥの間の
通信が可能なほど物理的に充分に短いものであつた。本
発明が実施される特別な環境において、ケーブルの長さ
は、システムの実装の関係で約３メートルの長さであ
る。このように長いケーブルは１マシン・サイクルの間
に相互問い合わせ要求を完全に「ストア」することにな
る。つまり、このように長いケーブルにおいては、ケー
ブルにより生じる伝播遅延が１マシン・サイクルよりも
長くなるということである。

【００１８】図２は、本発明が実施される上述のような
多重プロセツサ（ＭＰ）の環境を示す図である。２つの
多重プロセツサ（ＭＰ）システム７０及び７２はケーブ
ル７４及び７６によつて相互接続されている。多重プロ
セツサ７０中のストレージ制御エレメント（ＳＣＥ）は
２つの部分、即ち、ＳＣＥ０制御８１及びＳＣＥ０制御
８２を含んでいる。同様に、多重プロセツサ７２の中の
ストレージ制御エレメントは、２つの部分、即ち、ＳＣ
Ｅ１制御８３及びＳＥＣ１制御８４を含んでいる。図示
された記号において、ＳＣＥ０はＭＰシステムにおける
複数個のＳＣＥの中の「マスタ」ＳＣＥを表わしてい
る。マスタＳＣＥは、本発明の良好な実施例において実
施されたロジツクによつて優先権が与えられている。

【００１９】ケーブル７４及び７６は夫々、ＳＣＥ０制
御８１及びＳＣＥ１制御８４を相互接続し、ＳＣＥ１制
御８３及びＳＣＥ０制御８２を相互接続している。ＳＣ
Ｅの間のケーブル７４及び７６は可成り長いケーブルな
ので、一方のＳＣＥ、例えばＳＣＥ０制御８１によつ
て、他方のＳＣＥ１制御８４へ発生された相互問い合わ
せ要求即ち、ＸＩ要求は、１マシン・サイクルの間ケー
ブル中に「ストア」され、ＳＣＥ１制御８４に１サイク
ル後に到達する。このために、ＸＩの同期機構が相互問
い合わせに関して優先順序を設定する必要が生じる。

【００２０】近接地及び遠隔地の両方のＸＩ要求は、優
先順序が付けられる前に、ＳＣＥの臨時的なレジスタの
中にラツチされる。このＳＣＥの臨時的なレジスタは、
図３において、ＳＣＥ１制御８４のＸＩ要求について示
されているが、ＳＣＥ０制御８２の臨時的なレジスタも
同様なロジツクで実施されることは自明であろう。図３
を参照して細部を説明すると、ＳＣＥ０制御８１からの
遠隔地のＸＩ要求は、臨時的なレジスタである遠隔地用
レジスタ８５中にラツチされ、他方、ＳＣＥ１制御８３
からの近接地のＸＩ要求は、臨時的なレジスタである近
接地用レジスタ８６中にラツチされる。近接地のＸＩ要
求は、近接地の遅延レジスタ８７の中に１サイクルの間
ストアされる。近接地用レジスタ８６及び近接地の遅延
レジスタ８７の内容は同期制御ロジツク８９の制御の下
でセレクタ８８によつて選択される。

【００２１】近接地からのＸＩ要求が、近接地用レジス
タ８６からではなく、近接地の遅延レジスタ８７から選
択されるのは以下の２つの場合である。遠隔地からのＸ
Ｉ要求が近接地からのＸＩ要求よりも１マシン・サイク
ルだけ早く発生される時には、同期制御ロジツク８９
は、近接地の遅延レジスタ８７を選択する。また、近接
地及び遠隔地からのＸＩ要求の両方が同時に発生された
場合であつて、遠隔地からの要求がマスタＳＣＥ０、８
１からの要求である場合には、同期制御ロジツク８９
は、近接地の遅延レジスタ８７を選択する。

【００２２】相互問い合わせ（ＸＩ）の同期を制御する
ロジツク８９の動作は、図５の流れ図に示されている。
この流れ図は、遠隔地のＳＣＥからのＸＩ要求が１マシ
ン・サイクル遅延された時に必要とされるロジツクを示
している。図５の流れ図に示した決定ブロツク９０にお
いて、このロジツクは、ＸＩ要求が遠隔地のＳＣＥから
１マシン・サイクル早く受け取られたか否かを検出す
る。図３に示したＳＣＥ１制御８４の場合、遠隔地用レ
ジスタ８５は遠隔地のＳＣＥのＸＩ要求をラツチするレ
ジスタだから、このロジツクは、遠隔地用レジスタ８５
を監視する。若し、ＸＩ要求が遠隔地のＳＣＥから１マ
シン・サイクル早く受け取られたのならば、決定ブロツ
ク９２において、ロジツクは、近接地からのＸＩ要求が
受け取られているか否かをチエツクする。図３に示した
ＳＣＥ１制御８４の場合において、ロジツクは、近接地
のＸＩ要求をラツチするレジスタである近接地用レジス
タ８６を監視する。若し、決定ブロツク９０と、決定ブ
ロツク９２との両方が、肯定的な結果を示したならば、
決定ブロツク９４において、遅延レジスタ８７の内容が
選択され、これにより、遠隔地からのＸＩ要求に優先権
が与えられる。

【００２３】図５の流れ図に示された他方の分岐路は、
遅延レジスタ８７が選択される他の状態があることを示
している。決定ブロツク９６において、ロジツクは、遠
隔地からのＸＩ要求が受け取られたか否かを決定するた
めのチエツクを行ない、若し、遠隔地からのＸＩ要求が
受け取られていれば、決定ブロツク９８において、ロジ
ツクは近接地のＸＩ要求が受け取られているか否かをチ
エツクする。若し、決定ブロツク９６及び９８の両方の
結果が肯定的ならば、両方のＸＩ要求の間で競合が生じ
るので、優先権の問題を解決しなければならない。従つ
て、決定ブロツク１００において、遠隔地からのＸＩ要
求がマスタＳＣＥ０からの要求であるか否かを決定する
次のテストが行なわれ、若し、マスタＳＣＥ０からの要
求であれば、近接地用レジスタ８６の内容ではなく、近
接地の遅延レジスタ８７の内容が選択され、これにより
ＳＣＥ０制御８１から受け取つた遠隔地のＸＩ要求に優
先権が与えられる。決定ブロツク１００において、若
し、マスタＳＣＥ０からの要求ではないことが決定され
たならば、ブロツク９５において、近接地からのＸＩ要
求に優先権が与えられる。

【００２４】図３に戻つて説明を続けると、ＸＩの同期
制御ロジツク８９は、相互問い合わせ（ＸＩ）優先権制
御ロジツク１０１も制御する。このロジツクは、セレク
タ８８の出力か、または遠隔地用のレジスタ８５の内容
かのいずれかを選択する。図４のロジツクによつて示し
た２つの状態を除いて、優先権制御ロジツク１０１は、
通常、セレクタ８８の出力を選択し、これは転じて、近
接地用レジスタ８６の内容を選択する。

【００２５】図３及び図５は、遠隔地からのＸＩ要求が
１マシン・サイクルだけ遅延される場合における本発明
の実施例を説明するための図であるけれども、図４は、
遠隔地からのＸＩ要求が２マシン・サイクルの間だけ遅
延される時に必要とされるロジツクを示している。既に
説明したように、遠隔地のＳＣＥからのＸＩ要求は、２
マシン・サイクルの場合を示したこの実施例において、
ある時間の間ケーブルの中にストアされる。臨時の同期
を行なうために、近接地からのＸＩ要求は、２マシン・
サイクルまで遅延レジスタの中にストアされなければな
らない。この処理を行なうことが、図４の遅延レジスタ
１１０を付加した目的である。

【００２６】付加された遅延レジスタ１１０は、遠隔地
ケーブルの長さ７４及び７６によつて発生される付加的
なマシン・サイクルによる伝播遅延を与えるように、図
４のロジツク中に付加されなければならない。各遅延レ
ジスタは、近接地からのＸＩ要求が処理のために選択さ
れるまで、後続の遅延レジスタ中にその内容を従続して
（カスケード）並べる。図５に示した流れ図は、２つの
マシン・サイクルの遅延と実質的には同じ処理を示す。
同期を保証するために、少なくとも１マシン・サイクル
の間、近接地のＸＩ要求毎に付加的な遅延ステツプを取
ることだけが異なつている。

【００２７】本発明の相互問い合わせ（ＸＩ）同期ロジ
ツクによつて、走査オフの後に走査オンにするサイクル
のシユミレーシヨンが行なわれる。本発明のＸＩ要求の
同期機構は、相互問い合わせ要求の競合に関して効果的
な優先順序付けをするので、ＸＩ要求はより早く完了さ
れる。

【００２８】以上、本発明の実施例について説明した
が、当業者であれば図示し説明された実施例に幾多の自
明な変更を施すことができる。例えば、上述の実施例は
２つのＳＣＥを持つ例を説明したが、多重プロセツサの
システムの大きさ及び他の要件に応じて、２つ以上のＳ
ＣＥを用いるような実施例の変更は自明な変更である。
そのようなシステムにおいて、別個の臨時レジスタ８５
が各遠隔地のＳＣＥに与えられる。加えて、ケーブル７
４及び７６により生じる伝播遅延は１マシン・サイク
ル、あるいは２マシン・サイクル以上でもよく、３マシ
ン・サイクル以上の場合には、本発明に従つて、複数個
の遅延レジスタ８７が従属接続される。

【００２９】

【発明の効果】本発明は、１マシン・サイクル内で相互
問い合わせ要求を受け取ることができないほど長いケー
ブルによつて、ケーブル内の伝播遅延が生じる多重プロ
セツサ・システムにおいて、複数の相互問い合わせ要求
の間で生じる競合に対して、効果的な優先順序を与え
る。

【図面の簡単な説明】

【図１】ストレージ制御エレメントの動作を説明するた
めの代表的な多重プロセツサ・システムのブロツク図で
ある。

【図２】多重プロセツサ・システムにおいて２つのスト
レージ制御エレメントを示す高レベルのブロツク図であ
る。

【図３】本発明に従つたストレージ制御エレメントの１
つのための相互問い合わせの同期ロジツクを示すブロツ
ク図である。

【図４】２マシン・サイクルの間遅延された遠隔地の相
互問い合わせ要求を調整することのできる相互問い合わ
せの同期ロジツクを示すブロツク図である。

【図５】本発明の相互問い合わせ要求の同期ロジツクの
動作を説明するための流れ図である。

【符号の説明】

１０乃至１３中央プロセツサ（ＣＰ）１４乃至１７インストラクシヨン実行ユニツト（Ｉ
Ｅ）２０乃至２３バツフア制御ユニツト（ＢＣＥ）３０ストレージ制御エレメント（ＳＣＥ）３１乃至３４コピー・デイレクトリ（ＣＤ）３５乃至３８ストア・スタツク（ＳＳ）４０チヤンネル５０主ストレージ（ＭＳ）５１乃至５４基本ストレージ・モジユールのコントロ
ーラ（ＢＳＣ）６０乃至６７基本ストレージ・モジユール（ＢＳＭ）７０、７２多重プロセツサ・システム７４、７６ケーブル８１乃至８４ＳＣＥ制御８５遠隔地用レジスタ８６近接地用レジスタ８７、１１０遅延レジスタ８８セレクタ８９同期制御ロジツク１０１問い合わせ要求の優先権制御ロジツク

───────────────────────────────────────────────────── フロントページの続き (72)発明者リンダ・リゴールト・クインアメリカ合衆国ユューヨーク州、レッド・フック、スロー・ブルバード１番地 (72)発明者ラッセル・エバン・シュローターアメリカ合衆国ニューヨーク州、キングストン、ステファン・ストリート 14番地

Claims

【特許請求の範囲】

【請求項１】各ストレージ制御エレメントは近接地用
レジスタと、少なくとも１つの遠隔地用レジスタと、少
なくとも１つの遅延レジスタとを有し、問い合わせ要求
が少なくとも１マシン・サイクルの伝播遅延により遅延
される通信リンクを介して相互接続された複数個の上記
ストレージ制御エレメントを含む多重プロセツサ・シス
テムにおける相互問い合わせ要求に優先権を与える方法
において、上記近接地用及び上記遠隔地用レジスタ中に近接地から
の相互問い合わせ要求及び遠隔地からの相互問い合わせ
要求をラツチすることと、上記近接地用レジスタの内容を上記遅延レジスタの中に
ラツチすることと、遠隔地の要求が近接地の要求の前の少なくとも１マシン
・サイクル以前に発生した時には、上記遠隔地用レジス
タの内容を選択し、次に、上記遅延レジスタの内容を選
択して、上記遠隔地の要求に優先権を与えることとから
なる相互問い合わせ要求に優先権を与える方法。
【請求項２】上記ストレージ制御エレメントの１つが
マスタ・ストレージ制御エレメントとして指定された相
互問い合わせに優先権を与える方法であつて、同じマシン・サイクルの間で、上記近接地用レジスタ及
び遠隔地用レジスタ中の近接地からの相互問い合わせ要
求及び遠隔地からの相互問い合わせ要求が同一マシン・
サイクルでラツチされたかどうかを検出することと、遠隔地の相互問い合わせ要求が上記マスタ・ストレージ
要求エレメントからの問い合わせ要求である時には、上
記遠隔地用レジスタの内容を選択し、次に遅延レジスタ
からの内容を選択して、上記遠隔地の要求に優先権を与
えることとを含むことを特徴とする請求項１に記載の相
互問い合わせ要求に優先権を与える方法。
【請求項３】上記遠隔地の相互問い合わせ要求の内の
少なくとも１つの要求が１マシン・サイクルよりも多く
遅延し、上記ストレージ制御エレメントが複数のマシン
・サイクルに対応する複数個の従属接続された遅延レジ
スタを有し、遅延レジスタにより、上記遠隔地の相互問
い合わせ要求の上記少なくとも１つの要求が遅延される
ような、相互問い合わせ要求の優先権を与える方法であ
つて、各遅延レジスタの内容を後続する遅延レジスタの
中に従属的に入力することと、上記遠隔地の要求の内の上記少なくとも１つの要求に生
じた遅延分の複数のマシン・サイクルに相当する数の整
数分以下、近接地の要求の出力を遅延させるために、従
属接続された複数個の遅延レジスタの内の少なくとも１
つのレジスタの内容を出力することとを含むことを特徴
とする請求項１に記載の相互問い合わせ要求に優先権を
与える方法。
【請求項４】相互問い合わせ要求が少なくとも１マシ
ン・サイクルの遅延を持つ通信リンクによつて相互接続
されている複数個のストレージ制御エレメントを含む多
重プロセツサ・システムにおける相互問い合わせ要求に
優先権を与える装置において、各ストレージ制御エレメント内の近接地用レジスタ、少
なくとも１つの遠隔地用レジスタ及び少なくとも１つの
遅延レジスタと、上記近接地用レジスタ及び遠隔地用レジスタ中に、それ
ぞれ近接地及び遠隔地の相互問い合わせ要求をラツチす
る手段と、上記近接地用レジスタの内容を上記遅延レジスタの中に
ラツチする手段と、近接地の要求の前の少なくとも１マシン・サイクル以前
に遠隔地の要求が発生された時に、上記遠隔地用レジス
タの内容を選択し、次に、上記遅延レジスタの内容を選
択して、上記遠隔地の要求に優先権を与えるロジツク手
段とを含む相互問い合わせ要求に優先権を与える装置。
【請求項５】上記ストレージ制御エレメントの１つ
は、マスタ・ストレージ制御エレメントとして指定され
た多重プロセツサ・システムにおける相互問い合わせ要
求に優先権を与える装置において、同じマシン・サイクルの間で、上記近接地用レジスタ及
び上記遠隔地用レジスタ中の近接地及び遠隔地の相互問
い合わせ要求のラツチが同一マシン・サイクルでなされ
たかどうかを決定する手段と、遠隔地の相互問い合わせ要求が上記マスタ・ストレージ
制御エレメントからの要求である時に、上記遠隔地用レ
ジスタの内容を選択し、次に上記遅延レジスタからの内
容を選択して、上記遠隔地の要求に優先権を与えるロジ
ツク手段とを含むことを特徴とする請求項４に記載の相
互問い合わせ要求に優先権を与える装置。
【請求項６】上記遠隔地の相互問い合わせ要求の内の
少なくとも１つは、１マシン・サイクルよりも大きく遅
延することと、上記ストレージ制御エレメントは、複数
のマシン・サイクルに対応するカスケード接続された複
数個の遅延レジスタを有することと、上記遠隔地の相互
問い合わせ要求の上記少なくとも１つの要求は、遅延レ
ジスタにより遅延されることと、各遅延レジスタの内容
は、次の遅延レジスタにカスケードされることと、カス
ケード接続された上記複数個の遅延レジスタの少なくと
も１つの内容は、上記遠隔地の要求の内の上記少なくと
も１つを発生してから受け取るまでのマシン・サイクル
数に対応する整数によつて、近接地の要求を段付けする
よう選択するための出力であることとを含むことを特徴
とする請求項４に記載の相互問い合わせ要求に優先権を
与える装置。