JPH05216639A - フラッシュメモリをｂｉｏｓ−ｒｏｍとして使用したパーソナルコンピュータ - Google Patents

Abstract

(57)【要約】 【目的】ＢＩＯＳ−ＲＯＭをフラッシュメモリで構成し
た場合に、電源リセット直後はブートブロックをアクセ
スし、通常状態ではＢＩＯＳの記憶領域をアクセスでき
るようにする。 【構成】ブートブロックとＢＩＯＳを記憶したメインブ
ロックとを備えたフラッシュメモリをＢＩＯＳ−ＲＯＭ
１７として使用する。アドレス変換回路は、電源リセッ
ト直後には、ＣＰＵ１１が出力するアドレスをそのまま
ＢＩＯＳ−ＲＯＭ１７に供給し、ファージャンプ命令を
記憶したブートブロックのアクセスを可能とする。シス
テムの立ち上げ後、アドレス変換回路は、ＣＰＵ１１が
出力するアドレスの所定ビットを反転して、ＢＩＯＳの
アクセスを可能とする。ＣＰＵ１１は、ＢＩＯＳ−ＲＯ
Ｍ１７の内容の修復または更新のために、ＦＤＤ２５に
記憶されたＢＩＯＳをＢＩＯＳ−ＲＯＭ１７のメインブ
ロックに転送する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、フラッシュメモリをＢ
ＩＯＳ−ＲＯＭとして使用したパーソナルコンピュータ
に関する。また本発明は、外部からＢＩＯＳ−ＲＯＭの
内容を書き換えるのに好適なパーソナルコンピュータに
関する。

【０００２】

【従来の技術】一般に、パーソナルコンピュータなどの
コンピュータシステムはＢＩＯＳ（基本入出力プログラ
ム）を記憶するためのＲＯＭ（リードオンリメモリ）を
備えている。従来、このＢＩＯＳ−ＲＯＭの内容が破壊
された場合やＢＩＯＳの内容がバージョンアップされた
場合は、ＢＩＯＳ−ＲＯＭを新たなチップに取り替える
必要があった。

【０００３】ところで、近時、書き換え可能なＲＯＭと
して、フラッシュメモリが市販されている。フラッシュ
メモリは、記憶データをブロック単位で消去できる等の
種々の特徴を有する。このため、フラッシュメモリをＢ
ＩＯＳ−ＲＯＭとして使用できるならば都合が良い。

【０００４】

【発明が解決しようとする課題】前述のように、従来、
ＢＩＯＳ−ＲＯＭの内容が破壊された場合やＢＩＯＳの
内容がバージョンアップされた場合は、ＢＩＯＳ−ＲＯ
Ｍを新たなチップに取り替える必要があった。しかし、
チップを取り替えることは、コンピュータの筐体を開く
必要があるために、非常に煩雑であった。

【０００５】一方、フラッシュメモリは、一般に記憶領
域の終端部に、ブートブロックと呼ばれる制御用の読出
し専用の領域を備えている。このため、この種のフラッ
シュメモリをＢＩＯＳ−ＲＯＭとして使用する場合に
は、まずＣＰＵがリセットされた直後は、ファージャン
プ命令を実行するために、このブートブロックをアクセ
スする必要がある。そして、通常状態では、ＢＩＯＳを
記憶した他の領域をアクセスする必要がある。このＢＩ
ＯＳは、既存のパーソナルコンピュータとの互換性を有
することが好ましい。

【０００６】ところが、ファージャンプ命令が置かれる
ブートブロックは、ＣＰＵから見えるメモリ空間（アド
レス空間）上では、既存のパーソナルコンピュータとの
互換性を有するＢＩＯＳが記憶される領域と重なってい
る。このため、電源リセット（パワーオンリセット）直
後にはファージャンプ命令を実行するためにブートブロ
ックをアクセスし、通常状態ではＢＩＯＳの記憶領域を
アクセスするには、アドレスデータの制御に工夫が必要
となる。

【０００７】また、ＢＩＯＳ−ＲＯＭの領域のうち通常
状態でアクセスされない領域、即ちブートブロックなど
ＢＩＯＳを記憶した領域以外、に割り当てられているメ
モリ空間を、ＢＩＯＳ−ＲＯＭのアクセス以外に開放で
きるようにする工夫も必要となる。

【０００８】本発明は、上記の事情に鑑みてなされたも
ので、ＢＩＯＳ−ＲＯＭをフラッシュメモリで構成した
場合に、電源リセット直後はファージャンプ命令を実行
するためにブートブロックをアクセスし、通常状態では
ＢＩＯＳの記憶領域をアクセスすることができるパーソ
ナルコンピュータを提供することを目的とする。

【０００９】本発明の他の目的は、ＢＩＯＳ−ＲＯＭの
領域のうち通常状態でアクセスされない領域、即ちブー
トブロックなどＢＩＯＳを記憶した領域以外、に割り当
てられているメモリ空間を、ＢＩＯＳ−ＲＯＭのアクセ
ス以外に開放できるパーソナルコンピュータを提供する
ことである。

【００１０】本発明の更に他の目的は、ＢＩＯＳ−ＲＯ
Ｍの内容を修復あるいはバージョンアップ等のために書
き換えることができるパーソナルコンピュータを提供す
ることである。

【００１１】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点に係るパーソナルコンピュータ
は、ブート領域が確保された第１の記憶領域とＢＩＯＳ
（基本入出力プログラム）が記憶された第２の記憶領域
を持つフラッシュメモリから構成されるＢＩＯＳ−ＲＯ
Ｍと、電源リセット直後には、上記ＢＩＯＳ−ＲＯＭ上
のブート領域内を指定する所定のアドレスデータを出力
してブート領域をアクセスし、システム立ち上げ後に
は、上記ＢＩＯＳ−ＲＯＭに記憶されたＢＩＯＳに従う
動作を行うデータ処理手段と、システム立ち上げ後に
は、上記データ処理手段から出力されるアドレスのう
ち、上記第１の記憶領域内を指定するアドレスを上記第
２の記憶領域内を指定するアドレスに変換してＢＩＯＳ
−ＲＯＭに出力するアドレス変換手段とを備える。

【００１２】また、本発明の第２の観点に係るパーソナ
ルコンピュータは、第１のＢＩＯＳが記憶されたフラッ
シュメモリから構成されるＢＩＯＳ−ＲＯＭと、第２の
ＢＩＯＳが記憶された外部記憶装置と、この外部記憶装
置に記憶された第２のＢＩＯＳを上記ＢＩＯＳ−ＲＯＭ
に転送すべき旨の指示を入力するための手段と、この入
力手段からの指示に応答して、上記外部記憶装置に記憶
された第２のＢＩＯＳを上記ＢＩＯＳ−ＲＯＭに転送し
てＢＩＯＳ−ＲＯＭの記憶データを書き換える手段とを
備える。

【００１３】

【作用】本発明の第１の観点に係るパーソナルコンピュ
ータによれば、データ処理手段からは、ブート領域（ブ
ートブロック）とＢＩＯＳとがいずれも同一メモリ空間
上に存在するように見えたとしても、アドレス変換手段
の機能により、電源リセット直後は、例えば、ファージ
ャンプ命令が記憶されたブート領域がアクセス可能とな
り、システム立ち上げ後の通常状態では、ＢＩＯＳがア
クセス可能となり、ブート領域を持つフラッシュメモリ
をコンピュータのＢＩＯＳメモリ（ＢＩＯＳ−ＲＯＭ）
として使用できる。

【００１４】本発明の第２の観点に係るパーソナルコン
ピュータによれば、書き換え手段の機能により、外部記
憶装置に記憶されたＢＩＯＳを用いて、ＢＩＯＳ−ＲＯ
Ｍの記憶データの書き換えが可能となり、ＢＩＯＳ−Ｒ
ＯＭ上のＢＩＯＳが破壊された場合の修復や、ＢＩＯＳ
がバージョンアップされた場合におけるＢＩＯＳ−ＲＯ
Ｍ上のＢＩＯＳの更新を簡単に行うことができる。

【００１５】

【実施例】以下、図面を参照して本発明の幾つかの実施
例を説明する。 （第１実施例）まず、図１を参照して、本発明の第１実
施例に係るパーソナルコンピュータのシステム構成を説
明する。

【００１６】このパーソナルコンピュータは、ポータブ
ルコンピュータであり、システム全体の制御を司るＣＰ
Ｕ１１を備えている。ＣＰＵ11は、例えば、１６ビット
のデータと２４ビットのアドレスを処理する能力を有す
る。ＣＰＵ１１としては、例えば、インテル社（米国）
の３８６ＳＬと同等の構成・機能を有するものを使用可
能である。

【００１７】ＣＰＵ１１のローカルバスには、システム
メモリ１３が接続される。このシステムメモリ１３は、
本システム（パーソナルコンピュータシステム）のメイ
ンメモリとして利用されるものである。システムメモリ
１３には、処理対象となるプログラムおよびデータ等が
格納される。本実施例において、システムメモリ１３
は、標準で２Ｍバイトの記憶容量を有する。システムメ
モリ１３は、拡張メモリを拡張スロット１４に装着する
ことにより最大１８Ｍバイトまで拡張可能である。ＣＰ
Ｕ１１はシステムバス１５に接続されている。システム
バス１５は、アドレスデータ、データ及び制御データの
転送に用いられる。

【００１８】システムバス１５には、ＢＩＯＳ（Basic
Input/Output System ）等が格納されているＢＩＯＳ−
ＲＯＭ１７が接続されている。このＢＩＯＳ−ＲＯＭ１
７は、フラッシュメモリから構成されている。ＢＩＯＳ
−ＲＯＭ１７の詳細については図２乃至図４を参照して
後述する。

【００１９】システムバス１５にはまた、スーパインテ
グレーションＩＣ（ＳＩ）１９が接続されている。この
ＩＣ１９には、ダイレクトメモリアクセス制御のための
ＤＭＡコントローラが２個、プログラマブル割り込みコ
ントローラ（ＰＩＣ）が２個、プログラマブル割り込み
タイマ（ＰＩＴ）が２個、シリアル入出力インタフェー
ス（ＳＩＯ）が２個、リアルタイムクロック（ＲＴＣ）
が１個内蔵されている。このＩＣ１９としては、例えば
インテル社の８２３６０ＳＬが使用可能である。システ
ムバス１５にはまた、ハードディスクドライブ（ＨＤ
Ｄ）２１およびスーパインテグレーションＩＣ（ＳＩ）
２３が接続されている。

【００２０】ハードディスクドライブ（ＨＤＤ）２１
は、ＩＤＥ（Integrated Drive Electronics）インタフ
ェースを有し、ＣＰＵ１１によって直接的にアクセス制
御される。このハードディスクドライブ（ＨＤＤ）２１
は、２．５インチ、１２０Ｍ／２００Ｍバイトの記憶容
量を持つ。

【００２１】スーパインテグレーションＩＣ（ＳＩ）２
３は、フロッピーディスクドライブを制御するフロッピ
ーディスクコントローラ（ＦＤＣ）と、ＦＤＣ用のクロ
ックを生成する可変周波数発振器（ＶＦＯ）を内蔵して
いる。このＩＣ２３としては、例えば、（株）東芝のＴ
９９２０が使用可能である。

【００２２】ＩＣ２３には、装置内に標準的に内蔵され
ているフロッピーディスクドライブ（内部ＦＤＤ）２５
が接続されている。またＩＣ２３には、必要に応じて外
部フロッピーディスクドライブまたはプリンタ（ＰＲＴ
／ＦＤＤ）２７が接続される。更にＩＣ２３には、シス
テムの電源４１を制御する電源コントローラ３９が接続
されている。この電源コントローラ３９は、電源投入時
にはパワーオンリセット信号を出力する。

【００２３】システムバス１５にはまた、ディスプレイ
コントローラ（ＤＩＳＰ−ＣＯＮＴ）２９が接続されて
いる。このディスプレイコントローラ２９は、ＬＣＤ等
のディスプレイパネル３１を表示制御する。

【００２４】システムバス１５にはまた、キーボードコ
ントローラ（ＫＢＣ）３３が接続されている。このキー
ボードコントローラ３３は、同コントローラ３３に接続
されているキーボード（ＫＢ）３５を制御する。即ちキ
ーボードコントローラ３３は、キーボード３５のキーマ
トリクスをスキャンして押下キーに対応する信号を受け
とり、それを所定のキーコードに変換する。このキーコ
ードは、システムバス１５を介して、ハンドシェイク方
式のシリアル通信によりＣＰＵ１１に送信される。

【００２５】システムバス１５には更に、拡張コネクタ
３７が接続されている。この拡張コネクタ３７には、機
能拡張のための拡張ユニット（拡張ボード）等が装着可
能である。

【００２６】次に、ＢＩＯＳ−ＲＯＭ１７の構成並びに
同ＢＩＯＳ−ＲＯＭ１７に割り当てられるメモリ空間
（アドレス空間）について、図２乃至図４を参照して説
明する。

【００２７】まずＢＩＯＳ−ＲＯＭ１７は、８ビット×
１２８Ｋの記憶容量、即ち１２８Ｋバイトの記憶容量を
有するフラッシュメモリから構成される。図２に示すよ
うに、ＢＩＯＳ−ＲＯＭ１７の０から１２０Ｋバイトま
での領域、即ち物理アドレスが０００００Ｈ−１ＤＦＦ
ＦＨの領域は、データの読み出し／書き込み／消去が可
能なメインブロック１７１である。なお、末尾の“Ｈ”
は１６進表現であることを示す。但し、以降のアドレス
についての表現では、“Ｈ”を省略する。またＢＩＯＳ
−ＲＯＭ１７の１２０Ｋバイトから１２８Ｋバイトまで
の領域、即ち物理アドレスが１Ｅ０００−１ＦＦＦＦの
領域は、読み出し専用のブートブロック１７２である。
ＢＩＯＳ−ＲＯＭ１７としては、例えば、インテル社の
ｉ２８Ｆ００１ＢＸ−Ｔが使用可能である。

【００２８】ＢＩＯＳ−ＲＯＭ１７上のブートブロック
１７２はシステムの制御のための最小限の機能を実行す
るためのプログラムを記憶した領域である。このブート
ブロック１７２には、ファージャンプ命令１７３、ＢＩ
ＯＳ−ＲＯＭ１７の記憶内容をチェックするためのＣＲ
Ｃ（Cyclic Redundancy Check ）ルーチン１７４、およ
びＢＩＯＳ−ＲＯＭ１７に対するアドレスの変換とアド
レスのマスクのためのルーチン（アドレス変換並びにア
ドレスマスクルーチン）１７５が記憶されている。ブー
トブロック１７２にはまた、最小限の初期化処理のため
の初期化ルーチン１７６、ＢＩＯＳ−ＲＯＭ１７の書き
換えに用いる書き換えルーチンをフロッピーディスクド
ライブ（ＦＤＤ）２５からシステムメモリ１３に転送す
るための転送ルーチン１７７が記憶されている。ファー
ジャンプ命令１７３は、ＢＩＯＳ−ＲＯＭ１７のアドレ
ス１ＦＦＦ０から始まる領域に記憶されている。

【００２９】一方、ＢＩＯＳ−ＲＯＭ１７上のメインブ
ロック１７１の０から６４ｋバイトまでの領域（低メモ
リ領域）には、ＩＲＴ（初期化ルーチン）等を含むＢＩ
ＯＳ、例えば、従来のパーソナルコンピュータとの互換
性を有するＢＩＯＳが記憶される。また、メインブロッ
ク１７１の残りの６４Ｋバイトから１２０Ｋバイトまで
の５６Ｋバイトの領域（高メモリ領域）には、システム
マネージメントルーチンが記憶される。このシステムマ
ネージメントルーチンは、セットアップ、パワーセー
ブ、サスペンド、レジューム等のためのプログラムであ
る。

【００３０】ＢＩＯＳ−ＲＯＭ１７の１２８Ｋバイトの
領域は、ＣＰＵ１１からは、図３に示すように、１６Ｍ
バイトのメモリ空間上の、１５Ｍバイトから１６Ｍバイ
トまでの領域のうちの最後（High側）の１２８Ｋバイト
領域、即ちアドレスＦＥ００００−ＦＦＦＦＦＦの領域
に存在するように見えるようになっている。また、ＢＩ
ＯＳ−ＲＯＭ１７の１２８Ｋバイトの領域は、ＣＰＵ１
１からは、１６Ｍバイトのメモリ空間上の、０から１Ｍ
バイトまでの領域のうちの最後（High側）の１２８Ｋバ
イト領域、即ちアドレス０Ｅ００００−０ＦＦＦＦＦの
領域に存在するようにも見えるようになっている。

【００３１】ＣＰＵ１１から見たとき、ＢＩＯＳ−ＲＯ
Ｍ１７のアドレスは、電源立上げ直後は、図４（ａ）に
示されているように、そのLow 側（前半）の６４Ｋバイ
ト領域（０−６４Ｋバイト）がＥ０００（セグメントア
ドレス）：００００（セグメント内アドレス）−Ｅ００
０：ＦＦＦＦに、そのHigh側（後半）の６４Ｋバイト領
域（６４Ｋバイト−１２８Ｋバイト）がＦ０００：００
００−Ｆ０００：ＦＦＦＦに、それぞれ割り付けられて
いる。一方、通常状態では、図４（ｂ）に示されている
ように、ＢＩＯＳ−ＲＯＭ１７のLow 側の６４Ｋバイト
領域がＦ０００：００００−Ｆ０００：ＦＦＦＦに、Hi
gh側の６４Ｋバイト領域がＥ０００：００００−Ｅ００
０：ＦＦＦＦに、それぞれ割り付けられる。即ち、ＣＰ
Ｕ１１から見たときのＢＩＯＳ−ＲＯＭ１７のLow 側の
６４Ｋバイト領域とHigh側の６４Ｋバイト領域のアドレ
スは、図４（ａ）と図４（ｂ）に比較して示されるよう
に、電源立ち上げ直後と、通常状態とで入れ替わってい
る。このようなアドレス変換の詳細は図５を参照して後
述する。なお、アドレスＰＱＲＳ：ＴＵＶＷはＰＱＲＳ
０＋ＴＵＶＷの加算演算によりＣＰＵ１１の出力するア
ドレスに変換できる。

【００３２】次に、ＢＩＯＳ−ＲＯＭ１７をアドレッシ
ングするアドレス回路を中心とする基本構成を図５を参
照して説明する。まずＢＩＯＳ−ＲＯＭ１７には、１２
８Ｋバイトの記憶容量に対応した１７ビットのアドレス
Ａ 0-16 、チップセレクト信号ＲＯＭＣＳ＃（＃はロー
アクテブを示す）、メモリライト信号ＭＥＭＷＴ＃、メ
モリリード信号ＭＥＭＲＤ＃、および書き込み信号ＰＲ
ＯＧが供給される。

【００３３】ＣＰＵ１１の出力する２４ビットのアドレ
スＡ 0-23 のうちのアドレスビット0-15 はそのままＢ
ＩＯＳ−ＲＯＭ17に供給される。また、アドレスビット
16は、図４（ａ），（ｂ）に示したようなアドレス変換
を行うために、ＥＸＯＲ（イクスクルーシブ・オア）ゲ
ート４７により制御信号ＩＮＶとのイクスクルーシブ・
オアをとられて、ＢＩＯＳ−ＲＯＭ１７に供給される。

【００３４】書き込み信号ＰＲＯＧはデータ書き込み時
に高電圧＋１２Ｖとなり、他の状態で接地電圧となる。
この書き込み信号ＰＲＯＧの電圧レベルの変更は、制御
信号ＲＯＭＰＲＧに従うスイッチ４５の切り替え動作に
よってなされる。なお、スイッチ４５に代えて、リレー
や、ＦＥＴ等のスイッチ素子を用いることも可能であ
る。

【００３５】チップセレクト信号ＲＯＭＣＳ＃は、ＣＰ
Ｕ１１の出力する２４ビットのアドレスＡ0 −Ａ23のう
ちの上位８ビットＡ16−Ａ23、および制御信号ＤＩＳＥ
＃を入力とするマスク回路４９により生成される。この
マスク回路４９について図６を参照して説明する。

【００３６】まず、マスク回路４９は、アンドゲート５
１，５７、ノアゲート５３、オアゲート５５，５９およ
びナンドゲート６１から構成される。ＣＰＵ１１の出力
する２４ビットのアドレスＡ0 −Ａ23のうち、上位４ビ
ットＡ20−Ａ23はアンドゲート５１に供給され、Ａ20−
Ａ23がオール“１”（１６進表現でＦ）であるか否かが
検出される。この４ビットＡ20−Ａ23はノアゲート５３
にも供給され、Ａ20−Ａ23がオール“０”（１６進表現
で０）であるか否かが検出される。アンドゲート５１と
ノアゲート５３の両出力はオアゲート５５に供給され
る。

【００３７】オアゲート５５の出力とアドレスビットＡ
17-19 はアンドゲート５７に供給され、アドレスビット
Ａ20−Ａ23がオール“１”または“０”であって、且つ
アドレスビットＡ17-19 オール“１”であるか否かが検
出される。即ち、アドレスＡ0-23 がＦＦ××××，Ｆ
Ｅ××××，０Ｆ××××，０Ｅ××××のいずれかで
あるか否か（××××は００００−ＦＦＦＦの範囲の任
意の値）が検出される。アドレスビットＡ16と制御信号
ＤＩＳＥ＃はオアゲート５９に供給される。

【００３８】アンドゲート５７とオアゲート５９の両出
力はナンドゲート６１に供給される。ナンドゲート６１
は、アンドゲート５７およびオアゲート５９の両出力が
いずれもハイレベルの場合に、アクティブなローレベル
のチップセレクト信号ＲＯＭＣＳ＃を出力する。これに
対し、アンドゲート５７およびオアゲート５９の両出力
のうちの少なくとも一方がローレベルの場合、アクティ
ブでないハイレベルのチップセレクト信号ＲＯＭＣＳ＃
を出力する。

【００３９】以上に述べたマスク回路４９の構成によ
り、図４（ｂ）に示される状態において、ＣＰＵ１１か
ら、ＢＩＯＳ−ＲＯＭ１７の６４Ｋバイトから１２８Ｋ
バイトまでの領域内を指定するアドレスが出力された場
合には、Ａ16が“０”（ローレベル）のため、信号ＤＩ
ＳＥ＃をローレベルにしているならば、チップセレクト
信号ＲＯＭＣＳ＃がハイレベルとなってＢＩＯＳ−ＲＯ
Ｍ１７はチップディセーブル状態になる。これにより、
ＢＩＯＳ−ＲＯＭ１７のアクセスが禁止される。換言す
ると、Ｅ０００：００００−Ｅ０００：ＦＦＦＦの範囲
のアドレスがマスクされる。このマスク回路４９の動作
の詳細は後述する。

【００４０】次に、上記制御信号ＩＮＶ（図５）、制御
信号ＤＩＳＥ＃（図５，図６）、および制御信号ＲＯＭ
ＰＲＧ（図５）を生成する回路について、図７を参照し
て説明する。

【００４１】図７に示されるように、３つのＤ型フリッ
プフロップ（Ｄ型ＦＦ）７１，７３，７５のローアクテ
ブのクリア端子（ＣＬＲ）には、図１に示す電源コント
ローラ３９から供給されるローアクテブのパワーオンリ
セット信号が共通に供給される。

【００４２】３つのＤ型ＦＦ７１，７３，７５の各デー
タ入力端子（Ｄ）には、ＣＰＵ１１からそれぞれ独立の
Ｉ／Ｏデータ（１ビット）が供給され、そのクロック端
子（ＣＫ）には、ＣＰＵ１１からのＩ／Ｏライト信号が
供給される。Ｄ型ＦＦ７１の逆相出力ＱＮは信号ＤＩＳ
Ｅ＃となり、Ｄ型ＦＦ７３の正相出力Ｑは信号ＩＮＶと
なり、Ｄ型ＦＦ７５の正相出力Ｑは信号ＲＯＭＰＲＧと
なる。次に、上記構成のシステムの概略動作を図８のフ
ローチャートを参照して説明する。

【００４３】この構成のシステムは、電源立ち上げ後、
図８に示されるように、まずＢＩＯＳ−ＲＯＭ１７のブ
ートブロック１７２に記憶されたプログラムに従って動
作する（ステップＰ１）。ここでは、本システムは、Ｅ
ＸＯＲゲート４７によるアドレス変換を行わずにブート
ブロック１７２をアクセスして、ファージャンプ命令１
７３、ＢＩＯＳ−ＲＯＭ１７の記憶内容の巡回冗長検査
（ＣＲＣ；Cyclic Redundancy Check ）を行うためのＣ
ＲＣルーチン１７４等を実行する。

【００４４】ＣＲＣが成功（ＣＲＣエラーなし）の場
合、本システムは、図８に示されるステップＰ２の処理
を行う。ステップＰ２において、本システムは、図４
（ｂ）に示される状態となるように、ＢＩＯＳ−ＲＯＭ
１７のアドレスを変換する。またステップＰ２におい
て、本システムは、ＢＩＯＳ−ＲＯＭ１７の６４−１２
８Ｋバイトの領域のアドレス、即ちＥ０００：００００
−Ｅ０００：ＦＦＦＦの範囲のアドレス、をマスクし、
以後、ＢＩＯＳ−ＲＯＭ１７の０−６４Ｋバイトの領域
に記憶されているＢＩＯＳおよびシステムメモリ１３に
記憶されているアプリケーションプログラムに従って動
作する。

【００４５】一方、ＣＲＣが不成功（ＣＲＣエラーあ
り）の場合、本システムは、図１０を参照して後述する
ＢＩＯＳ書き換え用のフロッピーディスク（ＦＤ）８０
に記憶されたＢＩＯＳファイル８１を、フロッピーディ
スクドライブ（内部ＦＤＤ）２５からＢＩＯＳ−ＲＯＭ
１７に転送し、ＢＩＯＳ−ＲＯＭ１７の記憶内容を修復
する（ステップＰ３）。次に、図８に示された動作を、
図９のフローチャートを参照して、より詳細に説明す
る。

【００４６】まず本システムの電源スイッチがオンされ
ると、電源コントローラ３９はローレベルのパワーオン
リセット信号を出力する。このパワーオンリセット信号
は、図７に示す３つのＤ型ＦＦ７１，７３，７５のクリ
ア端子（ＣＬＲ）に共通に供給される。これにより、Ｄ
ＦＦ７１，７３，７５はいずれもクリアされ、信号ＤＩ
ＳＥ＃はハイレベルになり、信号ＩＮＶと信号ＲＯＭＰ
ＲＧはローレベルになる。

【００４７】電源コントローラ３９からのパワーオンリ
セット信号は、ＣＰＵ１１にも供給される。これにより
ＣＰＵ１１はリセットされる（ステップＳ１）。すると
ＣＰＵ１１は、ファージャンプ命令を実行するための初
期アドレス、例えばＦＦＦＦＦ０と、メモリリード命令
を出力する（Ｓ２）。この命令がＣＰＵ１１にてデコー
ドされると、メモリリード信号ＭＥＭＲＤ＃がアクティ
ブレベル（ローレベル）となる。

【００４８】ＣＰＵ１１から出力されたアドレス（ＦＦ
ＦＦＦ０）のうちのアドレスビットＡ16は、Ｄ型ＦＦ７
３からの信号ＩＮＶと共にＥＸＯＲゲート４７に供給さ
れる。ここで信号ＩＮＶはローレベルであるため、アド
レスビットＡ16はＥＸＯＲゲート４７を介してそのまま
ＢＩＯＳ−ＲＯＭ１７に供給される。このＢＩＯＳ−Ｒ
ＯＭ１７には、ＣＰＵ１１から出力されたアドレス（Ｆ
ＦＦＦＦ０）のうちのアドレスビットＡ 0-15 もそのま
ま供給される。

【００４９】この場合、ＣＰＵ１１からは、ＢＩＯＳ−
ＲＯＭ１７のアドレスが図４（ａ）に示されるように見
える。したがって、ＣＰＵ１１から出力されたアドレス
ＦＦＦＦＦ０のうちのアドレスビットＡ 0-16 （１ＦＦ
Ｆ０）により、ＢＩＯＳ−ＲＯＭ１７のブートブロック
１７２がアドレッシングされる。すると、そのブートブ
ロック１７２のアドレス１ＦＦＦ０から始まる領域に記
憶されているファージャンプ命令１７３とブートブロッ
ク１７２内でのジャンプ先を示すベクタアドレスが読み
出される。ＣＰＵ１１は、このファージャンプ命令１７
３をベクタアドレスに従って実行する（ステップＳ
３）。ファージャンプ命令１７３が実行された後は、Ｂ
ＩＯＳ−ＲＯＭ１７の１２８Ｋバイトの領域は、ＣＰＵ
１１からは、図３に示したように、１６Ｍバイトのメモ
リ空間の０−１Ｍバイトの領域の最後（High側）の１２
８Ｋバイト領域に存在するように見える。

【００５０】ベクタアドレスで指示されるジャンプ先に
は、ＢＩＯＳ−ＲＯＭ１７の記憶内容のＣＲＣ実行のた
めのＣＲＣルーチン１７４が記憶されている。したがっ
て、ファージャンプ命令１７３が実行されると、それに
続いて、ＢＩＯＳ−ＲＯＭ１７の記憶内容のＣＲＣ（Cy
clic Redundancy Check ）が、ＣＲＣルーチン１７４に
従って行われる（ステップＳ４）。

【００５１】ＣＲＣルーチン１７４の実行の結果、ＢＩ
ＯＳ−ＲＯＭ１７のＣＲＣが成功（ＣＲＣエラーなし）
と判別された場合（ステップＳ５）、ＣＰＵ１１はアド
レス変換並びにアドレスのマスクのためのルーチン１７
５に従って、Ｄ型ＦＦ７１，７３にそれぞれハイレベル
のＩ／Ｏデータをセットする（ステップＳ６）。これに
より、信号ＤＩＳＥ＃はローレベルとなり、信号ＩＮＶ
はハイレベルとなる。そしてＣＰＵ１１は、ＢＩＯＳ−
ＲＯＭ１７の０−６４Ｋバイトの領域に記憶されている
ＢＩＯＳおよびシステムメモリ１３に記憶されているア
プリケーションプログラムに従って動作する（ステップ
Ｓ７）。

【００５２】さて、ＣＰＵ１１がＢＩＯＳをアクセスす
る際には、従来のパーソナルコンピュータにおけるＢＩ
ＯＳアクセスの場合と同様に、Ｆ０００：００００−Ｆ
０００：ＦＦＦＦ（即ちＦ００００−ＦＦＦＦＦ）の範
囲内のアドレスを出力する。この場合、もし、以下に述
べるＥＸＯＲゲート４７によるアドレス変換が行われず
に、このＢＩＯＳアクセスのためのアドレスによりＢＩ
ＯＳ−ＲＯＭ１７がアクセスされたならば、図４（ａ）
からも明らかなように、ＢＩＯＳ−ＲＯＭ１７内のブー
トブロック１７２またはシステムマネージメントルーチ
ンがアクセスされるという不都合が生じる。しかし本実
施例では、ＥＸＯＲゲート４７によるアドレス変換によ
り、ＢＩＯＳ−ＲＯＭ１７内のＢＩＯＳを正しくアクセ
スすることができる。

【００５３】まず、上記ステップＳ６の処理により、信
号ＩＮＶがハイレベルになると、ＣＰＵ１１からＢＩＯ
Ｓをアクセスするために出力されたアドレスＦ××××
（××××は００００−ＦＦＦＦの範囲内のいずれか）
のうちのＡ16は、ＥＸＯＲゲート４７によりレベルを反
転されて、“１”から“０”に変換される。そして、こ
の論理値が“０”に変換されたＡ16がＢＩＯＳ−ＲＯＭ
１７に供給される。一方、上記アドレスＦ××××のう
ちのＡ 0-15 はそのままＢＩＯＳ−ＲＯＭ１７に供給さ
れる。

【００５４】このように、ＣＰＵ１１からＢＩＯＳをア
クセスするために出力されたアドレスＦ××××はＥ×
×××に変換されてＢＩＯＳ−ＲＯＭ１７に供給され
る。この結果、ＢＩＯＳ−ＲＯＭ１７の０−６４Ｋバイ
トの領域内、即ちＢＩＯＳがアクセスされる。そしてＣ
ＰＵ１１は、上記したように、このＢＩＯＳおよびシス
テムメモリ１３に記憶されたアプロケーションプログラ
ムに従って動作する通常状態に入る。

【００５５】この状態で、ＣＰＵ１１がアドレスＥ××
××を出力したものとする。このアドレスのＥ××××
の最上位桁（１６進数値Ｅ）のうちの最下位ビットであ
るアドレスビットＡ16はローレベル（“０”）である。
また、信号ＤＩＳＥ＃もローレベルである。したがっ
て、アドレスビットＡ16と信号ＤＩＳＥ＃が供給される
オアゲート５９の出力はローレベルとなる。この場合、
ナンドゲート６１の出力、即ち、チップセレクト信号Ｒ
ＯＭＣＳ＃はハイレベルとなり、ＢＩＯＳ−ＲＯＭ１７
はアクセス禁止状態となる。

【００５６】このように本実施例によれば、ＣＰＵ１１
がＢＩＯＳおよびアプリケーションプログラムに従って
動作する通常状態では、アドレスＥ０００：００００−
Ｅ０００：ＦＦＦＦの範囲内のアドレスがマスクされ
る。したがって通常状態では、このアドレス範囲の６４
Ｋバイトのメモリ空間を、ＢＩＯＳ−ＲＯＭ１７以外に
開放することができ、メモリ空間の効率的使用が可能と
なる。また、この開放されたメモリ空間を、ＢＩＯＳ−
ＲＯＭ１７以外のメモリの領域或いはＩ／Ｏ領域に割り
当てて、その領域をアクセスしても、ＢＩＯＳ−ＲＯＭ
１７（の６４Ｋ−１２８Ｋバイトの領域）が誤ってアク
セスされたり、同ＢＩＯＳ−ＲＯＭ１７に記憶されてい
るシステムマネージメントルーチンが書き換えられる虞
はない。

【００５７】一方、上記ステップＳ５でＣＲＣが不成功
（ＣＲＣエラーあり）と判別された場合、ＣＰＵ１１は
ＢＩＯＳ−ＲＯＭ１７のブートブロック１７２に記憶さ
れた初期化ルーチン１７６に従い、ＢＩＯＳ−ＲＯＭ１
７のメインブロック１７１の内容を正しいデータに書き
換えるのに必要な、初期化処理を行う（ステップＳ
８）。即ちＣＰＵ１１は、ステップＳ８において、ディ
スプレイコントローラ（ＤＩＳＰ−ＣＯＮＴ）２９の初
期化、システムメモリ１３の初期化、スーパインテグレ
ーションＩＣ（ＳＩ）２３内のＦＤＣ（フロッピーディ
スクコントローラ）の初期化、キーボードコントローラ
（ＫＢＣ）３３の初期化等を行う。次にＣＰＵ１１は、
ＢＩＯＳ−ＲＯＭ１７のブートブロック１７２に記憶さ
れた転送ルーチン１７７に従い、以下のステップＳ９乃
至Ｓ１３の処理を行う。

【００５８】まずＣＰＵ１１は、ディスプレイコントロ
ーラ２９を制御して、図１０に示すようなデータ構造の
フロッピーディスク（ＦＤ）８０をフロッピーディスク
ドライブ（内部ＦＤＤ）２５に挿入すべき旨の操作案内
画面を、ディスプレイパネル３１に表示する（ステップ
Ｓ９）。この画面には、フロッピーディスク挿入後に、
キーボード（ＫＢ）３５上の任意のキーを操作すべき旨
も表示される。

【００５９】ユーザは、この表示画面上の指示に従っ
て、フロッピーディスク（ＦＤ）８０をフロッピーディ
スクドライブ（ＦＤＤ）２５に挿入し、しかる後にキー
ボード（ＫＢ）３上の任意のキーを操作する。このキー
操作はＣＰＵ１１によって検出される（ステップＳ１
０）。

【００６０】ここで、図１０に示されるフロッピーディ
スク（ＦＤ）８０について説明する。このＦＤ８０は、
ＢＩＯＳ−ＲＯＭ書き換え用のＦＤである。ＦＤ８０に
は、ＢＩＯＳファイル８１と、このＢＩＯＳファイル８
１によりＢＩＯＳ−ＲＯＭ１７の記憶内容を書き換える
（修復する）ための書き換えルーチン８２が記憶されて
いる。ＢＩＯＳファイル８１には、ＢＩＯＳとシステム
マネージメントルーチンが記憶されている。書き換えル
ーチン８２の所定位置には、このＦＤ８０がＢＩＯＳ−
ＲＯＭ書き換え用であることを示す識別データＩＤが記
憶されている。

【００６１】さてＣＰＵ１１は、上記ステップＳ１０で
キー操作が行われたことを検出すると、ＦＤＤ２５に挿
入されたＦＤの所定位置から識別データＩＤを読み込
み、同データＩＤがＢＩＯＳ−ＲＯＭ書き換え用ＦＤに
固有の正しいデータであるか否かをチェックする（ステ
ップＳ１１，Ｓ１２）。

【００６２】ステップＳ１２で識別データＩＤが誤って
いると判別された場合、ＣＰＵ１１は、ＦＤＤ２５に挿
入されたＦＤは、ＢＩＯＳ−ＲＯＭ書き換え用のＦＤ８
０ではないものと判断し、ステップＳ９にリターンす
る。

【００６３】一方、ステップＳ１２で識別データＩＤが
正しいと判別された場合、ＣＰＵ11は、ＦＤＤ２５には
ＢＩＯＳ−ＲＯＭ書き換え用のＦＤ８０（図１０）が正
しく挿入されているものと判断し、ＦＤ８０内に記憶さ
れている書き換えルーチン８２をシステムメモリ１３に
転送する（ステップＳ１３）。以後、ＣＰＵ１１はシス
テムメモリ１３に転送された書き換えルーチン８２に従
って、以下のステップＳ１４乃至Ｓ１６の処理を行う。

【００６４】まずＣＰＵ１１は、図７に示すＤ型ＦＦ７
５にハイレベルのＩ／Ｏデータをセットする（ステップ
Ｓ１４）。これにより、信号ＲＯＭＰＲＧがハイレベル
となり、スイッチ４５が＋１２Ｖ側に切り替わる。する
と、フラッシュメモリで構成されたＢＩＯＳ−ＲＯＭ１
７の端子ＰＲＯＧに＋１２Ｖが供給され、ＢＩＯＳ−Ｒ
ＯＭ１７へのデータ書き込みが可能となる。

【００６５】このとき、Ｄ型ＦＦ７１，７３は、電源リ
セットされた際と同一状態（クリア状態）にあり、した
がって信号ＤＩＳＥ＃はハイレベル、信号ＩＮＶはロー
レベルとなっている。信号ＩＮＶがローレベルの場合、
ＣＰＵ１１からのアドレスビットＡ16はそのままＢＩＯ
Ｓ−ＲＯＭ１７に供給される。しかも信号ＤＩＳＥ＃が
ハイレベルであることから、マスク回路４９内のアンド
ゲート５７の出力がハイレベルとなるならば、アドレス
ビットＡ16の値に関わりなく信号ＲＯＭＣＳ＃はローレ
ベルとなり、ＢＩＯＳ−ＲＯＭ１７のアクセスが可能と
なる。

【００６６】ここで、アンドゲート５７の出力がローレ
ベルとなる条件は２つある。第１の条件は、アドレスビ
ットＡ17-23 がオール“１”であること、即ちアドレス
Ａ 0-23 がＦＦ××××（Ａ16＝“１”の場合）または
ＦＥ××××（Ａ16＝“０”の場合）であることであ
る。この第１の条件を満足するアドレスの範囲は、図３
に示す１６Ｍバイトのメモリ空間上の、１５Ｍバイトか
ら１６Ｍバイトまでの領域のうちの最後（High側）の１
２８Ｋバイト領域を示すＦＥ００００−ＦＦＦＦＦＦで
ある。第２の条件は、アドレスビットＡ17-19 がオール
“１”で且つアドレスビットＡ20-23 がオール“０”で
あること、即ちアドレスＡ 0-23 が０Ｆ××××（Ａ16
＝“１”の場合）または０Ｅ××××（Ａ16＝“０”の
場合）であることである。この第２の条件を満足するア
ドレスの範囲は、図３に示す１６Ｍバイトのメモリ空間
上の、０から１Ｍバイトまでの領域のうちの最後（High
側）の１２８Ｋバイト領域を示す０Ｅ００００−０ＦＦ
ＦＦＦである。

【００６７】したがって、本実施例では、上記ステップ
Ｓ１４によりＢＩＯＳ−ＲＯＭ１７の端子ＰＲＯＧに＋
１２Ｖが供給されるようになると、ＣＰＵ１１から出力
されるアドレスビットＡ17-23 が上記の条件を満足する
ならば、アドレスビットＡ16の値に拘りなく信号ＲＯＭ
ＣＳ＃はローレベルとなり、ＢＩＯＳ−ＲＯＭ１７のア
クセスが可能となる。即ち、ＢＩＯＳ−ＲＯＭ１７のメ
インブロック１７１全域がライトアクセス可能となる。

【００６８】そこでＣＰＵ１１は、上記ステップＳ１４
の実行により、ＢＩＯＳ−ＲＯＭ１７に対するデータ書
き込みが可能なようにすると、ＦＤＤ２５に挿入されて
いるＦＤ８０上のＢＩＯＳファイル８１の内容をＢＩＯ
Ｓ−ＲＯＭ１７に転送し、上記の条件を満足するアドレ
スを用いて、ＢＩＯＳファイル８１の内容をＢＩＯＳ−
ＲＯＭ１７のメインブロック１７１に書き込む制御を行
う（ステップＳ１５）。このようにして、ＣＲＣエラー
が発見されたＢＩＯＳ−ＲＯＭ１７のメインブロック１
７１の内容が、ＢＩＯＳ−ＲＯＭ書き換え用のＦＤ８０
に記憶されているＢＩＯＳファイル８１の内容に書き換
えられる。

【００６９】ＣＰＵ１１は、ＢＩＯＳ−ＲＯＭ１７の内
容の書き換えを終了すると、ディスプレイコントローラ
２９を制御して、システムの電源を一旦切り、その電源
を再投入すべき旨の操作案内を、ディスプレイパネル３
１に表示する（ステップＳ１６）。電源再投入後のシス
テムの動作は、上述の一連の動作と同一である。

【００７０】以上説明したように、上記実施例において
は、フラッシュメモリをＢＩＯＳ−ＲＯＭ１７として使
用し、電源リセット直後は、その終端エリア（１２０−
１２８Ｋバイト）に存在するブートブロック１７２のア
クセスを可能とした。また、通常状態では、ＣＰＵ１１
からは、従来のパーソナルコンピュータとの互換性を有
するＢＩＯＳが記憶されている領域（０−６４Ｋバイ
ト）がＢＩＯＳ−ＲＯＭ１７の終端エリア側の領域（６
４−１２８Ｋバイト）に存在するかのように見えていて
も、ＣＰＵ１１から出力されるアドレスを変換すること
により、更に具体的に述べるならばアドレスビットＡ16
のビットを反転することにより、このＢＩＯＳをアクセ
ス可能とした。

【００７１】また、上記実施例では、通常状態におい
て、ＢＩＯＳ−ＲＯＭ１７上のＢＩＯＳ以外の記憶領域
（６４−１２８Ｋバイト）に対するＣＰＵ１１のアクセ
スを禁止するために、この領域内を指示するアドレスを
マスクしている。したがって、この領域に割り当てられ
ているメモリ空間を、ＢＩＯＳ−ＲＯＭ１７以外に開放
することができる。また、この開放されたメモリ空間
を、ＢＩＯＳ−ＲＯＭ１７以外のメモリの領域或いはＩ
／Ｏ領域に割り当てて、その領域をアクセスしても、Ｂ
ＩＯＳ−ＲＯＭ１７が誤ってアクセスされる虞はない。

【００７２】更に、上記実施例においては、電源投入
後、ＢＩＯＳ−ＲＯＭ１７の内容に誤りが発見された際
に、ＢＩＯＳ−ＲＯＭ書き換え用ＦＤ８０からのデータ
でＢＩＯＳ−ＲＯＭ１７の内容を正しいデータに書き換
えることを可能としたので、装置の筐体を開けて、ＢＩ
ＯＳ−ＲＯＭ１７を取り替えるといった煩雑な作業が不
要となる。

【００７３】なお、本実施例においては、ＣＰＵ１１が
電源リセット以外の要因でリセットされても、Ｄ型ＦＦ
７１，７３，７５はリセットされない。したがって、電
源リセット以外のリセットが発生しても、ＢＩＯＳ−Ｒ
ＯＭ１７上のＢＩＯＳ以外の記憶領域（６４−１２８Ｋ
バイト）、即ちブートブロック１７２およびシステムマ
ネージメントルーチンの記憶領域へのアクセスが禁止さ
れた状態が維持される。 （第２実施例）

【００７４】前記第１実施例においては、電源リセット
後、ＢＩＯＳ−ＲＯＭ１７の内容に対するＣＲＣの実行
でエラーが発見された際に、ＢＩＯＳ−ＲＯＭ書き換え
用のＦＤ８０に記憶されたＢＩＯＳファイル８１を、フ
ラッシュメモリで構成されたＢＩＯＳ−ＲＯＭ１７に転
送するようにしている。しかし、上気実施例に限定され
ず、例えば、ＢＩＯＳのバージョンアップなどの場合
に、必要に応じてＢＩＯＳ−ＲＯＭ１７の内容を書き換
えられるようにすると便利である。そこで、この種の書
き換えを可能とした第２実施例を、主として図１のシス
テム構成図、図１１のブロック図および図１２のフロー
チャートを参照して説明する。なお、図１２において、
図９と同一の処理ステップには同一符号を付してある。

【００７５】この実施例では、例えば図１１に示される
１ビットのＩ／Ｏレジスタ９１の所定のピン（Ｉ／Ｏポ
ート）９２が強制的に接地されると、ＣＰＵ１１が、図
１０に示したフロッピーディスク（ＦＤ）８０からＢＩ
ＯＳ−ＲＯＭ１７へＢＩＯＳファイル８１の転送を行
う。

【００７６】図１１に示されるように、Ｉ／Ｏレジスタ
９１のピン９２は抵抗９３を介して電源電圧＋Ｖにプル
アップされている。ピン９２と接地（ＣＮＤ）間にはス
イッチ９４が設けられている。そこで、ユーザが、この
スイッチ９４をオン操作すると、プルアップされたピン
９２は強制的に接地される。

【００７７】このため、システムの電源が既にオンされ
ているならば、スイッチ９４がオン操作された際に、Ｉ
／Ｏレジスタ９１にローレベルの信号がセットされる。
またスイッチ９４のオン操作時にシステム電源がオンさ
れていなければ、その後システム電源がオンされた際
に、Ｉ／Ｏレジスタ９１にローレベルの信号がセットさ
れる。また、システムの電源スイッチをオンしながら、
このスイッチ９４をオン操作した際にも、Ｉ／Ｏレジス
タ９１にローレベルの信号がセットされる。

【００７８】さて、システムの電源スイッチがオンされ
ると、電源コントローラ３９からパワーオンリセット信
号が出力され、前記第１実施例と同様に、ＣＰＵ１１は
リセットされる（図１２ステップＳ１）。このとき、Ｄ
ＦＦ７１，７３，７５はいずれもクリアされ、信号ＤＩ
ＳＥ＃はハイレベルになり、信号ＩＮＶと信号ＲＯＭＰ
ＲＧはローレベルになる。

【００７９】ＣＰＵ１１は、リセットされると、ファー
ジャンプ命令を実行するための初期アドレスＦＦＦＦＦ
０とメモリリード命令を出力して、ＢＩＯＳ−ＲＯＭ１
７のブートブロック１７２からファージャンプ命令１７
３とベクタアドレスを読み出し（図１２ステップＳ
２）、同命令１７３をベクタアドレスに従って実行する
（図１２ステップＳ３）。ここまでの動作は、図９のフ
ローチャートを参照して説明した前記実施例と同様であ
る。

【００８０】ベクタアドレスで指示されるジャンプ先に
は、前記実施例と異なり、図１１に示すＩ／Ｏレジスタ
９１の内容（状態）を読み、その内容によって分岐する
ためのプログラムが記憶されている。

【００８１】ＣＰＵ１１は、このプログラムに従って、
レジスタ９１の内容を読み込み（図１２ステップＳ２
１）、ローレベルであるか否かをチェックする（図１２
ステップＳ２２）。このステップＳ２２で、Ｉ／Ｏレジ
スタ９１の内容がローレベルであることが判別されたな
らば、前記実施例でＣＲＣエラーが検出された場合と同
様に、ＢＩＯＳ−ＲＯＭ１７のブートブロック１７２に
記憶された初期化ルーチン１７６に分岐する。

【００８２】以後、前記実施例と同様に、初期化ルーチ
ン１７６、更にブートブロック１７２上の転送ルーチン
１７７に従う、図９に示すステップＳ８乃至Ｓ１３の処
理が実行される。これにより、ＢＩＯＳ−ＲＯＭ書き換
え用のフロッピーディスク（ＦＤ）８０がフロッピーデ
ィスクドライブ（ＦＤＤ）２５に正しく挿入されている
ならば、このＦＤ８０に記憶されている書き換えルーチ
ン８２がシステムメモリ１３に転送される。

【００８３】次に、このシステムメモリ１３に転送され
た書き換えルーチン８２に従い、図９に示すステップＳ
１４乃至Ｓ１６の処理が実行される。これにより、ＦＤ
８０に記憶されているＢＩＯＳファイル８１がＢＩＯＳ
−ＲＯＭ１７のメインブロック１７１に転送され、同ブ
ロック１７１の内容が書き換えられる。そして、ステッ
プＳ１６で表示された指示に従い、ユーザがシステムの
電源を一旦切り、しかる後にその電源を再投入すると、
上述の電源リセット時の一連の動作が行われる。

【００８４】一方、上記ステップＳ２２で、Ｉ／Ｏレジ
スタ９１の内容がローレベルでないことが判別されたな
らば、即ちＩ／Ｏレジスタ９１のピン９２が接地されて
いないならば、前記実施例でファージャンプ命令１７３
が実行された場合と同様に、ＣＲＣルーチン１７４にジ
ャンプし、図９に示すステップＳ４以降の処理が行われ
る。

【００８５】このように、第２実施例によれば、ＢＩＯ
Ｓ−ＲＯＭ１７の内容に誤りがあるか否かに無関係に、
ＢＩＯＳ−ＲＯＭ１７の書き換えを任意に行うことが可
能となる。

【００８６】なお、上記実施例では、スイッチ９４を操
作してＩ／Ｏレジスタ９１のピン９２を強制的に接地す
ることにより、電源リセットの際に、ＢＩＯＳ−ＲＯＭ
１７の書き換えのための処理が行われる構成とした。し
かし、これに限定されず、例えば、キーボード（ＫＢ）
３５の特定キーの操作により、この書き換え処理が行わ
れるようにしてもよい。

【００８７】また、上記の書き換え処理を、電源リセッ
トの際に限らず、通常状態に行うことも可能である。但
し、このためには、スイッチ９４のオン操作により書き
換え処理を行う方式では、通常状態においてスイッチ９
４がオン操作されたことを、ＣＰＵ１１がＩ／Ｏレジス
タ９１を定期的にリードするか、スイッチ９４がオン操
作された際にＣＰＵ１１に割り込みが入る構成とする必
要がある。

【００８８】ここで、通常状態におけるＢＩＯＳ−ＲＯ
Ｍ１７の書き換えについて簡単に説明する。まずＣＰＵ
１１は、通常状態においてスイッチ９４がオン操作され
たこと、あるいはキーボード（ＫＢ）３５の特定キーが
操作されたことを検出すると、ＢＩＯＳ−ＲＯＭ１７上
のＢＩＯＳに従って、ＤＦＦ７１，７３にローレベルを
セットし、電源リセット時と同一の状態に設定する。

【００８９】次に、ＣＰＵ１１は、図９に示すステップ
Ｓ８乃至Ｓ１３と同様の処理を行う。但し、この処理
は、ＢＩＯＳ−ＲＯＭ１７上のＢＩＯＳに従って行われ
る点で、、ＢＩＯＳ−ＲＯＭ１７のブートブロック１７
２に記憶されているプログラムに従って行われる図９に
示すステップＳ８乃至Ｓ１３と異なる。このステップＳ
８乃至Ｓ１３と同様の処理が実行されると、ＢＩＯＳ−
ＲＯＭ書き換え用のフロッピーディスク（ＦＤ）８０が
フロッピーディスクドライブ（ＦＤＤ）２５に正しく挿
入されているならば、ＦＤ８０に記憶されている書き換
えルーチン８２がシステムメモリ１３に転送される。

【００９０】次に、このシステムメモリ１３に転送され
た書き換えルーチン８２に従い、図９に示すステップＳ
１４乃至Ｓ１６と同様の処理が実行される。これによ
り、ＦＤ８０に記憶されているＢＩＯＳファイル８１が
ＢＩＯＳ−ＲＯＭ１７のメインブロック１７１に転送さ
れ、同ブロック１７１の内容が書き換えられる。ここで
ユーザがシステムの電源を一旦切り、しかる後にその電
源を再投入すると、上述の電源リセット時の一連の動作
が行われる。

【００９１】なお、上記実施例においては、フロッピー
ディスクドライブ（ＦＤＤ）２５からＢＩＯＳ−ＲＯＭ
１７にＢＩＯＳファイル８１を転送したが、これに限る
ものではない。例えばハードディスクドライブ（ＨＤ
Ｄ）２１に装着されているハードディスクの所定領域
に、図１０に示したようなＢＩＯＳファイル８１と書き
換えルーチン８２を記憶しておき、このＨＤＤ２１から
ＢＩＯＳ−ＲＯＭ１７にＢＩＯＳファイル８１を転送す
るようにしてもよい。この場合、ＣＰＵ１１は図９に示
すステップＳ８と同様の初期化処理の後、このＨＤＤ２
５からシステムメモリ１３に書き換えルーチン８２を転
送し、以後図９に示すステップＳ１４乃至Ｓ１６と同様
の処理により、ＨＤＤ２５からＢＩＯＳ−ＲＯＭ１７に
ＢＩＯＳファイル８１を転送すればよい。したがって、
図９に示すステップＳ９乃至Ｓ１２に相当する処理は不
要となる。また、他の外部記憶装置、例えば、光ディス
ク装置、メモリカード、拡張装置等からＢＩＯＳ−ＲＯ
Ｍ１７へＢＩＯＳファイルを転送するようにしてもよ
い。

【００９２】

【発明の効果】以上詳述したように本発明によれば、フ
ラッシュメモリをＢＩＯＳ−ＲＯＭとして使用した場合
に、データ処理手段からは、ブート領域（ブートブロッ
ク）とＢＩＯＳとがいずれも同一メモリ空間上に存在す
るように見えたとしても、アドレス変換機能により、電
源リセット直後は、例えば、ファージャンプ命令が記憶
されたブート領域がアクセス可能となり、システム立ち
上げ後の通常状態では、ＢＩＯＳがアクセス可能とな
り、ブート領域を持つフラッシュメモリをコンピュータ
のＢＩＯＳメモリ（ＢＩＯＳ−ＲＯＭ）として使用でき
る。

【００９３】また、本発明によれば、通常状態におい
て、ＢＩＯＳ−ＲＯＭ上のＢＩＯＳ以外の記憶領域内を
指示するアドレスをマスクすることにより、この領域内
のアクセスが禁止されるため、この領域に割り当てられ
ているメモリ空間を、ＢＩＯＳ−ＲＯＭ以外に開放する
ことができる。

【００９４】更に本発明によれば、ＦＤＤ等の外部記憶
装置に記憶されたＢＩＯＳをＢＩＯＳ−ＲＯＭに転送で
きるようにしたので、ＢＩＯＳ−ＲＯＭ上のＢＩＯＳが
破壊された場合の修復や、ＢＩＯＳがバージョンアップ
された場合におけるＢＩＯＳ−ＲＯＭ上のＢＩＯＳの更
新を簡単に行うことができる。

【図面の簡単な説明】

【図１】本発明の第１実施例に係るパーソナルコンピュ
ータのシステム構成を示すブロック図。

【図２】図１中のＢＩＯＳ−ＲＯＭ１７の構成を示すメ
モリマップ。

【図３】同ＢＩＯＳ−ＲＯＭ１７に割り当てられるメモ
リ空間を説明するための図。

【図４】電源オン直後に図１中のＣＰＵ１１から見える
ＢＩＯＳ−ＲＯＭ１７のアドレスと同ＢＩＯＳ−ＲＯＭ
１７の領域との関係、および通常状態においてＣＰＵ１
１から見えるＢＩＯＳ−ＲＯＭ１７のアドレスと同ＢＩ
ＯＳ−ＲＯＭ１７の領域との関係を対比して説明するた
めの図、

【図５】ＢＩＯＳ−ＲＯＭ１７をアドレッシングするア
ドレス回路を中心とする基本構成を示す図。

【図６】図５中のマスク回路４９の構成を示す回路図。

【図７】図５に示すアドレス回路等で使用される各種制
御信号を生成する回路のブロック図。

【図８】図１乃至図７に示されるコンピュータシステム
の動作の概略を示すフローチャート。

【図９】図８に示されるフローチャートの詳細を示すフ
ローチャート。

【図１０】ＢＩＯＳ−ＲＯＭ１７に転送されるＢＩＯＳ
ファイルを記憶したフロッピーディスク（ＦＤ）の構成
を示すデータマップ。

【図１１】本発明の第２実施例に係るパーソナルコンピ
ュータにおいて、図１０に示すデータマップのフロッピ
ーディスクからＢＩＯＳ−ＲＯＭ１７へのＢＩＯＳファ
イルの転送を指示するための構成を示すブロック図。

【図１２】図１１に示す構成を適用した際の図１のシス
テムの電源オン時の動作を説明するためのフローチャー
ト。

【符号の説明】

１１…ＣＰＵ、１３…システムメモリ、１５…システム
バス、１７…ＢＩＯＳ−ＲＯＭ、１９，２３…スーパイ
ンテグレーションＩＣ（ＳＩ）、２５…内部ＦＤＤ、３
１…ディスプレイパネル、３３…キーボードコントロー
ラ（ＫＢＣ）、３５…キーボード（ＫＢ）、３９…電源
コントローラ、４７…ＥＸＯＲゲート、４９…マスク回
路、５１，５７…アンドゲート、５３…ノアゲート、５
５，５９…オアゲート、６１…ナンドゲート、７１，７
３，７５…Ｄ型フリップフロップ、９１…Ｉ／Ｏレジス
タ、４５，９４…スイッチ、８０…フロッピーディスク
（ＦＤ）、８１…ＢＩＯＳファイル、８２…書き換えル
ーチン、１７１…メインブロック、１７２…ブートブロ
ック、１７３…ファージャンプ命令、１７４…ＣＲＣル
ーチン、１７５…アドレス変換並びにアドレスマスクル
ーチン、１７６…初期化ルーチン、１７７…転送ルーチ
ン。

Claims (16)

【特許請求の範囲】
1. 【請求項１】 読み出し専用ブート領域が確保された第
   １の記憶領域と第１の基本入出力プログラム（ＢＩＯ
   Ｓ；Basic Input/Output System ）が記憶された第２の
   記憶領域を持つフラッシュメモリであって、前記ブート
   領域の所定位置にファージャンプ命令が記憶されたフラ
   ッシュメモリから構成されるＢＩＯＳ−ＲＯＭと、 第２の基本入出力プログラムが記憶された外部記憶装置
   と、 電源リセット直後には、前記ファージャンプ命令を実行
   するための所定のアドレスデータを出力して前記ＢＩＯ
   Ｓ−ＲＯＭの前記ブート領域をアクセスし、システム立
   ち上げ後には、前記ＢＩＯＳ−ＲＯＭに記憶された前記
   第１の基本入出力プログラムに従う動作を行うデータ処
   理手段であって、前記第１の基本入出力プログラムが前
   記第１の記憶領域に記憶されているものとして扱うよう
   に構成されたデータ処理手段と、 前記システム立ち上げ後には、前記データ処理手段から
   出力されるアドレスのうち、前記第１の記憶領域と前記
   第２の記憶領域とを識別するための所定ビットの論理値
   を反転して前記ＢＩＯＳ−ＲＯＭに出力するアドレス変
   換手段と、 前記システム立ち上げ後には、前記データ処理手段から
   出力されるアドレスのうちの前記第２の記憶領域内を指
   定するアドレスをマスクするマスク手段と、 前記外部記憶装置に記憶された前記第２の基本入出力プ
   ログラムを前記ＢＩＯＳ−ＲＯＭに転送すべき旨の指示
   を入力するための手段と、 前記データ処理手段による前記ファージャンプ命令の実
   行に従い、前記入力手段から前記指示が入力されている
   か否かを判別する第１の判別手段と、 前記第１の判別手段により前記入力手段から前記指示が
   入力されていないと判別されたとき、前記ＢＩＯＳ−Ｒ
   ＯＭの記憶データが正常か否かを判別する第２の判別手
   段と、 前記第２の判別手段により前記ＢＩＯＳ−ＲＯＭの記憶
   データが正常であると判別されたとき、前記アドレス変
   換手段および前記マスク手段を有効状態に設定する手段
   と、 前記第１の判別手段により前記入力手段から前記指示が
   入力されていると判別されたとき、および前記第２の判
   別手段により前記ＢＩＯＳ−ＲＯＭの記憶データが異常
   であると判別されたとき、前記外部記憶装置に記憶され
   た前記第２の基本入出力プログラムを前記ＢＩＯＳ−Ｒ
   ＯＭに転送して前記ＢＩＯＳ−ＲＯＭに記憶されている
   前記第１の基本入出力プログラムを書き換える手段と、 を具備することを特徴とするパーソナルコンピュータ。
2. 【請求項２】 読み出し専用ブート領域が確保された第
   １の記憶領域と基本入出力プログラムが記憶された第２
   の記憶領域を持つフラッシュメモリであって、前記ブー
   ト領域の所定位置にファージャンプ命令が記憶されたフ
   ラッシュメモリから構成されるＢＩＯＳ−ＲＯＭと、 電源リセット直後には、前記ファージャンプ命令を実行
   するための所定のアドレスデータを出力して前記ＢＩＯ
   Ｓ−ＲＯＭの前記ブート領域をアクセスし、システム立
   ち上げ後には、前記ＢＩＯＳ−ＲＯＭに記憶されたの前
   記基本入出力プログラムに従う動作を行うデータ処理手
   段であって、前記基本入出力プログラムが前記第１の記
   憶領域に記憶されているものとして扱うように構成され
   たデータ処理手段と、 前記システム立ち上げ後には、前記データ処理手段から
   出力されるアドレスのうち、前記第１の記憶領域と前記
   第２の記憶領域とを識別するための所定ビットの論理値
   を反転して前記ＢＩＯＳ−ＲＯＭに出力するアドレス変
   換手段と、 を具備することを特徴とするパーソナルコンピュータ。
3. 【請求項３】 前記データ処理手段による前記ファージ
   ャンプ命令の実行に従い、前記ＢＩＯＳ−ＲＯＭの記憶
   データが正常か否かを判別する判別手段と、前記判別手
   段により前記ＢＩＯＳ−ＲＯＭの記憶データが正常であ
   ると判別されたとき、前記アドレス変換手段を有効状態
   に設定する手段とを更に備えたことを特徴とする請求項
   ２記載のパーソナルコンピュータ。
4. 【請求項４】 前記システム立ち上げ後には、前記デー
   タ処理手段から出力されるアドレスのうちの前記第２の
   記憶領域内を指定するアドレスをマスクするマスク手段
   を更に備えたことを特徴とする請求項２記載のパーソナ
   ルコンピュータ。
5. 【請求項５】 前記マスク手段は、前記システム立ち上
   げ後には前記データ処理手段から出力されるアドレスの
   うちの前記所定ビットが前記第２の記憶領域を示す論理
   値である場合に、前記ＢＩＯＳ−ＲＯＭのアクセスを禁
   止する信号を生成する手段を有していることを特徴とす
   る請求項４記載のパーソナルコンピュータ。
6. 【請求項６】 前記データ処理手段による前記ファージ
   ャンプ命令の実行に従い、前記ＢＩＯＳ−ＲＯＭの記憶
   データが正常か否かを判別する判別手段と、前記判別手
   段により前記ＢＩＯＳ−ＲＯＭの記憶データが正常であ
   ると判別されたとき、前記アドレス変換手段および前記
   マスク手段を有効状態に設定する手段とを更に備えたこ
   とを特徴とする請求項５記載のパーソナルコンピュー
   タ。
7. 【請求項７】 ブート領域が確保された第１の記憶領域
   と基本入出力プログラムが記憶された第２の記憶領域を
   持つフラッシュメモリから構成されるＢＩＯＳ−ＲＯＭ
   と、 電源リセット直後には、前記ＢＩＯＳ−ＲＯＭ上の前記
   ブート領域内を指定する所定のアドレスデータを出力し
   て前記ブート領域をアクセスし、システム立ち上げ後に
   は、前記ＢＩＯＳ−ＲＯＭに記憶された基本入出力プロ
   グラムに従う動作を行うデータ処理手段と、 前記システム立ち上げ後には、前記データ処理手段から
   出力されるアドレスのうち、前記第１の記憶領域内を指
   定するアドレスを前記第２の記憶領域内を指定するアド
   レスに変換して前記ＢＩＯＳ−ＲＯＭに出力するアドレ
   ス変換手段と、 を具備することを特徴とするパーソナルコンピュータ。
8. 【請求項８】 前記システム立ち上げ後には、前記デー
   タ処理手段から出力されるアドレスのうちの前記第２の
   記憶領域内を指定するアドレスをマスクするマスク手段
   を更に備えたことを特徴とする請求項７記載のパーソナ
   ルコンピュータ。
9. 【請求項９】 前記マスク手段は、前記第２の記憶領域
   内を指定するアドレスをマスクするために、前記ＢＩＯ
   Ｓ−ＲＯＭのアクセスを禁止する信号を生成する手段を
   有していることを特徴とする請求項８記載のパーソナル
   コンピュータ。
10. 【請求項１０】 第１の基本入出力プログラムが記憶さ
    れたフラッシュメモリから構成されるＢＩＯＳ−ＲＯＭ
    と、 第２の基本入出力プログラムが記憶された外部記憶装置
    と、 前記ＢＩＯＳ−ＲＯＭの記憶データが正常か否かを判別
    する判別手段と、 前記判別手段により前記ＢＩＯＳ−ＲＯＭの記憶データ
    が異常であると判別されたとき、前記外部記憶装置に記
    憶された前記第２の基本入出力プログラムを前記ＢＩＯ
    Ｓ−ＲＯＭに転送して前記ＢＩＯＳ−ＲＯＭの記憶デー
    タを修復する手段と、 を具備することを特徴とするパーソナルコンピュータ。
11. 【請求項１１】 第１の基本入出力プログラムが記憶さ
    れたフラッシュメモリから構成されるＢＩＯＳ−ＲＯＭ
    と、 第２の基本入出力プログラムが記憶された記憶媒体がセ
    ット可能な外部記憶装置と、 前記ＢＩＯＳ−ＲＯＭの記憶データが正常か否かを判別
    する判別手段と、 前記判別手段により前記ＢＩＯＳ−ＲＯＭの記憶データ
    が異常であると判別され、且つ前記記憶媒体が前記外部
    記憶装置にセットされている場合に、前記記憶媒体に記
    憶されている前記第２の基本入出力プログラムを前記Ｂ
    ＩＯＳ−ＲＯＭに転送して前記ＢＩＯＳ−ＲＯＭの記憶
    データを修復する手段と、 を具備することを特徴とするパーソナルコンピュータ。
12. 【請求項１２】 第１の基本入出力プログラムが記憶さ
    れたフラッシュメモリから構成されるＢＩＯＳ−ＲＯＭ
    と、 第２の基本入出力プログラムが記憶された記憶媒体がセ
    ット可能な外部記憶装置と、 前記ＢＩＯＳ−ＲＯＭの記憶データが正常か否かを判別
    する第１の判別手段と、 前記第１の判別手段により前記ＢＩＯＳ−ＲＯＭの記憶
    データが異常であると判別されたとき、前記第２の基本
    入出力プログラムが記憶された前記記憶媒体を前記外部
    記憶装置にセットすべきことを指示する手段と、 前記指示手段による指示の後に、前記記憶媒体が前記外
    部記憶装置にセットされているか否かを判別する第２の
    判別手段と、 前記第２の判別手段により前記記憶媒体が前記外部記憶
    装置にセットされていると判別されたとき、前記記憶媒
    体に記憶されている前記第２の基本入出力プログラムを
    前記ＢＩＯＳ−ＲＯＭに転送して前記ＢＩＯＳ−ＲＯＭ
    の記憶データを修復する手段と、 を具備することを特徴とするパーソナルコンピュータ。
13. 【請求項１３】 第１の基本入出力プログラムが記憶さ
    れたフラッシュメモリから構成されるＢＩＯＳ−ＲＯＭ
    と、 第２の基本入出力プログラムが記憶された外部記憶装置
    と、 前記外部記憶装置に記憶された前記第２の基本入出力プ
    ログラムを前記ＢＩＯＳ−ＲＯＭに転送すべき旨の指示
    を入力するための手段と、 前記入力手段からの指示に応答して、前記外部記憶装置
    に記憶された前記第２の基本入出力プログラムを前記Ｂ
    ＩＯＳ−ＲＯＭに転送して前記ＢＩＯＳ−ＲＯＭの記憶
    データを書き換える手段と、 を具備することを特徴とするパーソナルコンピュータ。
14. 【請求項１４】 第１の基本入出力プログラムが記憶さ
    れたフラッシュメモリから構成されるＢＩＯＳ−ＲＯＭ
    と、 第２の基本入出力プログラムが記憶された記憶媒体がセ
    ット可能な外部記憶装置と、 前記記憶媒体に記憶された前記第２の基本入出力プログ
    ラムを前記ＢＩＯＳ−ＲＯＭに転送すべき旨の指示を入
    力するための手段と、 前記入力手段からの指示に応答して、前記第２の基本入
    出力プログラムが記憶された前記記憶媒体を前記外部記
    憶装置にセットすべきことを指示する手段と、 前記指示手段による指示の後に、前記記憶媒体が前記外
    部記憶装置にセットされているか否かを判別する第２の
    判別手段と、 前記第２の判別手段により前記記憶媒体が前記外部記憶
    装置にセットされていると判別されたとき、前記記憶媒
    体に記憶された前記第２の基本入出力プログラムを前記
    ＢＩＯＳ−ＲＯＭに転送して前記ＢＩＯＳ−ＲＯＭの記
    憶データを書き換える手段と、 を具備することを特徴とするパーソナルコンピュータ。
15. 【請求項１５】 第１の基本入出力プログラムが記憶さ
    れたフラッシュメモリから構成されるＢＩＯＳ−ＲＯＭ
    と、 第２の基本入出力プログラムが記憶された記憶媒体がセ
    ット可能な外部記憶装置と、 前記ＢＩＯＳ−ＲＯＭの記憶データが正常か否かを判別
    する第１の判別手段と、 前記外部記憶装置に記憶された前記第２の基本入出力プ
    ログラムを前記ＢＩＯＳ−ＲＯＭに転送すべき旨の指示
    を入力するための手段と、 前記入力手段から前記指示が入力されたことを検出する
    検出手段と、 前記第１の判別手段により前記ＢＩＯＳ−ＲＯＭの記憶
    データが異常であると判別されたとき、および前記検出
    手段により前記入力手段から前記指示が入力されたこと
    が検出されたとき、前記第２の基本入出力プログラムが
    記憶された前記記憶媒体を前記外部記憶装置にセットす
    べきことを指示する手段と、 前記指示手段による指示の後に、前記記憶媒体が前記外
    部記憶装置にセットされているか否かを判別する第２の
    判別手段と、 前記第２の判別手段により前記記憶媒体が前記外部記憶
    装置にセットされていると判別されたとき、前記記憶媒
    体に記憶された前記第２の基本入出力プログラムを前記
    ＢＩＯＳ−ＲＯＭに転送して前記ＢＩＯＳ−ＲＯＭの記
    憶データを書き換える手段と、 を具備することを特徴とするパーソナルコンピュータ。
16. 【請求項１６】 フラッシュメモリから構成されたＢＩ
    ＯＳ−ＲＯＭと、 基本入出力プログラムが記憶された外部記憶装置と、 前記外部記憶装置に記憶された前記基本入出力プログラ
    ムを前記ＢＩＯＳ−ＲＯＭに転送して同ＢＩＯＳ−ＲＯ
    Ｍの記憶データを書き換える手段と、 を具備することを特徴とするパーソナルコンピュータ。