JPH05210522A

JPH05210522A - デイスパツチ・モードの変更方法

Info

Publication number: JPH05210522A
Application number: JP4188056A
Authority: JP
Inventors: Edward I Cohen; エドワード・イラ・コーヘン; Michael R Sheets; マイケル・ロバート・シーツ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1991-08-08
Filing date: 1992-07-15
Publication date: 1993-08-20
Anticipated expiration: 2010-02-08
Also published as: JPH0711783B2; US5291599A; EP0527334A3; EP0527334A2

Abstract

(57)【要約】【目的】動的な要求ベースの下で、パテイシヨンに対
して時間に依存する特別な処理を与えるために、コンピ
ユータ・パテイシヨナの機構を与えること。【構成】コンピユータ・パテイシヨナ１０２はコンピ
ユータの中に同時に並列的に存在する幾つかのパテイシ
ヨン１０４ａ乃至１０４ｄに処理を与える。効率的な動
作にするために、パテイシヨン内で実行される或る種の
アプリケーシヨン・プログラムは、時間的に順序立てら
れた態様で、アプリケーシヨン・プログラムに対して必
要な特別の処理を間欠的に送る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、論理的パテイシヨンが
設けられたデータ処理システムの分野に関する。より具
体的に言えば、本発明は、コンピユータのパテイシヨナ
が、処理時間に依存する特別な処理動作を、動的な要求
ベースで、論理パテイシヨンに与える機構に関する。

【０００２】

【従来の技術】論理パテイシヨンを作ることは、複数個
の論理的な（即ち、仮想的な）プロセツサ、または、論
理的パテイシヨンを構成するようにデータ処理システム
のプロセツサ複合体（即ち、複数個のプロセツサ）のリ
ソースを論理的に組織することである。論理パテイシヨ
ンは、同じプロセツサ複合体において、複数個のパテイ
シヨンを同時に動作させることによつて、ユーザが、マ
シンの物理的なリソースを最大限に使用するのを可能に
する。

【０００３】論理パテイシヨンは、ユーザが定義付けし
たハードウエア・リソースであつて、それらが組み合わ
された時、システム・コントロール・プログラム（即
ち、オペレーテイング・システム）を充分に実行するこ
とのできるハードウエア・リソースである。論理パテイ
シヨンは、下記の要素を含むものとして定義することが
できる。それらの要素とは、（１）１つ、または、そ
れ以上の中央プロセツサと、（２）中央ストレージ
と、（３）１つ、または、それ以上のチヤンネル通路
と、（４）付加的な拡張用ストレージと、（５）１
つ、または、それ以上の付加的なベクトル装置と、
（６）サブ・チヤンネルと、（７）論理制御装置と
である。

【０００４】論理パテイシヨンは独立して動作するけれ
ども、プロセツサ及びＩ／Ｏ（入力／出力）装置を共有
することができる。各論理パテイシヨン用のストレージ
は隔離されているので、論理パテイシヨンによつて共有
されることはない。同様に、チヤンネル通路は、論理パ
テイシヨンに割り当てられるが、同時に２つの論理パテ
イシヨンによつて共有することはできない。各論理パテ
イシヨンは、パテイシヨナのハードウエア及びマイクロ
・コードによつて、他のすべての論理パテイシヨンとは
隔離されている。論理パテイシヨンの間の通信は、Ｉ／
Ｏ装置を介した接続でしか行なえない。論理パテイシヨ
ンについての付加的な情報は、１９８９年のＩＢＭシス
テム・ジヤーナル第２８巻１号の１０４頁乃至１２３頁
に記載されたボーデン（T.L.Borden）等の「Multiple O
perating Systems on One Processor Complex」と題す
る記事を参照されたい。

【０００５】プロセツサを共有する論理パテイシヨン
は、共有パテイシヨンとして知られている。一つのプロ
セツサだけに奉仕するパテイシヨンは、専用（dedicate
d）パテイシヨンとして知られている。専用パテイシヨ
ンのリソースは共有されないので、これらの専用パテイ
シヨンはワークロードの管理を必要としない。以下の説
明は、共有パテイシヨンの間のワークロードの管理に関
連しているので、単に「パテイシヨン」と言う用語が使
用された時、共有パテイシヨンを意味する。

【０００６】ＩＢＭ社の３０９０Ｅ及びＥＳ／３０９０
Ｓプロセツサのフアミリーで利用可能なプロセツサ・リ
ソースのシステム・マネージヤ（ＰＲ／ＳＭ）の機能
は、論理パテイシヨン処理（logical partitioning-Ｌ
ＰＡＲ）が可能である。ＰＲ／ＳＭは、システム・コン
ソールを通して直接にパテイシヨン処理を許容するか、
または、ソフトウエア制御を通して間接的にパテイシヨ
ン処理を許容するハードウエア及びマイクロ・コードを
含んでいる。ＰＲ／ＳＭに関する他の情報は、「IBM WS
/3090 Processor Complex: Processor Resource System
s Manager」と題する刊行物(ＩＢＭの刊行物番号ＧＡ２
２−７１２３)に記載されている。

【０００７】パテイシヨナ（ハイパーバイザ（Hypervis
or）としても知られている）は、共有されたプロセツサ
に対して、パテイシヨン的なアクセスを実行する装置で
ある。パテイシヨンの間のスイツチ動作を行なう部分は
パテイシヨナデイスパツチヤとして知られている。パテ
イシヨナデイスパツチヤは、幾つかのアプリケーシヨン
の間で１つのプロセツサを時間的に共有するオペレーテ
イング・システムのデイスパツチヤと同じである。本明
細書で使用されている用語、「デイスパツチヤ」は、オ
ペレーテイング・システムのデイスパツチヤではなく、
パテイシヨナデイスパツチヤを意味する。

【０００８】パテイシヨナは、物理的プロセツサを最大
限に使用する一方、Ｉ／Ｏ装置の良好な応答性を与える
ような態様で、各パテイシヨンの論理的プロセツサを、
利用可能な物理的プロセツサに割り当てることによつて
動的なワークロードの管理を遂行する。デイスパツチ処
理は、厳密な時間ベース（タイム駆動（time-driven）
のデイスパツチ処理）か、事象駆動ベース（事象駆動の
デイスパツチ処理）か、または、タイム及び事象の組合
せベース（タイム／事象駆動のデイスパツチ処理）かで
行うことができる。

【０００９】タイム駆動のデイスパツチ処理において、
デイスパツチヤは、一定の処理時間の後（例えば、１５
ミリ秒）、共有プロセツサの制御を切り換える。この時
間を共有する方法は、現在のパテイシヨンの状態とは無
関係に維持される。例えば、現在のパテイシヨンが「待
ち」状態に入つたとしても、現在のパテイシヨンは切り
換えられて、アクセスの対象となる。

【００１０】事象駆動のデイスパツチ処理において、デ
イスパツチヤは、現在のパテイシヨンが、共有プロセツ
サを最早や必要としなくなつた時（パテイシヨンが「待
ち」状態に入つた時）、一方のパテイシヨンから次のパ
テイシヨンへのタイムスライス（time slice）に入れら
れる。タイム／事象駆動デイスパツチ処理において、デ
イスパツチヤは、一定の期間の後、即ち、一定タイムの
経過後、共有プロセツサの制御を切り換えるが、併し、
上述の一定の処理時間の経過前に発生した事象（例え
ば、「待ち」状態）は、次のパテイシヨンへの制御を切
り換えるためにデイスパツチヤをトリガする。ＩＢＭの
ＬＰＡＲは、タイム／事象駆動デイスパツチ処理によ
る。

【００１１】ＬＰＡＲは、時間駆動ベース及び事象駆動
ベースで処理することに加えて、下記の幾つかの付加的
な通常のデイスパツチ処理（スケジユール処理）技術を
使用している。（１）「デイスパツチ・タイムの長さ」：デイスパ
ツチヤは、論理的プロセツサが任意の１つのデイスパツ
チに対して動作する最大処理時間を保持している。（２）「事象の検出」：パテイシヨンが「待ち」状
態に入つた時、デイスパツチヤは事象を検出して、動作
する他のパテイシヨンをデイスパツチする。（３）「優先度」：各パテイシヨンは、ユーザによ
り規定さた優先度を持つており、この優先度によつて、
デイスパツチ処理が行なわれる。（４）「Ｉ／Ｏの先取り」：Ｉ／Ｏの割込みが、活
動しているパテイシヨンよりも高い優先度を持つている
パテイシヨンの論理的プロセツサのために保留されてい
る時には、デイスパツチヤは低い優先度のパテイシヨン
を先取りする。（５）「オペレーテイング・システムが表示した終
了」：オペレーテイング・システムが、自己の処理が
ＬＰＡＲ環境において非効率的であると判断した場合
は、その割り当て時間（デイスパツチ・タイム）を自発
的に放棄することができる。

【００１２】上述したように、パテイシヨナは、Ｉ／Ｏ
の良好な応答性を維持しながら、プロセツサ複合体の物
理的プロセツサの使用を最大限に使用することを追求す
る。例えば、ただ１つのパテイシヨンしか持たないプロ
セツサ複合体は、１０ミリ秒の「待ち」状態が後続する
１０ミリ秒の動作時間を有するアプリケーシヨンを５０
％の実行効率で動作する。これとは対照的に、上述のよ
うな２つのアプリケーシヨンがインターリーブされたと
して、２つのパテイシヨンで構成された同じプロセツサ
複合体は、理論的には、１００％の実行効率で動作する
ことができる。

【００１３】然しながら、この例において、若し、２つ
のパテイシヨンのシステムが２０ミリ秒のデイスパツチ
・タイムによつて実行されたとすれば、その２つのパテ
イシヨンのシステムは、たつた５０％の実行効率しか持
つていないことには注意を払う必要がある。（事象駆動
スイツチ動作が、希望通りの１００％の効率を生じたと
して。）同様に、１／２ミリ秒のタイムを持つデイスパ
ツチ処理は、「待ち」状態により生じる効率の悪さを避
けることはできるけれども、デイスパツチヤ全体の効率
から見ると、デイスパツチヤそれ自身に著しい効率の低
下が生じる。

【００１４】従つて、パテイシヨンは、プロセツサの複
合体から最適な性能を引き出すように追求するけれど
も、プロセツサのロードの状況が刻々と変化していく
と、達成されるべき効率に影響を与える。上述の例から
判るように、デイスパツチ・モードは特定のアプリケー
シヨンに対して注意深く最適化されなければならない。
デイスパツチ・モードを注意深く適用したシステムであ
つたとしても、デイスパツチヤは或る種のアプリケーシ
ヨンに対して大きな効率の低下を与える場合がある。

【００１５】そのような１つのアプリケーシヨンの一例
を以下に説明する。ＩＥＢＣＯＰＹ（磁気ストレージ・
デイスクを再区画付けするためのＩＢＭのユーテイリテ
イ・プログラム）のようなプログラムは、メイン・プロ
グラムと並行して実行されるＩ／Ｏ動作を持つている。
これらのＩ／Ｏ動作は、メイン・プログラムが物理的プ
ロセツサ中で連続して実行している間にデータ・チヤン
ネルによつて処理される。ＩＥＢＣＯＰＹは、データ・
チヤンネルにおいて実行するチヤンネル・プログラムを
構成することによつてＩ／Ｏ動作を始動する。このよう
にして、Ｉ／Ｏ動作はＩＥＢＣＯＰＹプログラムと同時
に実行される。

【００１６】チヤンネル・プログラムが付加的なインス
トラクシヨンを必要とする時、チヤンネル・プログラム
はＰＣＩ（Program-Controlled Interrupt）（プログラ
ム制御の割込み）によつて論理的プロセツサに信号を送
る。若し、ＰＣＩが相次いで処理されるならば、ＩＥＢ
ＣＯＰＹはチヤンネル・プログラムに付加的なインスト
ラクシヨンを付加することができ、チヤンネル・プログ
ラムはＩ／Ｏ装置を連続して処理することができる。然
しながら、若し、ＰＣＩが相次いで処理されなければ、
チヤンネル・プログラムはインストラクシヨンから外れ
て実行し、終了する。若し、処理されるべき付加的なＩ
／Ｏ動作があるならば、ＩＥＢＣＯＰＹは、新しいチヤ
ンネル・プログラムを構成しなければならず、そして、
開始チヤンネル動作によつて新しいプログラムを始動し
なければならない。このチヤンネル開始動作は、相次い
で処理されるＰＣＩに比較してプロセツサの大きな負担
を含んでいる。従つて、特に、大量のＰＣＩを有するア
プリケーシヨンの場合には、相次いだ態様でＰＣＩを処
理することが望ましい。

【００１７】ＬＰＡＲのような従来のデイスパツチヤに
おいて、若し、物理的プロセツサの中で実行されるアプ
リケーシヨン・プログラム（例えばＩＥＢＣＯＰＹ）が
「待ち」状態に入つたならば、デイスパツチヤは次のパ
テイシヨンをデイスパツチする。ＰＣＩ信号が論理プロ
セツサに送られると、デイスパツチヤは、それを要求し
た論理的プロセツサ（パテイシヨン）へ論理プロセツサ
の制御を戻すことによつて割込みを処理するか否かを決
定する。デイスパツチヤによるこの介入は、ＰＣＩを処
理するのに使用されるクリチカル・ウインドウ（処理の
制限時間）を超過する遅延をしばしば生じる。処理され
なかつた各ＰＣＩは、開始チヤンネル動作によつて処理
されなければならない。これは、パテイシヨンが設けら
れたシステムにおいて、ＩＥＢＣＯＰＹプログラムが実
行された時、大きな性能低下を生じる。

【００１８】従来のデイスパツチヤによつて与えられる
他の性能低下の問題は、ＴＰＩ（Test Pending Interru
pt）インストラクシヨンによる問題を含んでいる。ＴＰ
Ｉは、「Ｉ／Ｏ割込みハンドラー」コードの一回の呼び
出しによる無関係の可能性のあるＩ／Ｏ割込みの可変長
のバツチを処理する機構である。割込みハンドラーが現
在のＩ／Ｏ装置の処理を完了した時、割込みハンドラー
は、ＴＰＩインストラクシヨンを発生するが、これはキ
ユーに入れられているものの中で最も高い優先度を持つ
Ｉ／Ｏ割込みを次に処理すべきものとして特定する。こ
のようにして、Ｉ／Ｏ割込みのバツチは、非常に効率的
に処理される。然しながら、若し、Ｉ／Ｏ割込み動作の
うち大部分が、ＴＰＩを通して処理されるならば、それ
は、Ｉ／Ｏ動作が遅延し、結果としてパテイシヨンのワ
ークロードの全体の処理能力の低下をひきおこす。この
ような場合において、物理的プロセツサを使用するパテ
イシヨンのの能力をパテイシヨナによつて改善する必要
がある。

【００１９】ＰＲ／ＳＭのＬＰＡＲは、これらの問題に
対して部分的な解決を与える「待ち完了（WAIT COMPLET
ION）」と呼ばれるオプシヨンがある。「待ち完了」オ
プシヨンによつて、ユーザは、そのデイスパツチの方式
を変更することができる。つまり、若し「待ち完了」＝
ＹＥＳが特定されたならば、デイスパツチヤは事象検出
を行なわない。その結果、デイスパツチヤは、厳密なタ
イム駆動のデイスパツチヤになる。

【００２０】「待ち完了」＝ＹＥＳオプシヨンは、ＩＥ
ＢＣＯＰＹのようなアプリケーシヨンによつて要求され
るタイム・クリチカル処理（処理時間が限定されている
処理）を与えるために使用することができる。このオプ
シヨンが特定された時、デイスパツチヤは厳密なタイム
駆動ベースになり、従つて、ＩＥＢＣＯＰＹが「待ち」
状態に入つた時でも、デイスパツチ期間は継続し、物理
的プロセツサはＰＣＩを処理するためにデイスパツチ全
体の期間に対して利用可能である。

【００２１】然しながら、「待ち完了」＝ＹＥＳオプシ
ヨンは、幾つかの欠点を持つている。第１の欠点とし
て、このオプシヨンは、オプシヨンを選択するために、
コンピユータの操作者の介入を必要とすることである。
このオプシヨンの第２の欠点は、「待ち完了」がプロセ
ツサ複合体において実行するすべてのパテイシヨンに対
して動作するので、タイム・クリチカル処理を必要とし
ない他のパテイシヨンの性能が低下されることである。

【００２２】

【発明が解決しようとする課題】上述のような現状にお
いて、動的な要求ベースの下で、特定のパテイシヨンに
対してタイム・クリチカル処理を与える手段が必要であ
る。

【００２３】

【実施例】図面を参照して本発明の実施例を以下に説明
する。本発明の良好な実施例はＰＲ／ＳＭを装備したＩ
ＢＭ３７０／３９０プロセツサ複合体に実行されたもの
である。要求パテイシヨンのタイム・クリチカル処理
は、ＩＢＭのＭＶＳ（Multiple Virtual Storage）のオ
ペレーテイング・システムを動作する。

【００２４】図１はパテイシヨンが設けられたシステム
１００のブロツク図である。パテイシヨナ１０２は、シ
ステム１００を論理的に分割した４つのパテイシヨン１
０４ａ乃至１０４ｄを有している。各パテイシヨンは、
それ自身のオペレーテイング・システムと、そのオペレ
ーテイング・システムで動作するアプリケーシヨン・プ
ログラムとを有していることには注意を払う必要があ
る。

【００２５】図２を参照して、従来のデイスパツチ処理
を以下に説明する。従来のパテイシヨナのデイスパツチ
ヤ（例えば、ＬＰＡＲ）は、上述したようなタイム／事
象駆動ベースのデイスパツチ処理を使用する。ステツプ
２０２において、デイスパツチ処理をするパテイシヨン
が選択される。ステツプ２０４において、「待ち完了」
フラグがチエツクされる。若し、「待ち完了」＝ＮＯな
らば、ステツプ２０６において、パテイシヨンは、通常
通りの動作を許容される。若し、「待ち完了」＝ＹＥＳ
ならば、従来の方法においては、ステツプ２１０に進
み、パテイシヨンは「待ち」状態とは無関係にタイム駆
動ベースで動作される。

【００２６】ステツプ２０６の処理が終つた後、ステツ
プ２０８において、デイスパツチヤは、事象（例えば
「待ち」状態）が発生したか否かをチエツクする。若
し、事象（例えば「待ち」状態）が発生していなけれ
ば、パテイシヨンは、ステツプ２１０において動作す
る。然しながら、若し、事象が発生したならば、パテイ
シヨナは、新しいパテイシヨンが選択されるステツプ２
０２に戻る。ステツプ２１０に続いて、動作タイムがス
テツプ２１２においてチエツクされる。若し、配分され
た処理時間（即ち、タイム・スライス）が経過したなら
ば、ステツプ２０２において、次のパテイシヨンがデイ
スパツチされる。

【００２７】この従来のデイスパツチヤは、すべてのパ
テイシヨンに対してタイム駆動ベースの切り換えか、ま
たは事象／タイム駆動ベースの切り換えのいずれかを与
える。多くのアプリケーシヨンに対しては、応答時間と
ワークロードとの間に良好なバランスが生じる。然しな
がら、セツトするのにコンピユータの操作者の介入を必
要とする「待ち完了（WAIT COMPLETION）」＝ＹＥＳ
は、システム・コンソールからしか設定できず、そし
て、その設定を行なつた後には、「待ち完了」はすべて
のパテイシヨンに対してだけ活性化されてしまう。

【００２８】ある種のアプリケーシヨンは、デイスパツ
チヤを事象／タイム駆動ベースからタイム駆動ベースへ
動的に切り換え、そして、特定のアプリケーシヨンだけ
に戻ることを必要とする場合がある。従来のデイスパツ
チヤはこの処理を与えることはできない。

【００２９】本発明は、単一のパテイシヨンを、事象／
タイム駆動のデイスパツチ処理からタイム駆動のデイス
パツチ処理へ切り換え、そして、要求ベースに戻させる
動的なタイム駆動スイツチ（time-driven switch）を与
える。また、タイム駆動のデイスパツチ処理は、タイム
・クリチカル処理、または、単に、クリチカル処理と呼
ばれる。本発明のタイム駆動スイツチは、実行されてい
るアプリケーシヨンによつて制御されるか、または、パ
テイシヨンのオペレーテイング・システムによつて制御
される。図３乃至図６を参照して、本発明の実施例を以
下に説明する。

【００３０】１．アプリケーシヨン・プログラムによ
つて制御されるタイム駆動スイツチ図３を参照して、パテイシヨン中で実行されているアプ
リケーシヨン・プログラムからの要求に基づいて動的な
スイツチを与える本発明の実施例の方法を説明する。ス
テツプ３０２において、アプリケーシヨンは通常通りに
実行する。ステツプ３０４において、アプリケーシヨン
は、タイム・クリチカル処理を開始し、そして、タイム
駆動処理を要求する。アプリケーシヨンは、クリチカル
処理の開始をパテイシヨナに知らせる信号を送る。次
に、パテイシヨナは動的なタイム駆動スイツチをオンに
セツトする（ＳＷＩＴＣＨ＝ＯＮ）。

【００３１】ステツプ３０６において、アプリケーシヨ
ンのタイム・クリチカルの部分が処理される。ステツプ
３０８において、アプリケーシヨンは、タイム・クリチ
カル処理の終了に到達し、そして、このことをパテイシ
ヨナに通知する信号を送る。次に、パテイシヨナは、自
動的なタイム駆動スイツチをオフ（ＳＷＩＴＣＨ＝ＯＦ
Ｆ）にセツトし、そして、アプリケーシヨンは、ステツ
プ３１０において通常の処理を再開する。

【００３２】２．オペレーテイング・システムによつ
て制御されるタイム駆動スイツチ図４を参照して、パテイシヨンのオペレーテイング・シ
ステムによつて動的なスイツチを与える本発明の実施例
を説明する。ステツプ４０２において、オペレーテイン
グ・システムは、アプリケーシヨンのＩ／Ｏ要求に対し
てパテイシヨンの応答度を監視する。ステツプ４０４及
び４０６において、オペレーテイング・システムは、殆
どのＰＣＩが遭遇されたか否か、そして、大部分のＩ／
Ｏ動作がテスト・ペンデイング割込み（ＴＰＩ）インス
トラクシヨンによつて処理されたか否かを決定する。若
し、大部分のプログラム制御の割込み（ＰＣＩの割込
み）が遭遇されていないか、または、多数のＩ／Ｏ動作
がテスト・ペンデイング割込みによつて処理されたなら
ば、ステツプ４０８において、オペレーテイング・シス
テムはクリチカル処理の開始をパテイシヨナに通知す
る。これに応答して、デイスパツチヤは動的なタイム駆
動スイツチをオンにセツト（ＳＷＩＴＣＨ＝ＯＮ）す
る。ステツプ４１０において、アプリケーシヨンは実行
を続ける（例えば、予め決められた時間の間）。

【００３３】ステツプ４１２において、オペレーテイン
グ・システムは、Ｉ／Ｏの応答度を再度チエツクする。
若し、大多数のプログラム制御の割込み（ＰＣＩの割込
み）が遭遇されていないか（ステツプ４１４）、また
は、若し、大部分のＩ／Ｏ動作がテスト・ペンデイング
・インストラクシヨン（ＴＰＩ）によつて処理されてい
れば（ステツプ４１６）、オペレーテイング・システム
はクリチカル処理の要求を維持し、そして、ステツプ４
１０に戻る。若し、大部分のプログラム制御の割込み
（ＰＣＩ）が遭遇され、そして、少数のＩ／Ｏ動作がテ
スト・ペンデイング・インストラクシヨン（ＴＰＩ）に
よつて処理されているならば、ステツプ４１８におい
て、オペレーテイング・システムは、タイム・クリチカ
ル処理期間の終了を通知し、そして、動的なタイム駆動
スイツチはオフ（ＳＷＩＴＣＨ＝ＯＦＦ）にセツトされ
る。次に、ステツプ４２０において、アプリケーシヨン
は、通常のタイム／事象駆動ベースのデイスパツチ処理
によつて処理を続ける。

【００３４】ステツプ４０４及び４０６において、大部
分のプログラム制御の割込み（ＰＣＩの割込み）が遭遇
され、そして、比較的少数のＩ／Ｏ動作がテスト・ペン
デイング割込み（ＴＰＩ）によつて処理されているなら
ば、オペレーテイング・システムは、処理のプロシージ
ヤが繰り返えされるステツプ４０２に戻る前に、アプリ
ケーシヨン・プログラムは実行を続ける（例えば、予め
決められた時間の間）ステツプ４２０に直接に進む。

【００３５】一般論として言えば、クリチカル処理が行
なわれるべきか否かを、パテイシヨンのオペレーテイン
グ・システムが決定することが望ましい。これは、多く
のアプリケーシヨン・プログラムは、パテイシヨンの全
体の利用度には無関心だからである。パテイシヨンの利
用度は考慮すべき重要な事項である。例えば、上述のＩ
ＥＢＣＯＰＹの場合、沢山の仕事を課せられたパテイシ
ヨンは、僅かの「待ち」状態しかパテイシヨンによつて
入力されないので、幾つかのＰＣＩの割込みを失う。若
し、ＩＥＢＣＯＰＹプログラムがパテイシヨン全体の利
用度とは関係なくクリチカル処理を活性化することがで
きたとしても何の利点も得られず、そして、デイスパツ
チヤの事象駆動ベースの機能を減らして、性能は事実上
低下する。アプリケーシヨンに信号を送る他の不利点
は、クリチカル処理の要求信号を送るために、アプリケ
ーシヨンを修正しなければならないことである。

【００３６】３．特別な処理要求のパテイシヨナ処理クリチカル処理（例えばＳＷＩＴＣＨ＝ＯＮ）が望まれ
ていることを、アプリケーシヨン・プログラム、または
オペレーテイング・システムが、デイスパツチヤに信号
を送るか否かに関して、ソフトウエアとパテイシヨナと
の間の通信は、「診断」インターフエースを介して処理
することができる。従来の「診断」インターフエース
は、種々の異なつた方法によつて、パテイシヨンとパテ
イシヨナとの間の通信を可能としている。例えば、パテ
イシヨンは、パテイシヨンとパテイシヨナがアクセスで
きる予め決められたメモリ・ロケーシヨンか、または予
め決められたＩ／Ｏアドレスのいずれかを使用すること
ができる。これらのいずれの場合でも、すべてのパテイ
シヨンのオペレーテイング・システム及びパテイシヨナ
のすべてのバージヨンによつて合意され、守られねばな
らないプロトコルが必要である。他の方法は、パテイシ
ヨンとパテイシヨナとの間を通信するための新しいイン
ストラクシヨンを定義付けることである。このインスト
ラクシヨンは、インストラクシヨンが実行される時にパ
テイシヨナが制御を獲得するように、ハイパーバイザの
介入を必要とするものとして定義されている。最も直接
的で、かつ望ましい方法は、［診断」インストラクシヨ
ンを通してパテイシヨンとパテイシヨナとの間で通信を
可能とする通常の「診断」インターフエースを使用する
ことである。「診断」インストラクシヨンは、数字コー
ドを通して選択され多くの使用方法を持つ非常に強力な
機能である（例えば「診断２２」の機能は「診断４４」
の機能とは異なつている）。一方のコードはタイム・ク
リチカル・スイツチをオンにし、他方のコードはタイム
・クリチカル・スイツチをオフにするような２つの新し
いコードを「診断」インストラクシヨンの機能に割り当
ることができる。

【００３７】或る種のアプリケーシヨンだけがクリチカ
ル処理を行なうように能力を制限することが要望され
る。同様に、パテイシヨンにおいて実行される１つ以上
のアプリケーシヨンがクリチカル処理を要求することが
できることが望まれる。どのアプリケーシヨンがクリチ
カル処理を行なう権限を与えられるかを制御するための
権限付与方式が実行される。ＭＶＳにおいて、この権限
付与は、「診断」インストラクシヨンを使用することに
よつて行なうことができる。この「診断」インストラク
シヨンは、権限を付与されたアプリケーシヨンだけに限
られた特権付きのインストラクシヨンである。従つて、
この権限付与方式は、クリチカル処理を要求できるアプ
リケーシヨンだけに限つて適用することができる。

【００３８】パテイシヨナは、各パテイシヨンからのク
リチカル処理要求を追跡し、そして、カウント・テーブ
ル中の特別の処理を要求する権限を与えられたパテイシ
ヨンの記録を維持する。図１に示したパテイシヨンが設
けられたシステム１００のためのカウント・テーブル５
００の一例が図５に示されている。１以上のスイツチ・
カウントは、パテイシヨンの中の１以上のアプリケーシ
ヨンがクリチカル処理を要求していることを意味するこ
とには注意を要する。パテイシヨナは、クリチカル処理
（即ち、ＳＷＩＴＣＨ＝ＯＮ）の各要求毎にパテイシヨ
ンのスイツチ・カウントを増加し、そして、通常の処理
（即ち、ＳＷＩＴＣＨ＝ＯＦＦ）の各要求毎にスイツチ
・カウントを減少する。図示されているように、カウン
ト・テーブル５００は各パテイシヨンの権限付与データ
をストアするためにも使用される。既に述べたように、
これは、或る種のパテイシヨンだけがクリチカル処理を
要求できることを意味する。

【００３９】図６を参照して、パテイシヨナのデイスパ
ツチヤを以下に説明する。ステツプ６０２において、デ
イスパツチされるべきパテイシヨンが選択される。ステ
ツプ６０４において、選択されたパテイシヨンのための
スイツチ・カウントがチエツクされる。若し、スイツチ
・カウントがゼロであれば（パテイシヨン中の論理的プ
ロセツサはクリチカル処理を要求されていない）、デイ
スパツチヤは通常のデイスパツチ処理のためのステツプ
６２０に進む。若し、スイツチ・カウントがゼロでなけ
れば（クリチカル処理の有効な要求信号がある）、ステ
ツプ６０６において、パテイシヨンに権限が付与されて
いるか否かがカウント・テーブルによつてチエツクされ
る。若し、パテイシヨンがＳＷＩＴＣＨ＝ＯＮにするた
めのパテイシヨナへの信号を与える権限を持つていなけ
れば、デイスパツチヤは、通常のデイスパツチ処理をす
るためにステツプ６２０に進む。若し、パテイシヨンが
ＳＷＩＴＣＨオンにする権限を持つていれば、システム
の利用度がステツプ６０８でチエツクされる。若し、シ
ステム利用度が高ければ、デイスパツチヤはステツプ６
１６に進む。若し、システムの利用度が低ければ、デイ
スパツチヤはステツプ６１０に進む。

【００４０】ステツプ６１０において、パテイシヨンが
チエツクされる。若し、パテイシヨンがただ１つの論理
的プロセツサしか持つていなければ、クリチカル処理が
ステツプ６１２で与えられて、「待ち」状態は無視され
る。若し、パテイシヨンが２つ以上の論理的プロセツサ
を持つているならば、デイスパツチヤはステツプ６１７
に進む。クリチカル処理がステツプ６１２で与えられた
後、論理的プロセツサは、ステツプ６１４における処理
時間が経過して終了するまで実行する。この時間が経過
した時、デイスパツチヤは、次のデイスパツチされたパ
テイシヨンのための処理が反復されるステツプ６０２に
戻る。

【００４１】処理ステツプ６１６に戻つて説明を続ける
と、ステツプ６１６において、システムの利用度は再度
チエツクされる。若し、システムの利用度が非常に高け
れば（即ち、システムが非常に多忙である）、デイスパ
ツチヤは通常のデイスパツチ処理を遂行するステツプ６
２０に進む。若し、システムの利用度が非常に高くなけ
れば、処理はステツプ６１８に進む。ステツプ６１７に
おいて、パテイシヨン内の１つの論理的プロセツサがク
リチカル処理を既に与えられているか否かが決定され
る。若し、既に与えられているならば、処理はステツプ
６１８に進む。ステツプ６１８において、パテイシヨン
の優先度がチエツクされる。若し、そのパテイシヨンが
高い優先度のパテイシヨンであれば、ステツプ６１２に
おいて、クリチカル処理が生じる。高い優先度でない場
合、通常のデイスパツチ処理がステツプ６２０で続けら
れる。

【００４２】ステツプ６２０において、「待ち完了」フ
ラグがチエツクされる。若し「待ち完了」＝ＮＯであれ
ば、ステツプ６２０において、パテイシヨナは論理的プ
ロセツサを通常の動作にする。若し、「待ち完了」＝Ｙ
ＥＳならば、デイスパツチヤは、パテイシヨンがタイム
駆動ベースでデイスパツチされるステツプ６２６を実行
し、論理的プロセツサは、「待ち」状態とは無関係に実
行される。

【００４３】ステツプ６２４において、パテイシヨナ
は、次のパテイシヨンがデイスパツチされる事象（「待
ち」状態のような事象）が発生したか否かをチエツクす
る。若し、事象（例えば「待ち」状態）が発生しなけれ
ば、論理的プロセツサはステツプ６２６において動作を
続行する。然しながら、若し、事象が発生したならば、
本発明の方法は、次のパテイシヨンがデイスパツチされ
るステツプ６０２に戻る。ステツプ６２８において、動
作時間がチエツクされる。若し、割り当てられた処理時
間が経過すると、本発明の方法は、次のパテイシヨンが
デイスパツチされるステツプ６０２に戻る。

【００４４】

【発明の効果】本発明によつて、動的なベースの下で、
パテイシヨンに対して処理時間に依存した特別の処理を
与えることができる。

【図面の簡単な説明】

【図１】パテイシヨンが設けられたデータ処理システム
を示すブロツク図である。

【図２】通常のタイム／事象駆動ベースのデイスパツチ
処理に含まれた動作ステツプを示す流れ図である。

【図３】タイム・クリチカル処理のための要求のパテイ
シヨナに信号を送るために、アプリケーシヨンに含まれ
た動作ステツプを示す流れ図である。

【図４】タイム・クリチカル処理のための要求のパテイ
シヨナに信号を送るために、オペレーテイング・システ
ムに含まれた動作ステツプを示す流れ図である。

【図５】図１に示したパテイシヨンを設けられたシステ
ムのためのカウント・テーブルを示す図である。

【図６】タイム・クリチカル処理を要求したパテイシヨ
ンを与えるか否かを決めるパテイシヨナの決定処理を説
明するための流れ図である。

【符合の説明】

１００パテイシヨンが設けられたシステム１０２パテイシヨナ１０４ａ乃至１０４ｄパテイシヨン

───────────────────────────────────────────────────── フロントページの続き (72)発明者マイケル・ロバート・シーツアメリカ合衆国ニューヨーク州、ポーキプシー、ストーンヘッジ・ドライブ 17番地

Claims

【特許請求の範囲】

【請求項１】物理的な資源がパテイシヨナによつて複
数の論理的なパテイシヨンに仕切られたデータ処理シス
テムにおいて、要求されたパテイシヨンのデイスパツチ
・モードを変更する方法であつて、 (a) パテイシヨナによつてデイスパツチ処理の変更を
要求するために、一定のインストラクシヨンを要求パテ
イシヨンが実行するステツプと、 (b) システムの利用度、要求パテイシヨンの優先度及
び要求パテイシヨンの権限を含むシステム・パラメータ
を、現在のパテイシヨナによつて検査するステツプであ
つて、上記要求パテイシヨンの権限及び要求パテイシヨ
ンの優先度は、要求パテイシヨンのデイスパツチ・モー
ドを変更するか否かをパテイシヨナが決定する時に使用
するため、上記要求パテイシヨンに割り当てられること
と、 (c) デイスパツチ処理を変更する上記要求に応答し
て、上記パテイシヨンのための上記パテイシヨナのデイ
スパツチ・モードを変更するステツプとからなるデイス
パツチ・モードの変更方法。