JPH05210114A - Active matrix liquid crystal display device - Google Patents

Active matrix liquid crystal display device

Info

Publication number
JPH05210114A
JPH05210114A JP1669092A JP1669092A JPH05210114A JP H05210114 A JPH05210114 A JP H05210114A JP 1669092 A JP1669092 A JP 1669092A JP 1669092 A JP1669092 A JP 1669092A JP H05210114 A JPH05210114 A JP H05210114A
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
wiring
active matrix
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1669092A
Other languages
Japanese (ja)
Other versions
JP2755512B2 (en
Inventor
Takao Nomura
孝夫 野村
Masahiro Adachi
昌浩 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1669092A priority Critical patent/JP2755512B2/en
Publication of JPH05210114A publication Critical patent/JPH05210114A/en
Application granted granted Critical
Publication of JP2755512B2 publication Critical patent/JP2755512B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a high display grade by preventing the generation of the discrination by a reverse tilt in both parts of a picture element electrode part near a signal line and a picture element electrode part near a scanning line. CONSTITUTION:A source guard electrode wiring 21 is formed around the periphery of the picture element electrode 17 and along a source bus wiring 20 as a signal line and a gate guard electrode wiring 3 is formed around the periphery of the picture element electrode 17 and along a gate bus wiring 2 as a scanning line. The source guard electrode wiring 21 and the gate guard electrode wiring are placed in the state of insulating the two guard electrode wirings 21 and with each other. The potentials which can most effectively decrease the influence acting on the electric field of the liquid crystal layer part on the picture element electrode 17 for each of the source bus wiring 20 and the gate bus wiring 2 are independently applied to the two guard electrode wirings 21, 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、薄膜トランジスタ(以
下では、TFTと称する)を用いたアクティブマトリク
ス液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix liquid crystal display device using a thin film transistor (hereinafter referred to as TFT).

【0002】[0002]

【従来の技術】図8に従来のアクティブマトリクス液晶
表示装置の断面図を示す。図6はこの表示装置に用いら
れるアクティブマトリクス基板150の平面図であり、
図7は対向基板160の平面図である。アクティブマト
リクス基板150では、ガラス等からなる第1の絶縁性
基板101上に、TFT102及び絵素電極103がマ
トリクス状に設けられている。図6に示すように、TF
T102には走査信号を供給するゲートバス配線114
及び映像信号を供給するソースバス配線115が接続さ
れている。図8に示すように、更にこの基板101上の
全面には保護膜としてのパッシベーション膜が設けら
れ、そのパッシベーション膜の上には通常ポリイミド膜
からなる配向膜104が形成されている。この配向膜1
04はラビング法によって配向処理が施されている。
2. Description of the Related Art FIG. 8 is a sectional view of a conventional active matrix liquid crystal display device. FIG. 6 is a plan view of an active matrix substrate 150 used in this display device,
FIG. 7 is a plan view of the counter substrate 160. In the active matrix substrate 150, TFTs 102 and picture element electrodes 103 are provided in a matrix on a first insulating substrate 101 made of glass or the like. As shown in FIG.
A gate bus line 114 for supplying a scanning signal is provided at T102.
And a source bus line 115 for supplying a video signal is connected. As shown in FIG. 8, a passivation film as a protective film is further provided on the entire surface of the substrate 101, and an alignment film 104 usually made of a polyimide film is formed on the passivation film. This alignment film 1
Numeral 04 is subjected to orientation treatment by a rubbing method.

【0003】対向基板160では、ガラス等からなる第
2の絶縁性基板105上に、クロム膜をスパッタリング
法で成膜し、図7に斜線で示した形状にパターニングし
て遮光膜120が形成されている。遮光膜120は上記
アクティブマトリクス基板150からの漏れ光を遮断す
る機能を果たす。
In the counter substrate 160, a light-shielding film 120 is formed by forming a chromium film on the second insulating substrate 105 made of glass or the like by a sputtering method and patterning it in a shape shown by hatching in FIG. ing. The light shielding film 120 has a function of blocking light leaking from the active matrix substrate 150.

【0004】上記遮光膜120には、開口部121が開
口し、この開口部121が有効表示部となる。そして、
該遮光膜120上に、さらに透明電極からなる対向電極
106がほぼ全面に形成され、対向電極106上には、
配向処理が施された配向膜107が形成されている。ア
クティブマトリクス基板150及び対向基板160の間
には、スペーサとしてプラスチックビーズ109が挟ま
れ、これらの基板150及び160の間隔を一定に保っ
ている。また、アクティブマトリクス基板150及び対
向基板160の間には、液晶層110がシール樹脂10
8によって封入されている。
An opening 121 is opened in the light shielding film 120, and this opening 121 serves as an effective display portion. And
On the light shielding film 120, a counter electrode 106 made of a transparent electrode is formed on almost the entire surface, and on the counter electrode 106,
An alignment film 107 that has been subjected to an alignment treatment is formed. Plastic beads 109 are interposed as spacers between the active matrix substrate 150 and the counter substrate 160 to keep the distance between the substrates 150 and 160 constant. In addition, the liquid crystal layer 110 is provided between the active matrix substrate 150 and the counter substrate 160 so that the sealing resin 10
It is enclosed by 8.

【0005】このアクティブマトリクス液晶表示装置に
は、図8における絵素電極103と対向電極106との
間には、液晶層110及び配向膜104、107が存在
し、これらによってコンデンサが形成されている。該コ
ンデンサの一方の電極は絵素電極103であり、他方は
対向電極106である。図6を参照して、絵素電極10
3にはTFT102のドレイン電極が接続されている。
TFT102のソース電極には、ソースバス配線115
が接続されている。ゲートバス配線114、ソースバス
配線115は、それぞれシール樹脂108の外側で電極
端子に接続されている。
In this active matrix liquid crystal display device, a liquid crystal layer 110 and alignment films 104 and 107 are present between a pixel electrode 103 and a counter electrode 106 in FIG. 8, and a capacitor is formed by these. .. One electrode of the capacitor is the pixel electrode 103 and the other is the counter electrode 106. Referring to FIG. 6, the pixel electrode 10
The drain electrode of the TFT 102 is connected to 3.
The source electrode of the TFT 102 has a source bus line 115.
Are connected. The gate bus wiring 114 and the source bus wiring 115 are connected to the electrode terminals outside the sealing resin 108, respectively.

【0006】図8のアクティブマトリクス液晶表示装置
を駆動するためには、図6中における最上段のゲートバ
ス配線114から順次走査パルス信号を入力し、ゲート
バス配線114に接続されたそれぞれのTFT102を
オン状態とする。この走査パルス信号に同期して、ソー
スバス配線115から映像信号を入力すると、各絵素電
極103と対向電極106とに電圧が印加され、液晶層
110内の液晶分子の配向変化が起こり、表示が行われ
る。
In order to drive the active matrix liquid crystal display device of FIG. 8, a scanning pulse signal is sequentially input from the uppermost gate bus wiring 114 in FIG. 6, and the respective TFTs 102 connected to the gate bus wiring 114 are driven. Turn on. When a video signal is input from the source bus line 115 in synchronization with this scan pulse signal, a voltage is applied to each pixel electrode 103 and the counter electrode 106, and the orientation of the liquid crystal molecules in the liquid crystal layer 110 changes, resulting in a display. Is done.

【0007】図8のアクティブマトリクス液晶表示装置
では、電圧を印加しないときには、図9に示すように、
液晶層110の液晶分子130は一定方向に分子軸を向
けて配向している。本明細書中では、液晶層110の誘
電率異方性が正の場合を例として説明する。この場合で
は、電圧が無印加のときには液晶分子130の分子軸は
絵素電極103の表面に対してプレティルト角θをもっ
て配向する。一方、電圧印加時には液晶分子130の分
子軸は絵素電極103の表面に対して略垂直に配向状態
を変える。なお、上記誘電率異方性が負の場合には、液
晶分子130の分子軸の方向は、電圧が印加されたとき
と印加されないときとで逆になるが、液晶分子130は
同様に配向状態を変える。上記プレティルト角θは、電
圧印加時に液晶分子130の配向変化の方向を同一にし
て、均質な表示を行うために設定される。
In the active matrix liquid crystal display device of FIG. 8, when no voltage is applied, as shown in FIG.
The liquid crystal molecules 130 of the liquid crystal layer 110 are oriented with their molecular axes oriented in a fixed direction. In this specification, the case where the dielectric anisotropy of the liquid crystal layer 110 is positive will be described as an example. In this case, when no voltage is applied, the molecular axes of the liquid crystal molecules 130 are aligned with the pretilt angle θ with respect to the surface of the pixel electrode 103. On the other hand, when a voltage is applied, the molecular axis of the liquid crystal molecule 130 changes its alignment state substantially perpendicular to the surface of the picture element electrode 103. When the dielectric anisotropy is negative, the direction of the molecular axis of the liquid crystal molecule 130 is opposite between when the voltage is applied and when the voltage is not applied, but the liquid crystal molecule 130 is similarly oriented. change. The pretilt angle θ is set so that the directions of the alignment change of the liquid crystal molecules 130 are the same when a voltage is applied and a uniform display is performed.

【0008】従来のアクティブマトリクス液晶表示装置
では、液晶層110の電界は絵素電極103と対向電極
106との間に発生し、図10(A)に示すように、絵
素電極103の端部において電気力線132に歪みが発
生し易い。このような電気力線132の歪みによって、
図10(B)に示すように、液晶分子130は絵素電極
103の端部で上記プレティルト角θの方向とは逆向き
に配向するリバースティルトが生じ、図10(B)の矢
印133に示す位置において、上記リバースティルトに
よりディスクリネーションが発生する。このディスクリ
ネーションが発生すると、その部分では液晶分子130
による光制御が正常に行われず、コントラストが低下す
る等して表示品位が損なわれるという難点である。
In the conventional active matrix liquid crystal display device, the electric field of the liquid crystal layer 110 is generated between the picture element electrode 103 and the counter electrode 106, and as shown in FIG. In, the electric force line 132 is likely to be distorted. Due to the distortion of the electric lines of force 132,
As shown in FIG. 10 (B), the liquid crystal molecules 130 undergo reverse tilt in which the liquid crystal molecules 130 are oriented in the opposite direction to the direction of the pretilt angle θ at the end of the pixel electrode 103, as shown by an arrow 133 in FIG. 10 (B). At the position, the reverse tilt causes disclination. When this disclination occurs, liquid crystal molecules 130 are generated at that portion.
However, the light control is not performed normally, and the display quality is impaired due to a decrease in contrast and the like.

【0009】そこで、かかる難点を解消すべく、本願出
願人は、図11及び図12に示すようにアクティブマト
リクス基板上の絵素電極217と、ソースバス配線22
0及びゲートバス配線202との間に、該絵素電極21
7を包囲するようにガード電極221を設けた表示装置
を先に提案している(特願平3−88088号)。図1
1は上記ガード電極を有する提案のアクティブマトリク
ス液晶表示装置の平面図を示し、図12はその表示装置
の断面図を示す。
Therefore, in order to solve this difficulty, the applicant of the present application, as shown in FIGS. 11 and 12, has the pixel electrodes 217 on the active matrix substrate and the source bus wiring 22.
0 and the gate bus wiring 202, the pixel electrode 21
A display device in which a guard electrode 221 is provided so as to surround No. 7 has been previously proposed (Japanese Patent Application No. 3-88088). Figure 1
1 shows a plan view of the proposed active matrix liquid crystal display device having the guard electrode, and FIG. 12 shows a sectional view of the display device.

【0010】この表示装置においては、絵素電極217
の周辺部に絶縁膜219を形成し、その絶縁膜219の
上にガード電極221を形成している。絵素電極217
の周辺部における電界は、信号線としてのソースバス配
線220の電位の影響、即ちソースバス配線220から
絵素電極217に向かう電界234による影響を受け
る。このため、絵素電極217の端部における電気力線
が基板に対して垂直な望ましい形から歪んで、電気力線
233に示すように基板に平行な横方向成分が現れる。
そこで、ガード電極221の電位を、ソースバス配線2
20の電位の影響で現れる電気力線233の横方向成分
とは逆方向の横方向成分が現れる電位に設定することに
より、ソースバス配線220の電位とガード電極221
の電位それぞれが絵素電極217の端部における電気力
線233に対する電界234の影響を打ち消す。このた
め、絵素電極上の液晶層部分に形成される電気力線を基
板に対して垂直な理想的な形に近くすることが可能とな
り、有効表示部におけるディスクリネーションの発生を
抑制することができる。
In this display device, the pixel electrode 217
An insulating film 219 is formed on the periphery of the insulating film 219, and a guard electrode 221 is formed on the insulating film 219. Picture element electrode 217
The electric field in the peripheral portion of is affected by the potential of the source bus line 220 as a signal line, that is, the electric field 234 from the source bus line 220 toward the pixel electrode 217. Therefore, the lines of electric force at the ends of the picture element electrodes 217 are distorted from the desired shape perpendicular to the substrate, and a lateral component parallel to the substrate appears as shown by lines of electric force 233.
Therefore, the potential of the guard electrode 221 is set to the source bus line 2
The potential of the source bus line 220 and the guard electrode 221 are set by setting the potential in which the lateral component in the opposite direction to the lateral component of the electric force line 233 that appears due to the influence of the potential of 20 is present.
Each of the potentials cancels the influence of the electric field 234 on the electric force line 233 at the end of the pixel electrode 217. Therefore, the lines of electric force formed in the liquid crystal layer portion on the pixel electrode can be made close to an ideal shape perpendicular to the substrate, and the occurrence of disclination in the effective display portion can be suppressed. You can

【0011】[0011]

【発明が解決しようとする課題】しかしながら、提案の
表示装置にあっては、ガード電極が一体的に形成されて
いてほぼ同一電位となっているため、ソースバス配線と
ゲートバス配線との一方からの電界が絵素の中心に向か
う方向に生じ、他方からの電界が絵素の外側に向かう方
向に生じ、つまり前記一方の配線が電気力線の絵素の中
心に向かう横方向成分を絵素電極上の液晶層部分に出現
させるような電位にある場合には、以下の理由によりソ
ースバス配線とゲートバス配線のどちらか片方に対して
しか有効に寄与できなくなるという問題点があった。
However, in the proposed display device, since the guard electrodes are integrally formed and have substantially the same potential, one of the source bus line and the gate bus line is used. Is generated in the direction toward the center of the picture element, and the electric field from the other is generated in the direction toward the outside of the picture element. When the potential is such that it appears in the liquid crystal layer portion on the electrode, there is a problem that it can effectively contribute only to one of the source bus line and the gate bus line for the following reason.

【0012】その理由は、例えば絵素電極217の電位
を−4V、ソースバス配線220の電位を+6V、ゲー
トバス配線202の電位を−10Vとしたとき、ガード
電極221の電位を−1Vに設定すると、ゲートバス配
線202の近傍の絵素電極部分の上に形成される電気力
線232は基板に対して垂直に近くなるが、ソースバス
配線220の近傍の絵素電極部分上に形成される電気力
線233は歪んだままとなり、このためにディスクリネ
ーションの発生を完全には防止できないからである。
The reason is that, for example, when the potential of the pixel electrode 217 is -4V, the potential of the source bus wiring 220 is + 6V, and the potential of the gate bus wiring 202 is -10V, the potential of the guard electrode 221 is set to -1V. Then, the lines of electric force 232 formed on the pixel electrode portion near the gate bus wiring 202 are close to the vertical direction with respect to the substrate, but are formed on the pixel electrode portion near the source bus wiring 220. This is because the lines of electric force 233 remain distorted, and thus the occurrence of disclination cannot be completely prevented.

【0013】本発明はこのような課題を解決すべくなさ
れたものであり、信号線の近傍の絵素電極部分と走査線
の近傍の絵素電極部分との両方の部分においてリバース
ティルトによるディスクリネーションの発生を防止で
き、表示品位の高いアクティブマトリクス液晶表示装置
を提供することを目的とする。
The present invention has been made to solve such a problem, and discriminates due to reverse tilt in both the pixel electrode portion near the signal line and the pixel electrode portion near the scanning line. It is an object of the present invention to provide an active matrix liquid crystal display device which can prevent the occurrence of cation and has a high display quality.

【0014】[0014]

【課題を解決するための手段】本発明のアクティブマト
リクス液晶表示装置は、対向する一対の絶縁性基板の内
面にそれぞれ形成した配向膜の間に液晶層が挟まれ、該
一対の基板のいずれか一方の基板の内面にマトリクス状
に絵素電極が配列されていると共に、該絵素電極の周囲
を通って信号線及び走査線が配線されたアクティブマト
リクス液晶表示装置において、該絵素電極の周辺を通
り、かつ該信号線に沿って信号線用ガード電極配線が形
成されると共に、該絵素電極の周辺を通り、かつ該走査
線に沿って走査線用ガード電極配線が形成され、該信号
線用ガード電極配線と該走査線用ガード電極配線とが、
両ガード電極配線間を相互に絶縁した状態でそれぞれ外
部電極端子に接続され、両ガード電極配線に独立して電
位が与えられる構成になっており、そのことにより上記
目的を達成することができる。
In the active matrix liquid crystal display device of the present invention, a liquid crystal layer is sandwiched between alignment films formed on the inner surfaces of a pair of insulating substrates facing each other, and one of the pair of substrates is sandwiched. In an active matrix liquid crystal display device in which picture element electrodes are arranged in a matrix on the inner surface of one substrate, and signal lines and scanning lines are wired around the picture element electrodes, the periphery of the picture element electrodes Signal line guard electrode wiring is formed along the signal line, and scanning line guard electrode wiring is formed along the scanning line along the periphery of the pixel electrode. Line guard electrode wiring and the scanning line guard electrode wiring,
The two guard electrode wirings are connected to the external electrode terminals while being insulated from each other, and the potentials are independently applied to the two guard electrode wirings, whereby the above object can be achieved.

【0015】[0015]

【作用】本発明にあっては、絵素電極の周辺を通り、か
つ信号線に沿って信号線用ガード電極配線が形成される
と共に、絵素電極の周辺を通り、かつ走査線に沿って走
査線用ガード電極配線が形成され、該信号線用ガード電
極配線と該走査線用ガード電極配線とが、両ガード電極
配線間を相互に絶縁された状態で存在する。このため、
信号線と走査線のいずれか一方の電位が絵素電極電位よ
り低く、絵素電極から外側に向く電界の横方向成分が生
じ、他方の電位が絵素電極電位より高く、絵素電極の内
側に向く電界の横方向成分が生じる場合であっても、信
号線と走査線のそれぞれに対して、絵素電極上の液晶層
部分の電界に及ぼす影響を最も効果的に軽減できる電位
を両ガード電極配線に独立して与えることが可能とな
る。
According to the present invention, the signal line guard electrode wiring is formed along the periphery of the picture element electrode and along the signal line, and also along the periphery of the picture element electrode and along the scanning line. The scanning line guard electrode wiring is formed, and the signal line guard electrode wiring and the scanning line guard electrode wiring exist in a state in which the two guard electrode wirings are insulated from each other. For this reason,
Either the potential of the signal line or the scanning line is lower than the pixel electrode potential, a lateral component of the electric field is generated outward from the pixel electrode, and the other potential is higher than the pixel electrode potential and the inside of the pixel electrode Even if there is a lateral component of the electric field that faces toward, the potentials that can most effectively reduce the effect on the electric field of the liquid crystal layer part on the pixel electrode for both the signal line and the scanning line are guarded. It is possible to provide the electrode wiring independently.

【0016】[0016]

【実施例】本発明の実施例について以下に説明する。EXAMPLES Examples of the present invention will be described below.

【0017】図1は本実施例の表示装置を構成するアク
ティブマトリクス基板の平面図であり、図2(A)〜
(C)は該アクティブマトリクス基板の製造工程を示す
平面図、図3(A)〜(C)はそれぞれ図2(A)〜
(C)のIII〜III線に沿った断面図、図3(D)は図1
のIII〜III線に沿った断面図である。本実施例のアクテ
ィブマトリクス液晶表示装置を製造工程に従って説明す
る。
FIG. 1 is a plan view of an active matrix substrate which constitutes the display device of this embodiment, and FIG.
3C is a plan view showing a manufacturing process of the active matrix substrate, and FIGS. 3A to 3C are respectively FIGS.
3C is a sectional view taken along line III-III in FIG. 3C, and FIG.
FIG. 3 is a sectional view taken along line III-III of FIG. The active matrix liquid crystal display device of this embodiment will be described according to the manufacturing process.

【0018】図3(A)に示すように、ガラス基板10
上にスパッタリング法によりTa金属薄膜を形成した。
このTa金属薄膜を、フォトリソグラフィ法により、図
2(A)に示すゲートバス配線2、ゲートバス支線2
a、ゲートガード電極配線3の形状にパターニングし
た。ゲートバス支線2aの先端部が後に形成されるTF
T1(図1参照)のゲート電極として機能する。
As shown in FIG. 3A, the glass substrate 10
A Ta metal thin film was formed on the top by a sputtering method.
This Ta metal thin film is formed by photolithography on the gate bus wiring 2 and the gate bus branch line 2 shown in FIG.
a, patterning was performed in the shape of the gate guard electrode wiring 3. TF with the tip of gate bus branch line 2a formed later
It functions as a gate electrode of T1 (see FIG. 1).

【0019】次に、この基板上の全面に、窒化シリコン
膜、ノンドープアモルファスシリコン膜、n+型アモル
ファスシリコン膜を順次プラズマCVD法により形成し
た。この窒化シリコン膜が図3(B)のゲート絶縁膜1
2になる。このノンドープアモルファスシリコン膜、及
びn+型アモルファスシリコン膜のパターニングを行
い、図2(B)に示すようにゲートバス支線2aの先端
部に、半導体層13及びコンタクト層14を形成した。
Next, a silicon nitride film, a non-doped amorphous silicon film, and an n + type amorphous silicon film were sequentially formed on the entire surface of this substrate by the plasma CVD method. This silicon nitride film is the gate insulating film 1 of FIG.
It becomes 2. The non-doped amorphous silicon film and the n + type amorphous silicon film were patterned to form a semiconductor layer 13 and a contact layer 14 at the tip of the gate bus branch line 2a as shown in FIG. 2B.

【0020】次に、この基板上の全面Ti金属薄膜を形
成した。この金属薄膜のパターニングを行い、図3
(C)に示す形状のソース電極15、ドレイン電極1
6、ソースバス配線20及びソースガード電極配線21
を形成した。このとき、コンタクト層14の中央部もエ
ッチング除去され、ソース電極15の下方の部分と、ド
レイン電極16の下方の部分とに分割される。以上によ
り、TFT1が完成する。
Next, a Ti metal thin film was formed on the entire surface of this substrate. This metal thin film is patterned, and the pattern shown in FIG.
The source electrode 15 and the drain electrode 1 having the shape shown in FIG.
6, source bus wiring 20 and source guard electrode wiring 21
Formed. At this time, the central portion of the contact layer 14 is also removed by etching, and divided into a portion below the source electrode 15 and a portion below the drain electrode 16. With the above, the TFT 1 is completed.

【0021】次に、この基板上の全面に窒化シリコン膜
をプラズマCVD法によって形成し、パターニングを行
って、図3(D)に示すようにTFT1上に保護膜18
を形成した。この保護膜は材質としてポリイミドを使用
してもよい。この場合には、スピンナーでポリイミドを
塗布し、その後、焼成パターニングを行う。
Next, a silicon nitride film is formed on the entire surface of this substrate by the plasma CVD method, and patterning is performed to form a protective film 18 on the TFT 1 as shown in FIG. 3 (D).
Formed. Polyimide may be used as a material for this protective film. In this case, polyimide is applied with a spinner, and then firing patterning is performed.

【0022】次に、この基板上の全面にITO膜を形成
してパターニングを行って、図1に示す形状の絵素電極
17を形成し、さらに配向膜24(図4参照)を形成す
る。これにより、アクティブマトリクス基板30が完成
する。図4は図1のIV−IV線に沿った断面図である。
Next, an ITO film is formed on the entire surface of this substrate and patterned to form a pixel electrode 17 having the shape shown in FIG. 1, and further an alignment film 24 (see FIG. 4) is formed. As a result, the active matrix substrate 30 is completed. FIG. 4 is a sectional view taken along the line IV-IV in FIG.

【0023】一方、上記アクティブマトリクス基板30
と組み合わせられる対向基板40は、図4に示すよう
に、ガラス基板41上に遮光膜44、透明な対向電極4
2および配向膜43を、基板41側からこの順に有して
いる。配向膜43にはラビング処理が施されている。こ
のラビング処理は上記両基板30、40の配向膜24、
43の双方に施される。該ラビング処理は両基板30、
40の間に封入される液晶層50の液晶分子のプレティ
ルト角を設定するためになされるものである。
On the other hand, the active matrix substrate 30
As shown in FIG. 4, the counter substrate 40 combined with the light shielding film 44 and the transparent counter electrode 4 is provided on the glass substrate 41.
2 and the alignment film 43 in this order from the substrate 41 side. The alignment film 43 has been rubbed. This rubbing treatment is performed by the alignment films 24 of both the substrates 30 and 40.
It is applied to both 43. The rubbing process is performed on both substrates 30,
This is done to set the pretilt angle of the liquid crystal molecules of the liquid crystal layer 50 enclosed between 40.

【0024】以上のようにして作成されたアクティブマ
トリクス基板30及び対向基板40は、両基板30、4
0の間に液晶層50を封入した状態で、図5のように貼
り合わされる。これにより本実施例のアクティブマトリ
クス液晶表示装置が完成される。このとき、ゲートガー
ド電極3、ソースガード電極21、ソースバス配線20
及びゲートバス配線2は、それぞれ液晶層50を封入す
るためのシール樹脂よりも外側に配設された外部電極端
子31に個別に接続されている。
The active matrix substrate 30 and the counter substrate 40 produced as described above are both substrates 30, 4
The liquid crystal layer 50 is sealed between 0, and the layers are bonded as shown in FIG. As a result, the active matrix liquid crystal display device of this embodiment is completed. At this time, the gate guard electrode 3, the source guard electrode 21, the source bus wiring 20
The gate bus line 2 and the gate bus line 2 are individually connected to the external electrode terminals 31 disposed outside the sealing resin for enclosing the liquid crystal layer 50.

【0025】したがって、この構成のアクティブマトリ
クス液晶表示装置においては、例えば絵素電極の電位を
−4V、ゲートバス配線電位を−10V、ソースバス配
線電位を+2V、対向電極の電位を0Vとしたとき、ゲ
ートガード電極の電位を−1V、ソースガード電極の電
位を−7Vとすると、ゲートガード電極の電位が絵素電
極上の液晶層部分の電界に与える影響と、ゲートバス配
線の電位が絵素電極上の液晶層部分の電界に与える影響
とがそれぞれ打ち消され合う。一方、ソースガード電極
の電位が絵素電極上の液晶層部分の電界に与える影響
と、ソースバス配線の電位が絵素電極上の液晶層部分の
電界に与える影響とがそれぞれ打ち消され合う。これに
より前述の従来例の場合に生じていた、図12の電気力
線233のような歪みが小さくなり、図4に示すように
電気力線が基板に対してほぼ垂直な理想的な形の電位力
線60に近くなり、液晶分子のリバースティルトが防止
される。このため、絵素電極よりも小さく、可及的に絵
素電極の大きさに近付けることが望まれる有効表示部に
おいては、良好な表示品位が得られる。
Therefore, in the active matrix liquid crystal display device having this structure, for example, when the pixel electrode potential is -4V, the gate bus wiring potential is -10V, the source bus wiring potential is + 2V, and the counter electrode potential is 0V. , If the potential of the gate guard electrode is -1 V and the potential of the source guard electrode is -7 V, the influence of the potential of the gate guard electrode on the electric field of the liquid crystal layer on the pixel electrode and the potential of the gate bus wiring are The influence of the liquid crystal layer portion on the electrode on the electric field is canceled out. On the other hand, the influence of the potential of the source guard electrode on the electric field of the liquid crystal layer portion on the picture element electrode and the influence of the potential of the source bus line on the electric field of the liquid crystal layer portion on the picture element electrode cancel each other out. As a result, the distortion like the electric flux lines 233 in FIG. 12 that occurs in the case of the above-described conventional example is reduced, and as shown in FIG. 4, the electric flux lines have an ideal shape in which the electric flux lines are substantially perpendicular to the substrate. It becomes closer to the potential force line 60 and reverse tilt of the liquid crystal molecules is prevented. Therefore, good display quality can be obtained in the effective display portion which is smaller than the pixel electrode and is desired to be as close to the size of the pixel electrode as possible.

【0026】[0026]

【発明の効果】本発明による場合には、絵素電極上の液
晶層部分においてリバースティルトが起こるのを防い
で、有効表示部にディスクリネーションが発生するのを
防止することが可能となる。従って、コントラストが良
好で、高い表示品位を有するアクティブマトリクス液晶
表示装置を提供できる。
According to the present invention, reverse tilt can be prevented from occurring in the liquid crystal layer portion on the pixel electrode, and disclination can be prevented from occurring in the effective display portion. Therefore, it is possible to provide an active matrix liquid crystal display device having good contrast and high display quality.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のアクティブマトリクス液晶表示装置の
一実施例に用いられるアクティブマトリクス基板の平面
図である。
FIG. 1 is a plan view of an active matrix substrate used in an embodiment of an active matrix liquid crystal display device of the present invention.

【図2】(A)〜(C)は図1のアクティブマトリクス
基板の製造工程を示す平面図である。
2A to 2C are plan views showing a manufacturing process of the active matrix substrate of FIG.

【図3】(A)〜(D)は同製造工程を示す断面図であ
る。
3A to 3D are cross-sectional views showing the same manufacturing process.

【図4】本発明のアクティブマトリクス液晶表示装置の
電気力線の方向を示す断面図である。
FIG. 4 is a cross-sectional view showing directions of lines of electric force of the active matrix liquid crystal display device of the present invention.

【図5】アクティブマトリクス基板と対向基板の貼り合
わせの様子を示す図である。
FIG. 5 is a diagram showing a state of bonding an active matrix substrate and a counter substrate.

【図6】従来のアクティブマトリクス基板を示す平面図
である。
FIG. 6 is a plan view showing a conventional active matrix substrate.

【図7】従来の対向基板の平面図である。FIG. 7 is a plan view of a conventional counter substrate.

【図8】従来のアクティブマトリクス液晶表示装置の断
面図である。
FIG. 8 is a cross-sectional view of a conventional active matrix liquid crystal display device.

【図9】従来のアクティブマトリクス液晶表示装置にお
ける液晶分子の配向方向を示す断面図である。
FIG. 9 is a cross-sectional view showing an alignment direction of liquid crystal molecules in a conventional active matrix liquid crystal display device.

【図10】(A)は従来のアクティブマトリクス液晶表
示装置における電気力線の方向を示す断面図、(B)は
ディスクリネーションが有効表示部上に発生した状態を
示す断面図である。
10A is a cross-sectional view showing the direction of lines of electric force in a conventional active matrix liquid crystal display device, and FIG. 10B is a cross-sectional view showing a state in which disclination occurs on an effective display portion.

【図11】本願出願人が先に提案したアクティブマトリ
クス液晶表示装置におけるアクティブマトリクス基板の
平面図である。
FIG. 11 is a plan view of an active matrix substrate in an active matrix liquid crystal display device previously proposed by the applicant of the present application.

【図12】図11のアクティブマトリクス液晶表示装置
の電気力線の方向を示す断面図である。
12 is a cross-sectional view showing directions of lines of electric force of the active matrix liquid crystal display device of FIG.

【符号の説明】[Explanation of symbols]

1 TFT 2 ゲートバス配線 3 ゲートガード電極配線 20 ソースバス電極配線 21 ソースガード電極配線 10、41 ガラス基板 17 絵素電極 30 アクティブマトリクス基板 31 外部電極端子 40 対向基板 42 対向電極 50 液晶層 1 TFT 2 gate bus wiring 3 gate guard electrode wiring 20 source bus electrode wiring 21 source guard electrode wiring 10, 41 glass substrate 17 pixel electrode 30 active matrix substrate 31 external electrode terminal 40 counter substrate 42 counter electrode 50 liquid crystal layer

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 対向する一対の絶縁性基板の内面にそれ
ぞれ形成した配向膜の間に液晶層が挟まれ、該一対の基
板のいずれか一方の基板の内面にマトリクス状に絵素電
極が配列されていると共に、該絵素電極の周囲を通って
信号線及び走査線が配線されたアクティブマトリクス液
晶表示装置において、 該絵素電極の周辺を通り、かつ該信号線に沿って信号線
用ガード電極配線が形成されると共に、該絵素電極の周
辺を通り、かつ該走査線に沿って走査線用ガード電極配
線が形成され、該信号線用ガード電極配線と該走査線用
ガード電極配線とが、両ガード電極配線間を相互に絶縁
した状態でそれぞれ外部電極端子に接続され、両ガード
電極配線に独立して電位が与えられる構成となしたアク
ティブマトリクス液晶表示装置。
1. A liquid crystal layer is sandwiched between alignment films formed on the inner surfaces of a pair of opposed insulating substrates, and the pixel electrodes are arranged in a matrix on the inner surface of one of the pair of substrates. In the active matrix liquid crystal display device in which the signal line and the scanning line are wired along the periphery of the picture element electrode, a signal line guard passing along the circumference of the picture element electrode and along the signal line. Electrode wiring is formed, scanning line guard electrode wiring is formed along the scanning line and around the pixel electrode, and the signal line guard electrode wiring and the scanning line guard electrode wiring are formed. However, the active matrix liquid crystal display device is configured such that both guard electrode wirings are connected to external electrode terminals while being insulated from each other, and a potential is independently applied to both guard electrode wirings.
JP1669092A 1992-01-31 1992-01-31 Active matrix liquid crystal display Expired - Lifetime JP2755512B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1669092A JP2755512B2 (en) 1992-01-31 1992-01-31 Active matrix liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1669092A JP2755512B2 (en) 1992-01-31 1992-01-31 Active matrix liquid crystal display

Publications (2)

Publication Number Publication Date
JPH05210114A true JPH05210114A (en) 1993-08-20
JP2755512B2 JP2755512B2 (en) 1998-05-20

Family

ID=11923305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1669092A Expired - Lifetime JP2755512B2 (en) 1992-01-31 1992-01-31 Active matrix liquid crystal display

Country Status (1)

Country Link
JP (1) JP2755512B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157428A (en) * 1997-05-07 2000-12-05 Sanyo Electric Co., Ltd. Liquid crystal display
US6229589B1 (en) 1997-10-01 2001-05-08 Sanyo Electric Co., Ltd. Liquid crystal display including a vertically aligned liquid crystal layer disposed between pixel electrodes and a common electrode
US6509944B2 (en) 1997-10-01 2003-01-21 Sanyo Electric Co., Ltd. Vertically aligned liquid crystal display with improved viewing characteristics

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157428A (en) * 1997-05-07 2000-12-05 Sanyo Electric Co., Ltd. Liquid crystal display
US6229589B1 (en) 1997-10-01 2001-05-08 Sanyo Electric Co., Ltd. Liquid crystal display including a vertically aligned liquid crystal layer disposed between pixel electrodes and a common electrode
US6407794B2 (en) 1997-10-01 2002-06-18 Sanyo Electric Co., Ltd. Vertically aligned type liquid crystal display
US6509944B2 (en) 1997-10-01 2003-01-21 Sanyo Electric Co., Ltd. Vertically aligned liquid crystal display with improved viewing characteristics

Also Published As

Publication number Publication date
JP2755512B2 (en) 1998-05-20

Similar Documents

Publication Publication Date Title
JP3567183B2 (en) Liquid crystal display
US6335770B1 (en) In-plane switching mode LCD with specific arrangement of common bus line, data electrode, and common electrode
JP3396130B2 (en) Liquid crystal display
KR100293436B1 (en) In plane switching mode liquid crystal display device
US6940574B2 (en) Multi-domain liquid crystal display device
US6509939B1 (en) Hybrid switching mode liquid crystal display device and method of manufacturing thereof
KR20050045471A (en) In plane switching mode liquid crystal display device and method for fabricating thereof
JP4240433B2 (en) Multi-domain liquid crystal display device
US7079211B2 (en) Multi-domain liquid crystal display compromising field induction windows having patterns different from each other in at least two of the pixel regions
JPH10260431A (en) Active matrix type liquid crystal display device
KR100269351B1 (en) Ips typed lcd device
JPH09281498A (en) Liquid crystal display device
KR100311531B1 (en) In-plane switching mode liquid crystal display device and method of manufacturing thereof
JP2731044B2 (en) Active matrix liquid crystal display
JP2755512B2 (en) Active matrix liquid crystal display
JPH04223436A (en) Active matrix liquid crystal display element
US6639641B1 (en) Multi-domain liquid crystal display device
JP4297574B2 (en) Liquid crystal display
JPH05113578A (en) Active matrix type display device
KR19990017976A (en) Transverse electric field liquid crystal display device
US6822717B2 (en) In-plane switching mode liquid crystal display device and method of manufacturing the same
US6697140B2 (en) In-plane switching mode liquid crystal display device wherein portions of second gate line overlaps with data electrode
KR100269354B1 (en) In-plain switching type lcd
KR100282331B1 (en) In-plane switching mode liquid crystal device
JPH0455819A (en) Active matrix liquid crystal display device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080306

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090306

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100306

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100306

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110306

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 14

EXPY Cancellation because of completion of term