JPH05206731A - Ｃｒ発振回路 - Google Patents
Ｃｒ発振回路Info
- Publication number
- JPH05206731A JPH05206731A JP1213892A JP1213892A JPH05206731A JP H05206731 A JPH05206731 A JP H05206731A JP 1213892 A JP1213892 A JP 1213892A JP 1213892 A JP1213892 A JP 1213892A JP H05206731 A JPH05206731 A JP H05206731A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- oscillation
- silicon substrate
- thin film
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【目的】 高精度の抵抗を発振用のトランジスタが形成
されたシリコン基板に集積化し、精度のよいＣＲ発振回
路を得ることである。 【構成】 １１は薄膜抵抗を用いて形成された抵抗、１
２はキャパシタ、１３、１４および１５はＣＭＯＳイン
バ―タ、１６はＣＭＯＳのナンドゲートである。抵抗１
１とインバ―タおよびナンドゲートを構成するＣＭＯＳ
トランジスタとは、同一のシリコン基板上に形成されて
いる。薄膜抵抗は高精度の抵抗値のものが形成できるた
め、精度のよいＣＲ発振回路を実現することができる。
されたシリコン基板に集積化し、精度のよいＣＲ発振回
路を得ることである。 【構成】 １１は薄膜抵抗を用いて形成された抵抗、１
２はキャパシタ、１３、１４および１５はＣＭＯＳイン
バ―タ、１６はＣＭＯＳのナンドゲートである。抵抗１
１とインバ―タおよびナンドゲートを構成するＣＭＯＳ
トランジスタとは、同一のシリコン基板上に形成されて
いる。薄膜抵抗は高精度の抵抗値のものが形成できるた
め、精度のよいＣＲ発振回路を実現することができる。
Description
【０００１】
【産業上の利用分野】本発明はＣＲ発振回路に関する。
【０００２】
【従来の技術】従来のＣＲ発振回路において、発振用の
抵抗と発振用のトランジスタとを同一のシリコン基板に
集積化する場合、抵抗には拡散抵抗を用いていた。図５
は、発振用の抵抗に拡散抵抗を用いた場合のシリコン集
積回路の断面図である。６１はシリコン基板、６２は低
濃度拡散層、６３はフィールド絶縁層、６４はコンタク
ト用の高濃度拡散層、６５は層間絶縁層、６６は引出し
用電極である。すなわち、低濃度拡散層６２を拡散抵抗
として用いている。
抵抗と発振用のトランジスタとを同一のシリコン基板に
集積化する場合、抵抗には拡散抵抗を用いていた。図５
は、発振用の抵抗に拡散抵抗を用いた場合のシリコン集
積回路の断面図である。６１はシリコン基板、６２は低
濃度拡散層、６３はフィールド絶縁層、６４はコンタク
ト用の高濃度拡散層、６５は層間絶縁層、６６は引出し
用電極である。すなわち、低濃度拡散層６２を拡散抵抗
として用いている。
【０００３】
【発明が解決しようとする課題】拡散抵抗では抵抗値自
体のバラツキや抵抗値の温度変化が大きく（総合的な抵
抗値のバラツキは±４０％程度）、高精度の抵抗を形成
することが困難である。したがって、発振用の抵抗と発
振用のトランジスタとを同一のシリコン基板に集積化す
る場合、精度のよいＣＲ発振回路を実現することができ
なかった。
体のバラツキや抵抗値の温度変化が大きく（総合的な抵
抗値のバラツキは±４０％程度）、高精度の抵抗を形成
することが困難である。したがって、発振用の抵抗と発
振用のトランジスタとを同一のシリコン基板に集積化す
る場合、精度のよいＣＲ発振回路を実現することができ
なかった。
【０００４】本発明の目的は、高精度の抵抗を発振用の
トランジスタが形成されたシリコン基板に集積化し、精
度のよいＣＲ発振回路を得ることである。
トランジスタが形成されたシリコン基板に集積化し、精
度のよいＣＲ発振回路を得ることである。
【０００５】
【課題を解決するための手段】本発明のＣＲ発振回路
は、発振用の抵抗と発振用のトランジスタとを同一のシ
リコン基板上に形成するとともに、発振用の抵抗を薄膜
抵抗を用いて形成したものである。
は、発振用の抵抗と発振用のトランジスタとを同一のシ
リコン基板上に形成するとともに、発振用の抵抗を薄膜
抵抗を用いて形成したものである。
【０００６】
【実施例】図１は、本発明におけるＣＲ発振回路の実施
例を示した電気回路図である。１１は薄膜抵抗を用いて
形成された抵抗、１２はキャパシタ、１３、１４および
１５はＣＭＯＳインバ―タ、１６はＣＭＯＳのナンドゲ
ートである。抵抗１１とインバ―タ１３、１４、１５お
よびナンドゲート１６を構成するＣＭＯＳトランジスタ
とは、同一のシリコン基板上、すなわち同一の集積回路
内に形成されている。キャパシタ１２は、上記トランジ
スタが形成された集積回路内に形成してもよいし、集積
回路外に外付けしてもよい。
例を示した電気回路図である。１１は薄膜抵抗を用いて
形成された抵抗、１２はキャパシタ、１３、１４および
１５はＣＭＯＳインバ―タ、１６はＣＭＯＳのナンドゲ
ートである。抵抗１１とインバ―タ１３、１４、１５お
よびナンドゲート１６を構成するＣＭＯＳトランジスタ
とは、同一のシリコン基板上、すなわち同一の集積回路
内に形成されている。キャパシタ１２は、上記トランジ
スタが形成された集積回路内に形成してもよいし、集積
回路外に外付けしてもよい。
【０００７】図２は、図１のＣＲ発振回路の動作を示し
たタイミングチャートである。イネーブル端子“ＥＮ”
がアクティブになると、抵抗１１とキャパシタ１２とで
定まる時定数に基いた周波数で発振動作を開始し、出力
端子“ＯＵＴ”から発振信号が出力される。
たタイミングチャートである。イネーブル端子“ＥＮ”
がアクティブになると、抵抗１１とキャパシタ１２とで
定まる時定数に基いた周波数で発振動作を開始し、出力
端子“ＯＵＴ”から発振信号が出力される。
【０００８】図３は図１の抵抗１１（薄膜抵抗）の構成
を示した断面図であり、図４は図１のインバ―タ１３、
１４、１５およびナンドゲート１６に用いるＣＭＯＳト
ランジスタの構成を示した断面図である。抵抗１１とト
ランジスタとは同一のシリコン基板上に形成されてい
る。２１はＮ型のシリコン基板、２２はＰ型の低濃度拡
散層、２３はゲ―ト絶縁層、２４はフィ―ルド絶縁層
（形成材料は酸化シリコン）、２５はゲ―ト電極（形成
材料はモリブデン等）、２６はソ―ス／ドレインを形成
する高濃度拡散層である。２７は薄膜抵抗層であり、Ｎ
ｉＣｒ系やＳｉＣｒ系の薄膜抵抗材料を用いて形成され
ている。２８は層間絶縁層（形成材料は酸化シリコン）
である。２９はソ―ス／ドレイン用引出し電極および薄
膜抵抗用引出し電極であり、両者はアルミニウムを用い
て同一の工程で形成されている。薄膜抵抗層２７は、従
来の拡散抵抗に比べて高精度の抵抗値のものが形成でき
るため（総合的な抵抗値のバラツキは±５％程度）、精
度のよいＣＲ発振回路を実現することができる。
を示した断面図であり、図４は図１のインバ―タ１３、
１４、１５およびナンドゲート１６に用いるＣＭＯＳト
ランジスタの構成を示した断面図である。抵抗１１とト
ランジスタとは同一のシリコン基板上に形成されてい
る。２１はＮ型のシリコン基板、２２はＰ型の低濃度拡
散層、２３はゲ―ト絶縁層、２４はフィ―ルド絶縁層
（形成材料は酸化シリコン）、２５はゲ―ト電極（形成
材料はモリブデン等）、２６はソ―ス／ドレインを形成
する高濃度拡散層である。２７は薄膜抵抗層であり、Ｎ
ｉＣｒ系やＳｉＣｒ系の薄膜抵抗材料を用いて形成され
ている。２８は層間絶縁層（形成材料は酸化シリコン）
である。２９はソ―ス／ドレイン用引出し電極および薄
膜抵抗用引出し電極であり、両者はアルミニウムを用い
て同一の工程で形成されている。薄膜抵抗層２７は、従
来の拡散抵抗に比べて高精度の抵抗値のものが形成でき
るため（総合的な抵抗値のバラツキは±５％程度）、精
度のよいＣＲ発振回路を実現することができる。
【０００９】
【発明の効果】本発明では、発振用の抵抗を薄膜抵抗を
用いて形成したため、高精度の抵抗値が得られ、精度の
よいＣＲ発振回路を実現することができる。
用いて形成したため、高精度の抵抗値が得られ、精度の
よいＣＲ発振回路を実現することができる。
【図１】本発明におけるＣＲ発振回路の実施例を示した
電気回路図である。
電気回路図である。
【図２】図１のＣＲ発振回路の動作を示したタイミング
チャートである。
チャートである。
【図３】図１の抵抗１１の構成を示した断面図である。
【図４】図１のインバ―タ１３、１４、１５およびナン
ドゲート１６を構成するＣＭＯＳトランジスタの構成を
示した断面図である。
ドゲート１６を構成するＣＭＯＳトランジスタの構成を
示した断面図である。
【図５】従来例を示したものであり、発振用の抵抗に拡
散抵抗を用いた場合のシリコン集積回路の断面図であ
る。
散抵抗を用いた場合のシリコン集積回路の断面図であ
る。
１１……抵抗 １２……キャパシタ １３、１４、１５……インバータ １６……ナンドゲート ２１……シリコン基板 ２７……薄膜抵抗層
Claims (1)
- 【請求項１】 抵抗とキャパシタと発振用のトランジス
タとを有し、上記抵抗と上記キャパシタとで定まる時定
数に基いた周波数で発振するＣＲ発振回路において、 上記トランジスタおよび上記抵抗を同一のシリコン基板
上に形成するとともに、上記抵抗を薄膜抵抗を用いて形
成したことを特徴とするＣＲ発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213892A JPH05206731A (ja) | 1992-01-27 | 1992-01-27 | Ｃｒ発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213892A JPH05206731A (ja) | 1992-01-27 | 1992-01-27 | Ｃｒ発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206731A true JPH05206731A (ja) | 1993-08-13 |
Family
ID=11797156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1213892A Pending JPH05206731A (ja) | 1992-01-27 | 1992-01-27 | Ｃｒ発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206731A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7271670B2 (en) | 2004-11-10 | 2007-09-18 | Matsushita Electric Industrial Co., Ltd. | CR oscillation circuit |
-
1992
- 1992-01-27 JP JP1213892A patent/JPH05206731A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7271670B2 (en) | 2004-11-10 | 2007-09-18 | Matsushita Electric Industrial Co., Ltd. | CR oscillation circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4377781A (en) | Selectively adjustable voltage detection integrated circuit | |
| US4549818A (en) | Temperature detector | |
| JPH05206801A (ja) | 遅延回路 | |
| US4112670A (en) | Electronic timepiece | |
| JPS6153860B2 (ja) | ||
| JPH04239809A (ja) | 振幅制限回路 | |
| JPH05206731A (ja) | Ｃｒ発振回路 | |
| JPS58159367A (ja) | Ｍｏｓ容量装置 | |
| US3939642A (en) | Electronic timepiece semiconductor intergrated circuit | |
| US3905188A (en) | Electronic timepiece | |
| US4106278A (en) | Electronic timepiece utilizing semiconductor-insulating substrate integrated circuitry | |
| JP2535802B2 (ja) | 発振回路 | |
| JPH0656890B2 (ja) | 伝導度変調型たて型ｍｏｓ―ｆｅｔ | |
| JP2535801B2 (ja) | 発振回路 | |
| US4329700A (en) | Semi-conductor inverter using complementary junction field effect transistor pair | |
| JPS606104B2 (ja) | Ｍｉｓ半導体装置 | |
| JP2714943B2 (ja) | 半導体集積装置の製造方法 | |
| JPS6216682Y2 (ja) | ||
| JPS6341223B2 (ja) | ||
| JPH0421214B2 (ja) | ||
| JPH0575036A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPS54128295A (en) | Mis-type semiconductor integrated circuit device | |
| JPS6228089Y2 (ja) | ||
| JPH0243203B2 (ja) | ||
| JPS58219760A (ja) | 相補型絶縁ゲ−ト電界効果半導体装置 |