JPH0520473U - Television receiver - Google Patents

Television receiver

Info

Publication number
JPH0520473U
JPH0520473U JP6706191U JP6706191U JPH0520473U JP H0520473 U JPH0520473 U JP H0520473U JP 6706191 U JP6706191 U JP 6706191U JP 6706191 U JP6706191 U JP 6706191U JP H0520473 U JPH0520473 U JP H0520473U
Authority
JP
Japan
Prior art keywords
signal
circuit
muse
ntsc
television
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6706191U
Other languages
Japanese (ja)
Other versions
JP2549682Y2 (en
Inventor
栄 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1991067061U priority Critical patent/JP2549682Y2/en
Publication of JPH0520473U publication Critical patent/JPH0520473U/en
Application granted granted Critical
Publication of JP2549682Y2 publication Critical patent/JP2549682Y2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Abstract

(57)【要約】 【目的】 MUSE信号を受信していない時のMUSE
/NTSCコンバータからの出力によるノイズ混入を防
止するものである。 【構成】 MUSE信号をNTSC信号の走査線数に変
換するための走査線数変換回路4と、MUSE信号を受
信していることを検出するMUSE信号検出回路18
と、クロック発生回路10と分周回路11からのD/A
変換回路13、14、15へ供給されるクロックと同期
分離回路12からの同期信号とを出力させたり、出力さ
せないようにする切り替え回路17とからなり、MUS
E信号がない時は、切り替え回路17をオフしてクロッ
クと同期信号を出力しないようにする。
(57) [Abstract] [Purpose] MUSE when no MUSE signal is received
This is to prevent noise from being mixed by the output from the / NTSC converter. A scanning line number conversion circuit 4 for converting the MUSE signal into the scanning line number of the NTSC signal, and a MUSE signal detection circuit 18 for detecting reception of the MUSE signal.
And the D / A from the clock generation circuit 10 and the frequency divider circuit 11.
The MUS is composed of a switching circuit 17 for outputting or not outputting the clock supplied to the conversion circuits 13, 14, 15 and the synchronization signal from the synchronization separation circuit 12.
When there is no E signal, the switching circuit 17 is turned off so that the clock and the synchronizing signal are not output.

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial application]

本考案は、テレビジョン信号をアスペクト比の異なる第2のテレビジョン信号 に変換するテレビジョン信号変換装置に関する。 The present invention relates to a television signal converter for converting a television signal into a second television signal having a different aspect ratio.

【0002】[0002]

【従来の技術】[Prior Art]

衛星放送において次世代の高品位テレビジョンであるハイビジョンが放送され ている。このハイビジョンの信号は、MUSE方式と呼ばれる帯域圧縮技術によ り、帯域圧縮される。そして、この圧縮された信号(以下MUSE信号という) が放送されている。 Hi-Vision, the next-generation high-definition television, is being broadcast on satellite broadcasting. This high-definition signal is band-compressed by a band compression technique called MUSE system. The compressed signal (hereinafter referred to as MUSE signal) is broadcast.

【0003】 しかしながら、このMUSE方式の放送は、現行テレビ放送と両立性がないた め、現行のテレビジョン受像機では受像することができない。However, since the MUSE broadcasting is not compatible with the current television broadcasting, it cannot be received by the current television receiver.

【0004】 そこで、このMUSE方式の放送を通常のNTSC用のテレビジョン受像機で 見るために、MUSE/NTSCコンバータがある。このMUSE/NTSCコ ンバータは、MUSE信号をNTSC信号に変換する。尚、このMUSE/NT SCコンバータの動作については、電子技術出版株式会社発行の雑誌「テレビ技 術1989年10月号」の31頁〜45頁に説明されている。[0006] Therefore, there is a MUSE / NTSC converter in order to watch this MUSE broadcasting on a normal NTSC television receiver. This MUSE / NTSC converter converts a MUSE signal into an NTSC signal. The operation of the MUSE / NT SC converter is described on pages 31 to 45 of the magazine "TV Technology October 1989" published by Electronic Technology Publishing Co., Ltd.

【0005】 ところで、上述したMUSE/NTSCコンバータをNTSC方式の放送を受 信できるテレビジョン受像機に内蔵した場合、MUSE方式の放送を受信してい るいないにかかわらず、MUSE/NTSCコンバータを動作させているので、 特に、MUSE/NTSCコンバータからの出力が、NTSC放送を受信してい るときでも、その出力が映像信号に混入し、ノイズとなって出てくるといった欠 点があった。By the way, when the above-mentioned MUSE / NTSC converter is built into a television receiver capable of receiving NTSC broadcasting, the MUSE / NTSC converter is operated regardless of whether or not MUSE broadcasting is being received. Therefore, there is a drawback that the output from the MUSE / NTSC converter is mixed with the video signal and becomes noise even when the NTSC broadcast is being received.

【0006】[0006]

【考案が解決しようとする課題】 本考案は、上述した欠点を解決するためのものであり、MUSE/NTSCコ ンバータによるノイズ混入を防止するものである。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention The present invention is intended to solve the above-mentioned drawbacks, and prevents noise from being mixed by a MUSE / NTSC converter.

【0007】[0007]

【課題を解決するための手段】[Means for Solving the Problems]

本考案は、入力された第1の方式の第1テレビジョン信号をアスペクト比の異 なる第2の方式の第2テレビジョン信号に変換する場合に、前記アスペクト比の 差により画像信号の現れないブランキング領域を生成するテレビジョン信号変換 装置を備えたテレビジョン受像機において、前記第1テレビジョン信号を受信し ていないときには、前記テレビジョン変換装置からの出力を停止させるようにし たことを特徴とするテレビジョン受像機である。 According to the present invention, when the input first television signal of the first system is converted into the second television signal of the second system having a different aspect ratio, the image signal does not appear due to the difference in the aspect ratio. In a television receiver including a television signal conversion device for generating a blanking area, the output from the television conversion device is stopped when the first television signal is not received. And the television receiver.

【0008】[0008]

【作用】[Action]

本考案は、上述した構成とすることで、MUSE信号がないときはクロックを 出力しないようにしてノイズを防止する。 According to the present invention, with the above-mentioned configuration, noise is prevented by not outputting the clock when there is no MUSE signal.

【0009】[0009]

【実施例】【Example】

以下、図面を参照しながら本考案の実施例について説明をする。図1に本考案 の実施例のブロック図を示す。 Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a block diagram of an embodiment of the present invention.

【0010】 図1において、1はMUSE信号をデジタル信号に変換するアナログ−デジタ ル(A/D)変換回路、2はS/N改善のために送信側でノンリニアエンファシ スをかけられたMUSE信号を補正するためのノンリニア補正回路、3はディエ ンファシス回路、4はMUSE信号をNTSC信号に変換するための走査線数変 換回路、13はNTSC信号に変換された輝度信号(Y)をアナログ信号に変換 するデジタル−アナログ(D/A)変換回路、14、15はNTSC信号に変換 された色差信号(R−Y、B−Y)をアナログ信号に変換するデジタル−アナロ グ変換回路、16はNTSCエンコーダである。In FIG. 1, reference numeral 1 is an analog-digital (A / D) conversion circuit for converting a MUSE signal into a digital signal, and 2 is a MUSE subjected to non-linear emphasis on the transmission side for improving S / N. Non-linear correction circuit for correcting signals, 3 de-emphasis circuit, 4 scanning line number conversion circuit for converting MUSE signal to NTSC signal, 13 analog luminance signal (Y) converted to NTSC signal Digital-analog (D / A) conversion circuits for converting signals, 14 and 15 digital-analog conversion circuits for converting color difference signals (RY, BY) converted to NTSC signals to analog signals, 16 Is an NTSC encoder.

【0011】 そして、5は各タイミング信号を作成するタイミング作成回路、6はMUSE 信号の水平同期信号の位相を比較する位相比較回路、7は32.4MHzの電圧 制御発振回路、8は各種クロックを発生するクロック発生回路、9は30.24 MHzの電圧制御発振回路、10はクロック発生回路、11は分周回路である。Reference numeral 5 is a timing generation circuit for generating each timing signal, 6 is a phase comparison circuit for comparing the phases of the horizontal synchronizing signals of the MUSE signal, 7 is a voltage controlled oscillation circuit of 32.4 MHz, and 8 is various clocks. A clock generation circuit for generation, 9 is a voltage controlled oscillation circuit of 30.24 MHz, 10 is a clock generation circuit, and 11 is a frequency dividing circuit.

【0012】 また、12は同期分離回路、17はクロックや同期信号を供給したり、停止し たりする切り替え回路、18はMUSE信号を検出する検出回路、19は5秒ご とに走査線数変換回路4を動作させるためのリセットパルス発生回路で、MUS E信号が入力されているにもかかわらず、MUSE信号がないと判断し、走査線 数変換回路4の動作しない場合でも、5秒後には走査線数変換回路4を動作させ るようにするためのリセット信号を発生する。Further, 12 is a sync separation circuit, 17 is a switching circuit that supplies or stops a clock or a sync signal, 18 is a detection circuit that detects a MUSE signal, and 19 is a scanning line number conversion every 5 seconds. The reset pulse generation circuit for operating the circuit 4 determines that there is no MUSE signal even though the MUSE signal is input, and even if the scanning line number conversion circuit 4 does not operate, it does not operate after 5 seconds. A reset signal for causing the scanning line number conversion circuit 4 to operate is generated.

【0013】 次に、動作を説明する。MUSE信号はA/D変換回路1でデジタル信号に変 換され、ノンリニア補正回路2、ディエンファシス回路3を介して、走査線数変 換回路4に入力され、D/A変換回路13、14、15でアナログ信号に変換さ れる。Next, the operation will be described. The MUSE signal is converted into a digital signal by the A / D conversion circuit 1, is input to the scanning line number conversion circuit 4 via the non-linear correction circuit 2 and the de-emphasis circuit 3, and the D / A conversion circuits 13 and 14, It is converted into an analog signal at 15.

【0014】 そして、輝度信号はD/A変換回路13によりクロック発生回路10のクロッ ク(12.12MHz)でアナログ信号に変換され、色差信号はD/A変換回路 14、15により分周回路11のクロック(7.56MHz)でアナログ信号に 変換される。Then, the luminance signal is converted by the D / A conversion circuit 13 into an analog signal at the clock (12.12 MHz) of the clock generation circuit 10, and the color difference signal is divided by the D / A conversion circuits 14 and 15 into the frequency dividing circuit 11. It is converted into an analog signal with the clock (7.56MHz).

【0015】 このクロックは次のように作成される。まず、タイミング作成回路5で図2B のような水平同期信号を抜き取るゲート信号を作り、位相比較回路6でゲート信 号により抜き取られた水平同期信号Aの位相ずれを検出するため4つのポイント (a、b、c、d)のレベルを検出し、それぞれのレベルを加算して位相ずれを 検出する。もし、位相がずれていた場合は、ゲート信号Bからずれた位置に水平 同期信号Aがあるため、レベルを検出する4ポイントがずれるので加算レベルに 相当した電圧が電圧制御発振回路7に入力され、制御されることになる。This clock is created as follows. First, the timing generation circuit 5 creates a gate signal for extracting the horizontal synchronization signal as shown in FIG. 2B, and the phase comparison circuit 6 detects the phase shift of the horizontal synchronization signal A extracted by the gate signal. , B, c, d) are detected, and the respective levels are added to detect the phase shift. If the phases are out of phase, the horizontal sync signal A is located at a position deviated from the gate signal B, and the four points for detecting the level are deviated, so the voltage corresponding to the addition level is input to the voltage controlled oscillator circuit 7. , Will be controlled.

【0016】 一方、位相比較回路6からの出力は、電圧制御発振回路9も制御し、さらに、 クロック発生回路10で上述したD/A変換回路13のクロックを作り、分周回 路11ではD/A変換回路14、15のクロックを作る。On the other hand, the output from the phase comparison circuit 6 also controls the voltage controlled oscillation circuit 9, and further, the clock generation circuit 10 generates the clock of the D / A conversion circuit 13 described above, and the frequency division circuit 11 outputs D / A. A clock for the A conversion circuits 14 and 15 is made.

【0017】 ところで、MUSE信号を受信しているときは、MUSE信号検出回路18か らの出力で切り替え回路17をオンし、クロックや同期信号を出力して、NTS Cエンコーダ16へ輝度信号、色差信号、同期信号が供給されるが、MUSE信 号がないときは、切り替え回路17がオフし、クロックや同期信号が出力されな いため、NTSCエンコーダ16には信号が供給されないように成される。By the way, when the MUSE signal is being received, the switching circuit 17 is turned on by the output from the MUSE signal detecting circuit 18 to output a clock and a synchronizing signal to the NTSC encoder 16 for a luminance signal and a color difference. Although the signal and the synchronizing signal are supplied, when there is no MUSE signal, the switching circuit 17 is turned off, and the clock and the synchronizing signal are not output. Therefore, the signal is not supplied to the NTSC encoder 16.

【0018】 従って、MUSE/NTSCダウンコンバータの出力がノイズなどになって影 響することはない。Therefore, the output of the MUSE / NTSC down converter is not affected by noise or the like.

【0019】[0019]

【考案の効果】[Effect of the device]

本考案によれば、MUSE信号がない場合でも、他の信号にノイズが乗ること がなくなり、良好な映像信号が得られる。 According to the present invention, even when there is no MUSE signal, noise is not added to other signals, and a good video signal can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本考案の実施例のブロック図。FIG. 1 is a block diagram of an embodiment of the present invention.

【図2】本考案を動作を説明するための波形図。FIG. 2 is a waveform diagram for explaining the operation of the present invention.

【符号の説明】[Explanation of symbols]

4 走査線数変換回路 9 電圧制御発振回路 10 クロック発生回路 11 分周回路 13 D/A変換回路 14 D/A変換回路 15 D/A変換回路 17 切り替え回路 18 MUSE信号検出回路 4 Scan Line Number Conversion Circuit 9 Voltage Controlled Oscillation Circuit 10 Clock Generation Circuit 11 Frequency Division Circuit 13 D / A Conversion Circuit 14 D / A Conversion Circuit 15 D / A Conversion Circuit 17 Switching Circuit 18 MUSE Signal Detection Circuit

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 入力された第1の方式の第1テレビジョ
ン信号をアスペクト比の異なる第2の方式の第2テレビ
ジョン信号に変換する場合に、前記アスペクト比の差に
より画像信号の現れないブランキング領域を生成するテ
レビジョン信号変換装置を備えたテレビジョン受像機に
おいて、 前記第1テレビジョン信号を受信していないときには、
前記テレビジョン変換装置からの出力を停止させるよう
にしたことを特徴とするテレビジョン受像機。
1. When an input first television signal of the first system is converted into a second television signal of the second system having a different aspect ratio, no image signal appears due to the difference in the aspect ratio. In a television receiver including a television signal conversion device that generates a blanking area, when the first television signal is not received,
A television receiver characterized in that the output from the television conversion device is stopped.
JP1991067061U 1991-08-23 1991-08-23 Television receiver Expired - Fee Related JP2549682Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1991067061U JP2549682Y2 (en) 1991-08-23 1991-08-23 Television receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1991067061U JP2549682Y2 (en) 1991-08-23 1991-08-23 Television receiver

Publications (2)

Publication Number Publication Date
JPH0520473U true JPH0520473U (en) 1993-03-12
JP2549682Y2 JP2549682Y2 (en) 1997-09-30

Family

ID=13333956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1991067061U Expired - Fee Related JP2549682Y2 (en) 1991-08-23 1991-08-23 Television receiver

Country Status (1)

Country Link
JP (1) JP2549682Y2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08108917A (en) * 1994-09-30 1996-04-30 Ceratec:Kk Piezoelectric driving carrier device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0288375U (en) * 1988-12-27 1990-07-12

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0288375U (en) * 1988-12-27 1990-07-12

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08108917A (en) * 1994-09-30 1996-04-30 Ceratec:Kk Piezoelectric driving carrier device

Also Published As

Publication number Publication date
JP2549682Y2 (en) 1997-09-30

Similar Documents

Publication Publication Date Title
GB2090505A (en) Television receivers
JPH09172622A (en) Signal processing system
JPH07115623A (en) Successive scanning signal processing system
EP0304308A2 (en) Digital video features processor for TV signals
JP2549682Y2 (en) Television receiver
EP0394486B1 (en) Television receiver
JP3009206B2 (en) Video camera equipment
JPH0528186U (en) Television receiver
EP0486012B1 (en) Image reduction processing apparatus
JP2748496B2 (en) High Definition Television Display
JP3015459B2 (en) Television signal conversion method
JPS5923149B2 (en) High definition broadcast converter
JP2615449B2 (en) Signal switching circuit
JPS5923150B2 (en) High definition broadcast converter
KR200246560Y1 (en) A line doubler equipment of video signals
JP3054500B2 (en) Television receiver and television signal conversion device
KR0138576B1 (en) Aspect ration converter
JPH0638181A (en) Television receiver
JP2586639Y2 (en) Video signal processing device
JPH0720271B2 (en) Flicker-free circuit in PAL television receiver
JPH0712215B2 (en) Television signal converter
JP3228072B2 (en) Television receiver
JPH05219522A (en) Yc separator circuit
JP2815858B2 (en) Square wave quantization circuit
JP3253361B2 (en) SECAM demodulation circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees