JPH0638181A - Television receiver - Google Patents
Television receiverInfo
- Publication number
- JPH0638181A JPH0638181A JP4189517A JP18951792A JPH0638181A JP H0638181 A JPH0638181 A JP H0638181A JP 4189517 A JP4189517 A JP 4189517A JP 18951792 A JP18951792 A JP 18951792A JP H0638181 A JPH0638181 A JP H0638181A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switch
- circuit
- converter
- converting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Systems (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、ハイビジョン放送と標
準テレビジョン放送を受信できるテレビジョン受像機に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a television receiver capable of receiving high-definition broadcasting and standard television broadcasting.
【0002】[0002]
【従来の技術】衛星放送において次世代の高品位テレビ
ジョンであるハイビジョンが放送されている。このハイ
ビジョンの信号は、MUSE方式と呼ばれる帯域圧縮技
術により、帯域圧縮される。そして、この圧縮された信
号(以下MUSE信号という)が放送されている。2. Description of the Related Art Hi-vision, which is a next-generation high-definition television, is being broadcast in satellite broadcasting. This high-definition signal is band-compressed by a band-compression technique called MUSE system. Then, this compressed signal (hereinafter referred to as MUSE signal) is broadcast.
【0003】しかしながら、このMUSE方式の放送
は、現行テレビ放送と両立性がないため、現行のテレビ
ジョン受像機では受像することができない。However, since this MUSE broadcasting is incompatible with the current television broadcasting, it cannot be received by the current television receiver.
【0004】そこで、このMUSE方式の放送を通常の
NTSC用のテレビジョン受像機で見るために、MUS
E/NTSCコンバータがある。このMUSE/NTS
Cコンバータは、MUSE信号をNTSC信号に変換す
る。尚、このMUSE/NTSCコンバータの動作につ
いては、電子技術出版株式会社発行の雑誌「テレビ技術
1989年10月号」の31頁〜45頁に説明されてい
る。Therefore, in order to watch this MUSE broadcasting on a normal NTSC television receiver,
There is an E / NTSC converter. This MUSE / NTS
The C converter converts the MUSE signal into an NTSC signal. The operation of the MUSE / NTSC converter is described on pages 31 to 45 of the magazine "TV Technology October 1989" published by Electronic Technology Publishing Co., Ltd.
【0005】そして、MUSE信号をNTSC信号に変
換するためには、まず、MUSE信号を再生した後、走
査線数を525本にするため、MUSE信号を時間軸変
換していかないといけない。その結果、MUSE信号の
水平同期信号に同期したクロック発生回路がMUSE信
号系(1125系)の960fh(fh:水平同期周波
数)とNTSC信号系(525系)の910fhの2系
統必要になる。In order to convert the MUSE signal into the NTSC signal, first, the MUSE signal is reproduced, and then the number of scanning lines is set to 525, so that the MUSE signal must be converted into the time axis. As a result, two clock generation circuits synchronized with the horizontal synchronizing signal of the MUSE signal are required: 960fh (fh: horizontal synchronizing frequency) of the MUSE signal system (1125 system) and 910fh of the NTSC signal system (525 system).
【0006】ここで、従来のMUSE/NTSCコンバ
ータを内蔵したテレビジョン受像機を図2に示す。図2
において、1はMUSE/NTSCコンバータ、2はN
TSCデコーダ、11はコンバータ1の信号をアナログ
信号に変換するD/A変換回路、3はコンバータ1とデ
コーダ2の出力を切り換えるスイッチ、10は960f
hクロック発生回路、13は910fhクロック発生回
路、14はデジタル信号に変換するA/D変換回路、1
6はフィルタであり、1水平走査期間記憶するメモリ5
と演算回路6からなっている。FIG. 2 shows a television receiver incorporating a conventional MUSE / NTSC converter. Figure 2
In, 1 is MUSE / NTSC converter, 2 is N
TSC decoder, 11 is a D / A conversion circuit for converting the signal of the converter 1 into an analog signal, 3 is a switch for switching the output of the converter 1 and the decoder 2, and 10 is a 960f
h clock generation circuit, 13 is a 910fh clock generation circuit, 14 is an A / D conversion circuit for converting into a digital signal, 1
Reference numeral 6 denotes a filter, which is a memory 5 for storing one horizontal scanning period.
And an arithmetic circuit 6.
【0007】次に、動作を説明する。入力端子aにMU
SE信号が入力され、コンバータ1に供給し、色差信号
(R−Y、B−Y)と輝度信号(Y)が出力される。一
方、入力端子bにはNTSC信号が入力され、エンコー
ダ2に供給し、色差信号(R−Y、B−Y)と輝度信号
(Y)が出力される。Next, the operation will be described. MU to input terminal a
The SE signal is input and supplied to the converter 1, and the color difference signals (RY, BY) and the luminance signal (Y) are output. On the other hand, the NTSC signal is input to the input terminal b, is supplied to the encoder 2, and the color difference signals (RY, BY) and the luminance signal (Y) are output.
【0008】そして、コンバータ1からの出力信号は、
D/A変換回路11でアナログ信号に変換された後、ス
イッチ3に供給される。スイッチ3は、デコーダ2の出
力信号と選択されて、A/D変換回路14でデジタル信
号に変換された後、フィルタ16に入力される。The output signal from the converter 1 is
After being converted into an analog signal by the D / A conversion circuit 11, it is supplied to the switch 3. The switch 3 is selected as an output signal of the decoder 2, converted into a digital signal by the A / D conversion circuit 14, and then input to the filter 16.
【0009】このフィルタ16はクロスカラー除去用の
フィルタであり、たとえば、日刊工業新聞社昭和61年
7月30日発行の「画像のデジタル信号処理」の105
ページから107ページに記載されているようなものを
使用すればよい。The filter 16 is a filter for cross color removal, and is, for example, 105 of "Digital signal processing of image" published by Nikkan Kogyo Shimbun, July 30, 1986.
The ones described on pages 107 to 107 may be used.
【0010】ところで、従来ではフィルタ16はデジタ
ル信号処理しており、また、出力信号をNTSC信号と
して処理するため、その動作クロックは910fhを用
いている。一方、MUSE信号をNTSC信号に変換す
るときは、動作クロックは960fhであるのでA/D
変換回路14が必要である。このため、コンバータ1か
ら再生されたデジタル信号をD/A変換する回路11と
スイッチ3からの信号をデジタル信号に変換するための
A/D変換する回路14が必要となる。By the way, conventionally, the filter 16 performs digital signal processing, and since the output signal is processed as an NTSC signal, its operation clock is 910 fh. On the other hand, when converting the MUSE signal to the NTSC signal, the operation clock is 960 fh, so the A / D
The conversion circuit 14 is required. Therefore, a circuit 11 for D / A converting the digital signal reproduced from the converter 1 and an A / D converting circuit 14 for converting the signal from the switch 3 into a digital signal are required.
【0011】その結果、MUSE信号はD/A変換回路
11とD/A変換回路14を通過させなければならず、
信号のロスが生じると言う問題があった。As a result, the MUSE signal must pass through the D / A conversion circuit 11 and the D / A conversion circuit 14,
There was a problem that signal loss would occur.
【0012】[0012]
【発明が解決しようとする課題】本発明は、上述した欠
点を解決するためのものであり、伝送上の信号のロスを
なくして高画質な画像が得られるようにすることを目的
とする。SUMMARY OF THE INVENTION The present invention is intended to solve the above-mentioned drawbacks, and it is an object of the present invention to obtain a high-quality image without loss of a signal on transmission.
【0013】[0013]
【課題を解決するための手段】本発明は、帯域圧縮され
た高品位テレビジョン信号をデジタル化されたNTSC
放送信号に変換するダウンコンバータと、NTSC放送
信号をデジタル信号に変換するためのアナログデジタル
変換回路と、前記ダウンコンバータからの信号と前記ア
ナログデジタル変換回路からの信号を切り換えるスイッ
チと、該スイッチからの信号を処理するデジタル信号処
理回路と、異なる周波数のクロックが発生可能なクロッ
ク発生回路と、前記スイッチの切り換えと同時に前記ク
ロック発生回路のクロック周波数の切り換えを制御する
制御回路とを備えることを特徴とするテレビジョン受像
機。SUMMARY OF THE INVENTION The present invention is an NTSC digitalized version of a band-compressed high definition television signal.
A down converter for converting into a broadcast signal, an analog / digital converting circuit for converting an NTSC broadcast signal into a digital signal, a switch for switching between the signal from the down converter and the signal from the analog / digital converting circuit, and a switch from the switch. A digital signal processing circuit for processing a signal, a clock generation circuit capable of generating clocks of different frequencies, and a control circuit for controlling switching of the clock frequency of the clock generation circuit at the same time as switching of the switch. Television receiver to do.
【0014】[0014]
【作用】コンバータからの出力信号をそのままデジタル
信号で取り出し、NTSCデコーダからの出力信号をA
/D変換して、デジタル信号にする。そして、スイッチ
によりコンバータの出力信号とNTSCデコーダからの
出力信号とを選択し、その選択された信号によってクロ
ック発生回路がコンバータからの出力信号を選択したと
きは960fhとし、NTSCデコーダからの出力信号
を選択したときは910fhとなるように切り替わる。The output signal from the converter is directly extracted as a digital signal, and the output signal from the NTSC decoder is
/ D conversion to digital signal. Then, the switch selects the output signal of the converter and the output signal from the NTSC decoder, and when the clock generation circuit selects the output signal from the converter by the selected signal, the output signal from the NTSC decoder is set to 960 fh. When selected, it switches to 910 fh.
【0015】[0015]
【実施例】本発明の実施例を図1に示す。なお、図2と
同一図番は同一の構成を示すものであり、その説明を割
愛する。FIG. 1 shows an embodiment of the present invention. The same reference numerals as those in FIG. 2 indicate the same configurations, and the description thereof will be omitted.
【0016】図1で図2と相違するのは、デコーダ2の
後にA/D変換回路4を入れ、更に910fhと960
fhのクロックを発生するクロック発生回路7とクロッ
ク発生回路7のクロックを切り替える信号を発生するC
PU8を加え、そして、D/A変換回路11とA/D変
換回路14とをなくした点である。The difference between FIG. 1 and FIG. 2 is that the A / D conversion circuit 4 is inserted after the decoder 2, and 910 fh and 960 are further added.
A clock generating circuit 7 for generating a clock of fh and a C for generating a signal for switching the clocks of the clock generating circuit 7
The point is that PU8 is added and the D / A conversion circuit 11 and the A / D conversion circuit 14 are eliminated.
【0017】以下動作の説明を行う。コンバータ1から
出力された信号は、そのままスイッチ3に出力され、デ
コーダ2からの出力信号はA/D変換回路4でデジタル
信号に変換されて、スイッチ3に供給される。The operation will be described below. The signal output from the converter 1 is output to the switch 3 as it is, and the output signal from the decoder 2 is converted into a digital signal by the A / D conversion circuit 4 and supplied to the switch 3.
【0018】そして、フィルタ16に供給され、クロス
カラー除去される。このとき、メモリ5に供給されるク
ロックは、コンバータ1からの出力信号かデコーダ2か
らの出力信号かにより、CPU8がクロック発生回路7
を切り替えるよう制御する。クロックの切り替えは、コ
ンバータ1の出力信号の時は960fhとし、デコーダ
2の出力信号の時は910fhとする。Then, it is supplied to the filter 16 for cross color removal. At this time, the CPU 8 determines whether the clock supplied to the memory 5 is the output signal from the converter 1 or the decoder 2.
Control to switch. The clock switching is 960 fh for the output signal of the converter 1 and 910 fh for the output signal of the decoder 2.
【0019】[0019]
【発明の効果】本発明によれば、MUSE信号をアナロ
グ信号に変換しないので信号伝送上のロスが軽減され
る。また、従来に比べD/A変換回路が削除できるため
回路構成が簡単となるという効果がある。According to the present invention, since the MUSE signal is not converted into an analog signal, loss in signal transmission can be reduced. Further, since the D / A conversion circuit can be eliminated as compared with the conventional case, there is an effect that the circuit configuration becomes simple.
【図1】本発明の実施例を示す図。FIG. 1 is a diagram showing an embodiment of the present invention.
【図2】従来例を示す図。FIG. 2 is a diagram showing a conventional example.
1 MUSE/NTSCダウンコンバータ 2 NTSCデコーダ 3 スイッチ 4 A/D変換回路 5 1ラインメモリ 6 演算回路 7 クロック発生回路 8 CPU 1 MUSE / NTSC down converter 2 NTSC decoder 3 switch 4 A / D conversion circuit 5 1 line memory 6 arithmetic circuit 7 clock generation circuit 8 CPU
Claims (1)
をデジタル化されたNTSC放送信号に変換するダウン
コンバータと、 NTSC放送信号をデジタル信号に変換するためのアナ
ログデジタル変換回路と、 前記ダウンコンバータからの信号と前記アナログデジタ
ル変換回路からの信号を切り換えるスイッチと、 該スイッチからの信号を処理するデジタル信号処理回路
と、 異なる周波数のクロックが発生可能なクロック発生回路
と、 前記スイッチの切り換えと同時に前記クロック発生回路
のクロック周波数の切り換えを制御する制御回路とを備
えることを特徴とするテレビジョン受像機。1. A down converter for converting a band-compressed high-definition television signal into a digitized NTSC broadcast signal, an analog-digital conversion circuit for converting the NTSC broadcast signal into a digital signal, and the down converter Switch for switching the signal from the analog-to-digital conversion circuit, a digital signal processing circuit for processing the signal from the switch, a clock generation circuit capable of generating clocks of different frequencies, and a switch for switching the switch. A television receiver comprising: a control circuit that controls switching of a clock frequency of a clock generation circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4189517A JPH0638181A (en) | 1992-07-16 | 1992-07-16 | Television receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4189517A JPH0638181A (en) | 1992-07-16 | 1992-07-16 | Television receiver |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0638181A true JPH0638181A (en) | 1994-02-10 |
Family
ID=16242612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4189517A Pending JPH0638181A (en) | 1992-07-16 | 1992-07-16 | Television receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0638181A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7274374B2 (en) | 2004-02-26 | 2007-09-25 | Denso Corporation | Map display device and method for operating thereof |
-
1992
- 1992-07-16 JP JP4189517A patent/JPH0638181A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7274374B2 (en) | 2004-02-26 | 2007-09-25 | Denso Corporation | Map display device and method for operating thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7102692B1 (en) | Digital and analog television signal digitization and processing device | |
JP2607020B2 (en) | Automatic conversion device for TV mode | |
KR950000828B1 (en) | Multi-function tv | |
KR100254762B1 (en) | Television receiver and signal processing apparatus | |
US5726715A (en) | Method and apparatus for displaying two video pictures simultaneously | |
KR100843682B1 (en) | Digital and analog television signal digitization and processing device | |
JPH0638181A (en) | Television receiver | |
JPH09135394A (en) | Digital braodcasting television receiver | |
JPH05199543A (en) | Digital video signal processing circuit | |
JPH0480592B2 (en) | ||
KR0159531B1 (en) | Muse/ntsc tv signal converter | |
JP2517652B2 (en) | Band-compressed television signal receiver | |
JP3543332B2 (en) | Time axis conversion device and muse decoder device using this time axis conversion device | |
JP3297266B2 (en) | HDTV receiver | |
JP3128288B2 (en) | Television receiver | |
JP2517650B2 (en) | Band-compressed television signal receiver | |
JP2822366B2 (en) | MUSE signal processing circuit | |
JPH0793738B2 (en) | Video signal format converter | |
JPH07123372A (en) | Muse signal processor | |
JPH01115291A (en) | Rgb multi-terminal input type sequential scanning conversion television receiver | |
JPH07284073A (en) | Television receiver | |
JPH0470176A (en) | Television system converter | |
EP0838944A1 (en) | TV receiver with teletext function | |
JPH0520473U (en) | Television receiver | |
JPH0646380A (en) | Transmission signal receiver |