JPH05199760A - 絶対値回路 - Google Patents

絶対値回路

Info

Publication number
JPH05199760A
JPH05199760A JP9124691A JP9124691A JPH05199760A JP H05199760 A JPH05199760 A JP H05199760A JP 9124691 A JP9124691 A JP 9124691A JP 9124691 A JP9124691 A JP 9124691A JP H05199760 A JPH05199760 A JP H05199760A
Authority
JP
Japan
Prior art keywords
voltage
amplifier
circuit
wave
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9124691A
Other languages
English (en)
Other versions
JP3227166B2 (ja
Inventor
Hideaki Wakamatsu
英彰 若松
Masami Kitazawa
正美 北澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP09124691A priority Critical patent/JP3227166B2/ja
Publication of JPH05199760A publication Critical patent/JPH05199760A/ja
Application granted granted Critical
Publication of JP3227166B2 publication Critical patent/JP3227166B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)

Abstract

(57)【要約】 【目的】 交流入力電圧からその大きさと絶対値が等し
い全波整流形の電圧を形成する絶対値回路の上限動作周
波数を拡大すること。 【構成】 交流入力電圧の各半波電圧をそれぞれ整流す
る増幅器(A1)を共有した2つの半波整流回路(1,
2)と、いずれか一方の半波整流電圧の極性を反転する
増幅器(A3)を備えた反転回路(3)と、同反転回路
から送出する極性の反転した半波整流電圧と上記他方の
半波整流電圧を増幅器(A2)にて加算する加算回路
(4)とを備えている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は特に広帯域の絶対値回
路に関するするものである。
【0002】
【従来例】絶対値回路は全波整流回路の一種であって、
交流入力電圧の一方の半波の極性を他方の半波と同じ極
性に変換するものであり、一般に利用されている絶対値
回路の1つに図5に示すような例がある。
【0003】同図の回路においては、例えば入力抵抗R
1、増幅器A1、ダイオードD1,及び帰還抵抗R2を
組み合わせて正の半波出力を得る半波整流手段と、上記
入力抵抗R1及び増幅器A1を共有し、ダイオードD
2、帰還抵抗R3を組み合わせて負の半波出力を発する
半波整流手段と、増幅器A2及び抵抗R4,R5,R6
を組み合わせた電圧加算手段を備えており、各抵抗値に
ついては通常、 R2=R3 R4=2・R6 に設定されている。
【0004】したがって抵抗R1を介して増幅器A1に
加わる信号に対する同増幅器の利得は、R2/R1=R
3/R1である。また、抵抗R4を介して増幅器A2に
加わる信号に対する同増幅器の利得はR5/R4であ
り、抵抗R6を介して加わる信号に対する利得は、R5
/R6=R5/(R4/2)、すなわち2R5/R4で
あるから上記増幅度の2倍となる。
【0005】ここで、例えば入力端子T1から抵抗R1
を介して増幅器A1へ図6の(A)に示すような最大値
をEとする正弦波の交流電圧e(i)を加えると、その
正の半波に対しては増幅器A1の出力が負となる。この
場合、増幅器A1の−入力端子はイマジナリアースであ
るから、同増幅器の出力側は−入力端子より低電位とな
り、したがってダイオードD1はオフで、そのカソード
側電圧e(a)は図6(B)に示すように接地電位すな
わちゼロとなる。
【0006】入力電圧e(i)が負の半波の場合には増
幅器A1の出力が正であるからダイオードD1はオンと
なり、例えばR1=R2の場合には増幅器A1が利得1
の増幅器として動作するから、ダイオードD1のカソー
ド側電圧e(a)は同図6(B)に示すように入力電圧
e(i)と同じ大きさで極性が反転した半波整流形の電
圧 e(a)=−e(i) となる。
【0007】上記半波整流電圧e(a)は例えば抵抗R
6を介して増幅器A2に加えられ、入力電圧e(i)は
抵抗R4を介して同増幅器に加えられる。この場合、電
圧e(a)に対する増幅器A2の増幅度は上記したよう
に2R5/R4で、電圧e(i)に対する増幅度はR5
/R4である。この増幅度にて増幅された電圧をそれぞ
れ図6の(C)と(D)に示す。これらの増幅電圧が上
記増幅器A2で互いに加算されると、出力端子T2から
は図6(E)に示すように例えば負極性で、かつ、各半
波電圧の大きさが等しい全波整流電圧e(o)が得られ
る。
【0008】ところで、ダイオード類にはそのアノード
とカソード間に加わる順方向電圧が、例えばシリコンダ
イオードで約0.6Vを超えるとオンとなって電流が流
れ、それ以下の電圧すなわち0〜0.6V間ではオンに
ならないという不感電圧帯がある。上記図5の整流手段
においては、ダイオードD1がオンになると同ダイオー
ドD1と抵抗R2からなる帰還ループが閉成され、増幅
器A1は上記したように利得1の増幅器として動作す
る。
【0009】他方、不感電圧帯ではダイオードD1がオ
フのため帰還ループは開放状態となるが、この場合増幅
器A1は本来有する高利得、いわゆる裡の利得で動作す
る。よって例えば入力電圧e(i)の立ち上がりもしく
は立ち下がり近傍における極めて小さい電圧でも大きく
増幅し、不感電圧を超える出力を発してダイオードをオ
ンの状態にする。これによりダイオード類の不感電圧が
実質的に無視でき、上記図6(E)に示すような全波整
流形の出力電圧が得られる。
【0010】
【発明が解決しようとする課題】絶対値回路は交流を直
流などに変換する分野に広く利用されているが、扱う交
流信号の周波数が高くなるに伴って絶対値回路の広帯域
化が望まれるようになってきた。しかし従来の回路にお
いては全波整流形の出力電圧e(o)を得る際、交流電
力電圧e(i)の等倍増幅電圧と半波整流電圧e(a)
の2倍増幅増電圧を増幅器A2にて形成し、互いに加算
するようにしている。このため周波数の高い領域では、
例えば上記図6の(F)に示すように出力電圧e(o)
の1サイクル中、一方の半波電圧と他方の半波電圧間で
レベルや時間幅に不一致を生じ、適用周波数の上限値を
拡大することが困難という問題がある。
【0011】この発明は上記の事情を考慮してなされた
もので、その目的は、比較的簡単な構成で適用周波数の
上限値をほぼ従来装置の2倍に拡大可能な広帯域の絶対
値回路を提供することにある。
【0012】
【課題を解決するための手段】この発明の実施例が示さ
れている図1を参照すると、上記の課題を解決するため
下記(1)ないし(4)の手段を備えている。すなわ
ち、 (1)例えば入力抵抗R1、増幅器A1、ダイオードD
1、及び帰還抵抗R2を備え、交流入力電圧e(i)の
一方の半波電圧を整流する半波整流回路1。
【0013】(2)例えば上記入力抵抗R1と増幅器A
1を共有するとともにダイオードD2と上記帰還抵抗R
2と等しい値の帰還抵抗R3を備え、上記交流入力電圧
e(i)の他方の半波電圧を整流する半波整流回路2。
【0014】(3)例えば入力抵抗R7と増幅器A3及
び上記入力抵抗R7と等しい値の帰還抵抗R8を有し、
上記半波整流回路2の出力電圧を受けてその極性を反転
する反転回路3。
【0015】(4)例えば等しい値の2つの入力抵抗R
4,R6と増幅器A2、及び上記入力抵抗と等しい値の
帰還抵抗R5を備え、上記抵抗R4を介して一方の半波
整流回路1から半波整流電圧を受けるとともに、上記抵
抗R6を介して反転回路3から極性が反転した他方の半
波整流電圧を受け、両半波整流電圧を加算する加算回路
4。
【0016】
【作用】上記(1)及び(2)の手段により、大きさが
入力電圧と等しく互いに極性が異なった正、負2つの半
波整流電圧が得られる。よって(3)の手段により1つ
の半波整流電圧の極性を反転すると、加算回路4に加わ
る2つの半波整流電圧は同一極性となる。この2つの半
波整流電圧を上記手段(4)により互いに等しい増幅度
で加算すると、その加算出力は、従来回路における動作
周波数の上限値のほぼ2倍近傍まで入力電圧e(i)と
絶対値が等しい全波整流形の電圧となる。
【0017】[動作原理]以下、図2を参照しながらこ
の発明による絶対値回路の動作原理を説明する。図2の
(A)において、例えば時間t=0のとき増幅器にある
電圧eを加えると、その出力が立ち上がってから入力電
圧eと同じ大きさに到達するまでには若干の時間がかか
る。この立ち上がりの速さを一般にスルーレートと称
し、カタログ仕様などでは例えば増幅器の増幅度を1に
した場合の入力電圧eと、同増幅器の出力が入力電圧e
に到達するまでに要した時間t1との比e/t1[V/
μs]をスルーレートとしている。
【0018】出力電圧が立ち下がる場合も同様に定義さ
れ、例えばt=tnにおいて増幅器の入力電圧eをゼロ
にしたとき、その出力電圧が立ち下がってゼロに到達す
るのに要した時間をt2とすると、スルーレートはe/
t2[V/μs]で表す。なお、出力電圧の立ち上がり
と立ち下がりの時間は必ずしも等しくはないが、実用上
はt2=t1として取り扱っても特に不具合は無いの
で、カタログ仕様等には通常1つのスルーレート値が記
載されている。
【0019】よって、時間軸に対する出力電圧の立ち上
がり又は立ち下がりの傾斜角は等しいとみなし、それを
θとすると、 スルーレート=e/T ………(1) =tanθ ………(2) と書くことができる。これより θ=arctan(e/T) ………(3) となる。
【0020】すなわち、スルーレートの値は出力電圧の
立ち上がりもしくは立ち下がりの傾斜角θと対応し、こ
の傾斜角に沿った立ち上がり、立ち下がりの電圧が、入
力電圧に対して当該増幅器の応答し得る最高速の出力電
圧となる。言い換えると、θを超え90°に至る間で立
ち上がる入力電圧もしくは立ち下がる入力電圧について
は、増幅器の出力が傾斜角θを超えることができず追随
し得ないことを表している。
【0021】ここで、図2の(B)に示すように増幅器
の入力電圧e(i)を例えば、 e(i)=Esinωt ………(4) なる正弦波電圧とする。ただし、Eは最大値、ω=2π
fでfは周波数である。
【0022】いま、t=0の点において入力電圧e
(i)に接線OAを引き、この接線と横軸(時間軸)と
のなす角をθ(i)とすると、θ(i)は入力電圧e
(i)の立ち上がり角度を表す。よってθ(i)の値は
【0023】
【数1】 としておくことができる。上式に式(4)を代入すると θ(i)=arctan(ωE) となる。このθ(i)は上記図2(A)のθを超えない
ようにしなければならないから、 θ(i)≦θ である。等号を採ってθ(i)=θとすると、 θ=arctan(ωE) 増幅器のスルーレートをSRと表記すると、上式と式
(3),(1)より ωE=e/T =SR である。よって 2πfE=SR ………(5) から f=SR/2πE ………(5a) を得る。式(5)又は(5a)によると、スルーレート
SRは増幅器に固有の値で、かつ既知であるから、同増
幅器が線形動作可能な交流信号e(i)の最高周波数f
はその電圧Eの大きさによって決まることになる。も
し、実際に取り扱っている周波数が f>SR/2πE 又は電圧に関して E>SR/2πf である場合には増幅器が追随不可能のとなり、出力電圧
波形にひずみが発生する。
【0024】ここで、例えば上記電圧Eをn倍したとき
線形動作可能な周波数をf(n)とすると、式(5a)
より f(n)=SR/2πnE となる。上式に式(5)を代入すると f(n)=f/n を得る。すなわち、例えば装置内の各増幅器がほぼ等し
いスルーレートを有していて、それらの増幅器における
入出力信号の電圧レベルがEであるとすると、装置が上
記スルーレート内で線形動作可能な周波数の上限値はf
となる。しかし、いずれかの増幅器がそのn倍の電圧n
Eを入力又は出力とするような場合には、当該増幅器の
スルーレートをn倍大きくすることは困難であるから、
装置としての動作周波数帯域の上限を上記fの1/nに
制限する必要がある。
【0025】例えばn=2とした場合の一例を図2の
(C)に示す。同図におてい(イ)は最大電圧をEとす
る上記式(4)の信号Esinωtであり、OAはその
立ち上がり時点t=0における接線、θは増幅器のスル
ーレートに対応した傾斜角である。(ロ)は例えば最大
電圧を2Eとする信号2Esinωtであり、破線で示
すように上記θより大きい傾斜角で立ち上がる電圧もし
くは立ち下がる電圧に対しては増幅器が追随できず、そ
の応答出力は接線に沿った波形となってひずみが発生す
る。このような場合には(ハ)、(ニ)に示すように1
サイクルの繰り返し時間を(イ)又は(ロ)の2倍、す
なわち周波数をf/2にする。ちなみに、従来装置にお
いて周波数を1/2にしなかった場合、最終出力電圧が
入力電圧の絶対値と異なった値となる例を図3に示す。
なお、同図3の(A)〜(D)と(E)はそれぞれ前記
図6の(A)〜(D)と(F)に対応する。
【0026】
【実施例】再び図1を参照すると、この発明に係る絶対
値回路は上記課題解決手段の項で述べたように、例えば
入力電圧の一方と他方の半波電圧をそれぞれ整流する2
つの半波整流回路1,2と、半波整流回路2の整流電圧
の極性を反転する反転回路3、および同回路にて極性が
反転した半波電圧と上記半波整流回路1が送出する半波
電圧とを加算する加算回路とを備え、かつ、各回路の増
幅器A1,A2,A3は増幅度1で動作するようにその
入力抵抗と帰還抵抗R1〜R8は、すべて等しい抵抗値
に設定されている。
【0027】次に、図4を併せて参照しながら各部の動
作を説明する。同図(A)に示すように例えば正弦波電
圧e(i)=Esinωtが入力端子T1(図1)に加
わると、半波整流回路1,2は増幅度1で動作する増幅
器A1とダイオードD1,D2によりそれぞれ図4の
(B)及び(C)に示すような半波整流電圧e(a)と
e(b)を形成して送出する。
【0028】そのうち、一方の半波整流電圧e(a)は
例えば加算回路4の抵抗R4を介して増幅度1に設定さ
れた増幅器A2に加えられる。また、他方の半波整流電
圧e(b)は例えば反転回路3の抵抗R7を介して同じ
く増幅度1に設定された増幅器A3に加えられ、図4の
(D)に示すようにその極性が反転されたのち抵抗R6
を経て上記増幅器A2に加えられる。増幅器A2はこれ
ら2つのの半波整流電圧を等倍増幅して加算する。この
実施例においては装置内で取り扱う最大電圧をEとして
いるので、上記動作原理説明の項で示した式(5a)を
満足する周波数fを使用周波数帯域の上限値とした場
合、増幅器A2の加算出力e(o)は図4(E)に示す
ように入力電圧e(i)の大きさに対して絶対値が等し
い全波整流形の電圧となる。
【0029】なお、上記は半波整流回路2の出力側と加
算回路4の入力抵抗R6間に反転回路3を設けた場合の
例であるが、半波整流回路1と加算回路4の入力抵抗R
4間に反転回路を設けてもよい。その場合図4(E)に
示す加算出力電圧の極性は正となるが、動作原理は上記
と同一なのでその説明は省略する。
【0030】
【効果】以上、詳細に説明したように、この発明におい
ては入力電圧e(i)を半波整流する2つの整流回路1
及び2と、極性反転回路3、加算回路4とを備え、上記
各回路を構成する増幅器A1,A2,A3の電圧増幅度
をそれぞれ1に設定するとともに、同増幅器のスルーレ
ートと上記入力電圧e(i)の最大値Eによって定まる
周波数fを動作周波数帯域の上限値としている。
【0031】したがってこの発明によると、例えば信号
処理の過程で最大値が入力電圧の2倍の電圧2Eを必要
とする従来装置に比べて周波数帯域の上限値をほぼ2倍
まで拡大することが可能となり、広帯域の絶対値回路を
実現することができる。
【図面の簡単な説明】
【図1】この発明を適用した実施例の構成を示すブロッ
ク線図。
【図2】(A)〜(C) 動作原理説明用波形図。
【図3】動作原理説明用波形図。
【図4】各部の動作説明用波形図。
【図5】従来装置の構成を示すブロック線図。
【図6】従来装置の動作説明用波形図。
【符号の説明】
1 半波整流回路 2 半波整流回路 3 反転回路 4 加算回路 A1,A2,A3 増幅器 D1,D2 ダイオード e(i) 交流入力電圧 e(a),e(b) 半波整流電圧 e(o) 全波整流形出力電圧 R1,R4,R6 入力抵抗 R2,R3 帰還抵抗
【手続補正書】
【提出日】平成4年10月14日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図1】
【図2】
【図4】
【図5】
【図3】
【図6】

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 入力抵抗(R1)、増幅器(A1)、帰
    還抵抗(R2)、及び半導体整流素子(D1)を含み、
    交流入力電圧(e(i))の一方の半波電圧を整流する
    第1の整流回路(1)と、上記入力抵抗(R1)と増幅
    器(A1)を共有するとともに、上記帰還抵抗(R2)
    と等しい値の帰還抵抗(R3)、及び半導体整流素子
    (D2)を含み、上記交流入力電圧(e(i))の他方
    の半波電圧を整流する第2の整流回路(2)とを含んで
    いる絶対値回路において、 増幅度1に構成した増幅器(A3)を有し、上記第2の
    整流回路(2)から送出する半波整流電圧(e(b))
    の極性を反転する反転回路(3)と、 該反転回路(3)から送出する極性反転した半波整流電
    圧(e(b))と上記第1の整流回路(1)から送出す
    る半波整流電圧(e(a))とをそれぞれ等しい値の入
    力抵抗(R6,R4)を介して受ける増幅器(A2)を
    有し、同増幅器にて上記2つの入力を加算することによ
    り全波整流形の電圧(e(o))を形成する加算回路を
    (4)備えていることを特徴とする絶対値回路。
JP09124691A 1991-03-29 1991-03-29 絶対値回路 Expired - Fee Related JP3227166B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09124691A JP3227166B2 (ja) 1991-03-29 1991-03-29 絶対値回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09124691A JP3227166B2 (ja) 1991-03-29 1991-03-29 絶対値回路

Publications (2)

Publication Number Publication Date
JPH05199760A true JPH05199760A (ja) 1993-08-06
JP3227166B2 JP3227166B2 (ja) 2001-11-12

Family

ID=14021065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09124691A Expired - Fee Related JP3227166B2 (ja) 1991-03-29 1991-03-29 絶対値回路

Country Status (1)

Country Link
JP (1) JP3227166B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313222A (ja) * 1997-03-13 1998-11-24 Hitachi Ltd 光受信回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313222A (ja) * 1997-03-13 1998-11-24 Hitachi Ltd 光受信回路

Also Published As

Publication number Publication date
JP3227166B2 (ja) 2001-11-12

Similar Documents

Publication Publication Date Title
US9490858B2 (en) Transmitter capable of reducing local oscillation leakage and in-phase/quadrature-phase (I/Q) mismatch and adjusting methods thereof
US8358077B2 (en) Full wave current sense rectifier
US4187537A (en) Full-wave rectifier
JPS6318434B2 (ja)
JPH05199760A (ja) 絶対値回路
JPS63193603A (ja) 同期復調器
JPS646633B2 (ja)
US3806758A (en) Dynamic focus generator
JP3152214B2 (ja) 2逓倍回路
JP2675455B2 (ja) 可変遅延装置
JPH05344735A (ja) 全波整流回路
US6480405B2 (en) Full-wave rectifier
US6111766A (en) Method for compensating an output signal of an electronic device
US5276605A (en) Negative half-wave summing rectifier apparatus for a three phase AC voltage
JPH01108872A (ja) ダイナミツクフオーカス回路
JPS62281765A (ja) パルス幅制御回路
JPH07311228A (ja) 位相差検出回路
JPH04121064A (ja) インバータのpwm制御方法
KR910000377Y1 (ko) 레벨 메타의 신호레벨 조정회로
JPS63293474A (ja) 基本波有効電流算出回路
JPS58207871A (ja) 全波整流回路
JP2000224859A (ja) 全波整流回路
JPS62147378A (ja) 位相検出回路
JPH02217005A (ja) ターマン型発振器
JPH0454512A (ja) 安定化電源装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010725

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080831

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees