JPH05197404A - プログラマブルコントローラ - Google Patents

Abstract

(57)【要約】 【目的】 シーケンス制御のためのプログラムの作成が
容易で、初心者でも命令が理解しやすいプログラマブル
コントローラを得る。 【構成】 プログラマブルコントローラ３１は、ユーザ
メモリ５２内にストアされるシーケンスプログラムにし
たがってシーケンス制御を行う。ＣＰＵ３２は、シーケ
ンスプログラムに含まれるシーケンス命令を、ＲＯＭ４
５およびＩＣカード４９に予め設定されているプログラ
ムにしたがって解釈する。ＲＯＭ４５には、基本的なシ
ーケンス命令の解釈プログラムが予め設定される。ＩＣ
カード４９には、応用命令、オプション命令や、特殊専
用命令などを解釈するためのプログラムが設定される。
ＩＣカード４９は着脱可能であり、交換することによっ
てプログラマブルコントローラ３１が実行することがで
きるシーケンス命令を変更することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、各種生産機械などに広
く用いられているシーケンス制御のための計算機制御装
置であるプログラマブルコントローラに関する。

【０００２】

【従来の技術】従来からのプログラマブルコントローラ
の電気的構成を、図３に示す。プログラマブルコントロ
ーラ１内には、中央処理装置（以下、「ＣＰＵ」と略称
する。）２が含まれる。ＣＰＵ２には、水晶振動子など
の発振素子３が接続され、予め定める周波数のクロック
信号を発生する。ＣＰＵ２は、このクロック信号に同期
して動作し、内部データバス４および内部アドレスバス
５に接続される。内部データバス４は、バッファ６を介
してシステムデータバス７に接続される。内部アドレス
バス５は、セレクタ８を介してシステムアドレスバス９
に接続される。セレクタ８には、外部アドレスバス１０
も接続される。セレクタ８は、内部アドレスバス５およ
び外部アドレスバス１０のうちのいずれか一方を選択し
てシステムアドレスバス９に接続する。内部データバス
４は、バッファ１１を介してＩ／Ｏデータバス１２に接
続される。システムデータバス７は、バッファ１３を介
して外部データバス１４に接続される。

【０００３】ＣＰＵ２には、内部データバス４および内
部アドレスバス５を介して、読出し専用メモリ（以下、
「ＲＯＭ」と略称する。）１５と、ランダムアクセスメ
モリ（以下、「ＲＡＭ」と略称する。）および入出力
（以下、「Ｉ／Ｏ」と略称する。）回路が複合されてい
るＲＡＭ＋Ｉ／Ｏ回路１６とが接続される。ＣＰＵ２
は、ＲＯＭ１５に予め設定されているプログラムにした
がって、ＲＡＭ＋Ｉ／Ｏ回路１６や、外部のＩ／Ｏカー
ドとのデータ転送や、プログラマインタフェース回路１
７を介するプログラマとのデータ通信などの動作を行
う。またＣＰＵ２は、システムデータバス７およびシス
テムアドレスバス９を介して、サブＣＰＵ（以下、「Ｂ
ＰＵ」と略称する。）２０の制御を行う。ＢＰＵ２０に
は、発振素子２１が接続され、クロック信号を発振す
る。ＢＰＵ２０は、大規模集積回路（以下、「ＬＳＩ」
と略称する。）で実現され、基本的なシーケンス演算を
効率的に実施可能なカスタムＬＳＩが使用される。ユー
ザメモリ２２は、ＣＭＯＳ形ＲＡＭなどによって実現さ
れ、ダイオード２３を介してバックアップ電池２４に接
続される。ユーザメモリ２２には、プログラマブルコン
トローラ１がシーケンス制御を行うために設定されるプ
ログラムなどがストアされる。システムアドレスバス９
に接続される微分メモリ２５は、プログラム上でリレー
の立上りを検出するために使用される。システムデータ
バス７およびシステムアドレスバス９には、メモリ容量
を増加するための増設メモリ２６も接続可能である。Ｂ
ＰＵ２０には、周辺回路２７も接続され、外部から停電
信号やゼロクロス信号などを受信し、停止出力信号など
を送信する。

【０００４】

【発明が解決しようとする課題】従来からの図３に示さ
れるプログラマブルコントローラ１においては、シーケ
ンス命令を解釈するためのプログラムは、１つのＲＯＭ
１５に予めストアされている。ＣＰＵ２のアクセス可能
なメモリ空間には制限があるので、ＲＯＭの容量も制限
される。シーケンス命令としては、基本命令、応用命
令、オプション命令や特殊専用命令などがあるけれど
も、ＲＯＭ１５に対して全てのシーケンス命令を解釈す
るためのプログラムを収めることはできない。一般的に
は、多く用いる命令だけをＲＯＭ１５に設定する。

【０００５】プログラマブルコントローラ１は、多くの
種類のシーケンス制御のために使用される。したがっ
て、その使用される分野によっては、一般的にＲＯＭ１
５にストアされているプログラムによって解釈可能なシ
ーケンス命令とは異なるシーケンス命令を解釈可能であ
ることが好ましい場合も有り得る。またこのような場合
には、複数のシーケンス命令を組合せて等価的なシーケ
ンス命令を実現する必要がある。このように、複数のシ
ーケンス命令を使用すると、シーケンス制御のためのプ
ログラムが大きくなり、限られたユーザメモリ２２に対
しては容量不足となる恐れがある。また、シーケンスプ
ログラムを作成するためには相当な知識と熟練を要し、
またメンテナンスなどにおいても初心者にはプログラム
の意味の理解が困難である。

【０００６】本発明の目的は、シーケンス命令を解釈す
るためのプログラムの少なくとも一部を交換可能とし、
プログラマブルコントローラを使用する目的に合わせて
使い易く、初心者にも命令が理解しやすく、効率のよい
シーケンスプログラムを組むことができるプログラマブ
ルコントローラを提供することである。

【０００７】

【課題を解決するための手段】本発明は、予め定められ
るシーケンス命令をマイクロプロセッサが解釈してシー
ケンス制御を行うプログラマブルコントローラにおい
て、マイクロプロセッサによるシーケンス命令の解釈を
行うためのプログラムが予めストアされており、少なく
とも一部が交換可能であるメモリを含むことを特徴とす
るプログラマブルコントローラである。

【０００８】

【作用】本発明に従えば、プログラマブルコントローラ
は、予め定められるシーケンス命令をマイクロプロセッ
サが解釈してシーケンス制御を行う。マイクロプロセッ
サがシーケンス命令の解釈を行うためのプログラムは、
予めメモリにストアされる。メモリの少なくとも一部
は、交換可能である。したがって、メモリの少なくとも
一部を交換することによって、マイクロプロセッサが解
釈しうるシーケンス命令の種類を変更することができ、
使用目的に適合した初心者にも理解しやすいシーケンス
命令を使用することが容易となる。

【０００９】

【実施例】図１は、本発明の一実施例によるプログラマ
ブルコントローラ３１の電気的構成を示す。プログラマ
ブルコントローラ３１内には、ＣＰＵ３２が含まれ、プ
ログラマブルコントローラとしての動作の制御を行う。
ＣＰＵ３２には、水晶振動子などによって実現される発
振素子３３が接続され、動作の基準となるクロック信号
を発生する。ＣＰＵ３２には、内部データバス３４およ
び内部アドレスバス３５が接続される。内部データバス
３４は、双方向に働くバッファ３６を介してシステムデ
ータバス３７に接続される。内部アドレスバス３５は、
セレクタ３８の一方入力に接続される。セレクタ３８
は、システムアドレスバス３９に対して、一方入力に接
続される内部アドレスバス３５と、他方入力に接続され
る外部アドレスバス４０とのうちのいずれか一方を選択
して接続する。内部データバス３４は、バッファ４１を
介してＩ／Ｏデータバス４２に接続される。Ｉ／Ｏデー
タバス４２には、複数のＩ／Ｏカードが接続可能であ
り、ＣＰＵ３２は、Ｉ／Ｏカードとの間でデータ転送を
行いながら、プログラムにしたがってシーケンス制御を
行う。システムデータバス３７は、バッファ４３を介し
て外部データバス４４に接続される。外部アドレスバス
４０および外部データバス４４を利用して、外部に各種
オプション機能を追加することができる。

【００１０】ＣＰＵ３２は、内部データバス３４および
内部アドレスバス３５を介して、ＲＯＭ４５およびＲＡ
Ｍ＋Ｉ／Ｏ回路４６にも接続される。ＲＯＭ４５には、
基本的なシーケンス命令を解釈するためのプログラムが
予め設定されてストアされている。ＲＡＭ＋Ｉ／Ｏ回路
４６は、ＣＰＵ３２が動作するためのワークエリアとな
ったり、タイマやカウンタなどの機能を提供する。ま
た、少数の入出力端子にも接続される。

【００１１】ＣＰＵ３２には、プログラマインタフェー
ス４７を介して接続ケーブル４８を接続することができ
る。接続ケーブル４８には、シーケンス制御のためのプ
ログラムを作成したり、作成したプログラムをプログラ
マブルコントローラ３１に入力したり、シーケンスプロ
グラムの動作をモニタしたりするためのプログラマが接
続される。

【００１２】ＣＰＵ３２には、内部データバス３４およ
び内部アドレスバス３５を介してＩＣカード４９が交換
可能に接続される。ＩＣカード４９には、予め特定のシ
ーケンス命令を解釈するためのプログラムが設定される
ＲＯＭが含まれ、そのようなＩＣカード４９を接続する
と、プログラマブルコントローラ３１として実行可能な
シーケンス命令の一部を変更することができる。ＩＣカ
ード４９に格納しておくプログラムは、シーケンス制御
の基本命令以外の応用命令や、オプション命令、特殊専
用命令などであり、プログラマブルコントローラ３１に
接続するＩ／Ｏカードや、オプションの機能に応じて実
行する。

【００１３】システムデータバス３７およびシステムア
ドレスバス３９を介してサブＣＰＵであるＢＰＵ５０が
設けられ、発振素子５１に基づくクロック信号に同期し
て、ＣＰＵ３２の制御下で基本命令の実行を行う。ユー
ザメモリ５２は、ダイオード５３を介してバックアップ
電池５４によって停電保護が行われており、プログラマ
などによって設定されたシーケンス制御プログラムをス
トアする。ユーザメモリ５２には、シーケンス制御実行
中のデータメモリとしても動作し、Ｉ／Ｏやタイマやカ
ウンタやレジスタなどの状態がストアされる。微分メモ
リ５５は、プログラムによって実現されるリレーの立上
りを検出するために用いる。立上りの検出は、リレーに
対応するユーザメモリ５２のストア内容が時間の経過と
ともに、変化するか否かによって行う。増設メモリ５６
は、ユーザメモリ５２のメモリ容量を増設するために使
用される。

【００１４】ＢＰＵ５０は、周辺回路５７に接続され
る。周辺回路５７は、外部から電源の停電信号、電源の
ゼロクロス信号などが与えられ、外部へ停止出力信号な
どを与える。プログラマブルコントローラ３１は、外部
の交流電源によって電力付勢される。

【００１５】図２は、プログラマブルコントローラ３１
をいわゆるビルトイン形として実装する状態を示す。プ
ログラマブルコントローラ３１は、取付基板６０に設け
られる複数の差込みスロットの１つに挿入される。取付
基板６０には、電源６１が設けられ、プログラマブルコ
ントローラ３１の動作用電力を供給する。取付基板６０
の差込みスロットには、複数のＩ／Ｏカード６２〜７２
を挿入することができる。複数のＩ／Ｏカード６２〜７
２は、対応するスロット番号７３によって識別される。

【００１６】プログラマブルコントローラ３１には、接
続ケーブル４８を介してプログラマ８０を接続すること
ができる。プログラマ８０には、キーボード８１および
表示器８２が設けられ、コネクタ８３を介してプログラ
マブルコントローラ３１への電気的接続を行う。プログ
ラマ８０によるプログラマブルコントローラ３１に対す
るシーケンスプログラムの作成は、キーボード８１に対
する操作入力を表示器８２で表示しながら行う。

【００１７】プログラマブルコントローラ３１に対して
は、ＩＣカード４９が着脱可能である。ＩＣカード４９
に予め設定されたプログラムにしたがって、プログラマ
８０から指定することができるシーケンス命令の種類を
変更することができる。これによって、Ｉ／Ｏカード６
２〜７２の種類に応じて、最も効率的なシーケンス命令
の組合せを選択することができる。

【００１８】また、シーケンス命令の記述方法として、
ラダー図方式、論理方式、命令語方式、フローチャート
方式、順序方式など多くの種類が存在する。ラダー図方
式は、従来からの電磁リレーによるシーケンスのための
電気回路図によってシーケンス命令を表現する方式であ
り、論理方式はラダー図を論理演算式として表現する方
式であり、命令語方式はラダー図を「ストア」、「ロー
ド」、「アンド」、「オア」などの命令語として記述す
る方式である。フローチャート方式はフローチャートに
よって表される処理シーケンスの流れに即した命令の記
述を行う方式であり、順序方式は機械の動作順序を表す
タイムチャートに基づいて命令を記述する方式である。
ＩＣカード４９を交換することによって、これらの各方
式によるシーケンス命令を使用可能とすることもでき
る。このようにすると、プログラム作成者が慣れていて
理解しやすい方式でプログラムの作成や、保守を行うこ
とができる。

【００１９】以上の実施例では、ＩＣカード４９によっ
てシーケンス命令解釈プログラムの一部を変更可能とし
ているけれども、シーケンス命令解釈プログラムの全体
を変更可能とするようにしてもよいことは勿論である。
また、ＩＣカード４９によってメモリの交換を行ってい
るけれども、メモリ素子をソケットから着脱して交換し
たり、メモリが実装された配線基板を着脱してメモリを
交換するようにしてもよいことは勿論である。ＩＣカー
ド４９を用いれば、外部から簡単にメモリの交換を行う
ことができる。

【００２０】

【発明の効果】以上のように本発明によれば、メモリの
少なくとも一部を交換して、マイクロプロセッサが解釈
するシーケンス命令の種類を代えることができるので、
プログラマブルコントローラを使用する用途や業種に合
わせてシーケンス命令を使用することができる。これに
よって、効率のよいシーケンスプログラムが組めるよう
になり、きめ細かいシーケンス命令をサポートすること
によって、初心者でも理解のしやすいプログラムの作成
が可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例の概略的な電気的構成を示す
ブロック図である。

【図２】図１図示の実施例を使用するシーケンス制御装
置の概略的な正面図である。

【図３】従来からのプログラマブルコントローラの概略
的な電気的構成を示すブロック図である。

【符号の説明】

３１ プログラマブルコントローラ ３２ ＣＰＵ ４０ 外部アドレスバス ４２ Ｉ／Ｏデータバス ４４ 外部データバス ４５ ＲＯＭ ４９ ＩＣカード ５０ ＢＰＵ ５２ ユーザメモリ ５４ バックアップ電池 ５５ 微分メモリ ５６ 増設メモリ ５７ 周辺回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 予め定められるシーケンス命令をマイク
   ロプロセッサが解釈してシーケンス制御を行うプログラ
   マブルコントローラにおいて、 マイクロプロセッサによるシーケンス命令の解釈を行う
   ためのプログラムが予めストアされており、少なくとも
   一部が交換可能であるメモリを含むことを特徴とするプ
   ログラマブルコントローラ。