JPH0519342B2 - - Google Patents

Info

Publication number
JPH0519342B2
JPH0519342B2 JP3255887A JP3255887A JPH0519342B2 JP H0519342 B2 JPH0519342 B2 JP H0519342B2 JP 3255887 A JP3255887 A JP 3255887A JP 3255887 A JP3255887 A JP 3255887A JP H0519342 B2 JPH0519342 B2 JP H0519342B2
Authority
JP
Japan
Prior art keywords
bandwidth
output
tmux
signal
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3255887A
Other languages
Japanese (ja)
Other versions
JPS63200636A (en
Inventor
Osamu Ichoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3255887A priority Critical patent/JPS63200636A/en
Priority to US07/155,301 priority patent/US4785447A/en
Priority to DE3855244T priority patent/DE3855244T2/en
Priority to EP88102241A priority patent/EP0280161B1/en
Publication of JPS63200636A publication Critical patent/JPS63200636A/en
Publication of JPH0519342B2 publication Critical patent/JPH0519342B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、通信網に於て広汎に用いられる
FDM信号の分波回路に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention is widely used in communication networks.
Concerning a branching circuit for FDM signals.

〔従来の技術〕[Conventional technology]

デイジタルトランスマルチプレクサ(以下、
TMUXと略記する)は、通信網に於てFDM−
TDM相互変換に広汎に用いられている。その基
本機能はデイジタル信号処理によるFDM信号の
分離である。
Digital transformer multiplexer (hereinafter referred to as
(abbreviated as TMUX) is FDM-
Widely used for TDM interconversion. Its basic function is separation of FDM signals by digital signal processing.

従来のTMUX型FDM信号分波回路を第7図に
示す。1は入力IF信号の中心周波数のローカル
発振器、2はπ/2移相器、3,4はミキサ、
5,6はLPF(ローパスフイルタ)、7,8は
A/D変換器、9は多重化クロツク(NΔf)発
振器、10はN分周器、11は時/空間分割変換
スイツチ、12−1〜12−Nは遅延器、13−
1〜13−Nはデイジタルサブフイルタ、14は
N点FFTである。
A conventional TMUX type FDM signal branching circuit is shown in FIG. 1 is a local oscillator with the center frequency of the input IF signal, 2 is a π/2 phase shifter, 3 and 4 are mixers,
5 and 6 are LPFs (low pass filters), 7 and 8 are A/D converters, 9 is a multiplexed clock (NΔf) oscillator, 10 is an N frequency divider, 11 is a time/space division conversion switch, 12-1 to 12-N is a delay device, 13-
1 to 13-N are digital sub-filters, and 14 is an N-point FFT.

第8図はTMUXの基本動作を示す基本ブロツ
ク図である。21はωKに同調したBPF(バンドパ
スフイルタ)、32はミキサ、33はローカル信
号発生器、34はN分周器、35はサンプラであ
る。
FIG. 8 is a basic block diagram showing the basic operation of TMUX. 21 is a BPF (band pass filter) tuned to ω K , 32 is a mixer, 33 is a local signal generator, 34 is an N frequency divider, and 35 is a sampler.

第9図はデイジタルフイルタの構成(図a)及
び、サブフイルタ分割構成(図b)を示す。61
はシフトレジスタ、62−1〜62−Lは重みづ
け器、63,64は加算器である。
FIG. 9 shows the configuration of a digital filter (Figure a) and the sub-filter division configuration (Figure b). 61
is a shift register, 62-1 to 62-L are weighters, and 63 and 64 are adders.

従来のTMUXの基本動作は、第8図に示すよ
うに、 ωk=k・Δω=k・2πΔf (1) (k=0、±1、……、±(N/2−1)) なる周波数ωkを中心周波数とするBPF31によ
つて第kチヤネルの信号を周波数選択する。それ
を更にexp{−jωkt}なる複素乗算によつて0Hz
を中心とするベースバンドに周波数変換し、その
出力をΔfなるチヤネルクロツクでサンプリング
する事である。
The basic operation of conventional TMUX is as shown in Figure 8, ω k =k・Δω=k・2πΔf (1) (k=0, ±1, ..., ±(N/2-1)) The signal of the k-th channel is frequency-selected by the BPF 31 whose center frequency is ω k . It is further converted to 0Hz by complex multiplication exp{−jω k t}.
The frequency is converted to the baseband centering on , and the output is sampled using a channel clock Δf.

従つて、第6図bに示すように、出力信号の周
波数スペクトルは、Δf周期で同一のスペクトル
をくり返すものとなる。故に、折り返し、即ち高
調波の周波数のスペクトルの重なりに起因する信
号歪を避けるためには、第6図aに示す様に
TMUXの基本フイルタは特性は、Δf内に完全に
制限されたものでなくてはならない。
Therefore, as shown in FIG. 6b, the frequency spectrum of the output signal repeats the same spectrum at Δf periods. Therefore, in order to avoid signal distortion caused by aliasing, that is, overlapping of the spectrum of harmonic frequencies, as shown in Figure 6a,
The characteristics of the basic filter of TMUX must be completely limited within Δf.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

この本質的な制限の故に、従来のTMUXは、
Δfなる周波数帯域内で完全に平坦な周波数特性
を有するフイルタ群を実現する事は基本的に不可
能である。又帯域内でできる限り平坦な周波数特
性を実現するためには、極めて急峻なフイルタ特
性が必要となり、デイジタルフイルタの回路規模
が大きくなる。勿論、Δfよりも広い帯域幅の信
号を処理する事が不可能なのは明らかである。
Due to this inherent limitation, traditional TMUX
It is basically impossible to realize a filter group having completely flat frequency characteristics within the frequency band Δf. Furthermore, in order to realize frequency characteristics that are as flat as possible within the band, extremely steep filter characteristics are required, which increases the circuit scale of the digital filter. Of course, it is obvious that it is impossible to process signals with a bandwidth wider than Δf.

本発明は上述の従来のTMUXの欠点を克服し、
Δfよりも広い基本フイルタ特性を実現できる倍
数サンプリング型トランスマルチプレクサ(以
下、MS−TMUXと略記する)を用いて、Δfよ
りも広い帯域幅を持つ信号をも処理できる可変帯
域幅FDM信号分波回路を実現することを目的と
する。
The present invention overcomes the above-mentioned drawbacks of conventional TMUX,
A variable bandwidth FDM signal branching circuit that can process signals with a bandwidth wider than Δf using a multiple sampling type transformer multiplexer (hereinafter abbreviated as MS-TMUX) that can realize basic filter characteristics wider than Δf. The purpose is to realize the following.

〔問題点を解決するための手段〕[Means for solving problems]

本発明による可変帯域幅FDM分波回路は、チ
ヤネル周波数間隔Δf又はその整数倍の帯域幅の
チヤネルから成るFDM信号を入力とし基本フイ
ルタの帯域幅が前記Δfよりも広くN分波出力を
前記Δfのm倍(mは2以上の整数で、通常は2)
のサンプリング速度で出力するMS−TMUXと、
該MS−TMUXのN個の出力信号のうち、信号
帯域幅が前記Δf以内のものについてはそのまま
出力すると共に、前記Δfよりも大きい帯域幅の
チヤネルについては、前記チヤネルの占有周波数
に対応する前記MS−TMUXの出力ポート(対
応するチヤネル番号をk+i;i=0、1、2、
……、M−1とする)に各々接続するスイツチマ
トリクスと前記出力ポートの出力信号のタイミン
グ(前記Δfのm倍の内挿クロツク)に基き、少
くとも(M+1)Δf以上のサンプル周波数で動
作するデイジタルフイルタにより信号内挿を行う
デイジタル信号内挿回路と、該デイジタル信号内
挿回路の出力に接続され、前記チヤネルの順序に
従つて各々 (i−(M−1)/2)2πΔft、(i=0、1、2、
……、M−1) なる周波数シフトを行うためのM個の周波数シフ
ト回路と、該周波数シフト回路の出力を総和する
加算器とを有し、前記加算器の出力に於てM・
Δfなる帯域幅のチヤネル信号を得る事を特徴と
する。
The variable bandwidth FDM branching circuit according to the present invention inputs an FDM signal consisting of a channel having a channel frequency interval Δf or an integer multiple thereof, and outputs the N-branched outputs from the N-branched outputs having a basic filter whose bandwidth is wider than the Δf. m times (m is an integer greater than or equal to 2, usually 2)
MS-TMUX outputs at a sampling rate of
Among the N output signals of the MS-TMUX, those whose signal bandwidths are within the Δf are output as they are, and for channels with a bandwidth greater than Δf, the signals corresponding to the occupied frequencies of the channels are output as is. MS-TMUX output port (corresponding channel number k+i; i=0, 1, 2,
..., M-1) and the timing of the output signal of the output port (an interpolated clock of m times the Δf), it operates at a sampling frequency of at least (M+1) Δf or more. a digital signal interpolation circuit that performs signal interpolation using a digital filter; i=0, 1, 2,
. . . M-1) It has M frequency shift circuits for performing the frequency shift and an adder for summing the outputs of the frequency shift circuits, and the output of the adder has M.
It is characterized by obtaining a channel signal with a bandwidth of Δf.

〔実施例〕〔Example〕

本発明の可変帯域幅FDM信号分波回路を第1
図に示す。21はMS−TMUXであり、22は
スイツチマトリクス、23−1〜23−Kは信号
内挿回路、24−1〜24−5は複素乗算器によ
る周波数シフト回路、25−1,25−2は加算
器、26−1,26−2は後置フイルタである。
The first variable bandwidth FDM signal branching circuit of the present invention
As shown in the figure. 21 is an MS-TMUX, 22 is a switch matrix, 23-1 to 23-K are signal interpolation circuits, 24-1 to 24-5 are frequency shift circuits using complex multipliers, and 25-1 and 25-2 are frequency shift circuits using complex multipliers. Adders 26-1 and 26-2 are post filters.

第2図は本発明に用いるMS−TMUXで本質
的な役割を果す内挿型デイジタルサブフイルタを
示す。なお、図aは0lN/2−1の場合であ
り、図bはN/2l<N−1の場合を示す。7
1,72,73は、各々N−1−l、N/2−1−
l、3/2N−1−l(但し、l=0、1、2、…
…、N−1)番目のデイジタルサブフイルタを示
す。74はN/2サンプル(多重化クロツクで)の
進み器、75はN/2サンプルの遅れ器、76は加
算器である。
FIG. 2 shows an interpolation type digital sub-filter that plays an essential role in the MS-TMUX used in the present invention. Note that Figure a shows the case of 0lN/2-1, and Figure b shows the case of N/2l<N-1. 7
1, 72, 73 are N-1-l and N/2-1- respectively
l, 3/2N-1-l (however, l=0, 1, 2,...
..., N-1)-th digital sub-filter. 74 is an N/2 sample advancer (with multiplexed clock), 75 is an N/2 sample delayer, and 76 is an adder.

第3図は内挿型(m=2の場合)サブフイルタ
の入出力タイミングを示す。
FIG. 3 shows the input/output timing of the interpolation type (m=2) sub-filter.

第4図は本発明の用いる信号内挿回路を示す。
41はリセツト可能なカウンタ、42はROM、
43R,43Iはシフトレジスタ、44R−1〜
44R−3,44I−1〜44I−3は乗算器、
45R,45Iは加算器である。
FIG. 4 shows a signal interpolation circuit used in the present invention.
41 is a resettable counter, 42 is a ROM,
43R, 43I are shift registers, 44R-1~
44R-3, 44I-1 to 44I-3 are multipliers,
45R and 45I are adders.

第5図は本発明に用いる周波数シフト回路であ
る。51はカウンタ、52R,52Iは各々 cos{(i−(M−1)/2)Δωt}、sin{(i−(

−1)/2)Δωt}を発生するROMである。こ
こで時刻tはカウンタ51によるアドレス制御で
指定される。53R,53IはD−F/F(フリ
ツプフロツプ)、54R−1,54R−2,54
I−1,54I−2はミキサ、55R,55Iは
加算器である。
FIG. 5 shows a frequency shift circuit used in the present invention. 51 is a counter, and 52R and 52I are cos {(i-(M-1)/2)Δωt} and sin{(i-(
M
-1)/2)Δωt}. Here, the time t is designated by address control by the counter 51. 53R, 53I are D-F/F (flip-flop), 54R-1, 54R-2, 54
I-1 and 54I-2 are mixers, and 55R and 55I are adders.

第6図は従来のTMUXの出力信号と本発明に
よるMS−TMUXの基本フイルタと出力信号の
スペクトルの関係及び本発明のFDM分波回路の
スペクトル動作を示す。
FIG. 6 shows the relationship between the output signal of a conventional TMUX, the fundamental filter of the MS-TMUX according to the present invention, and the spectrum of the output signal, as well as the spectral operation of the FDM branching circuit of the present invention.

本発明の動作を第1図〜第6図によつて説明す
る。ここではm=2内挿サンプリングの場合につ
いて説明する。MS−TMUXの出力スペクトル
は、第6図dに示す如く、周波数2Δでくり返す
スペクトルを持つので、MS−TMUXの基本フ
イルタ特性は、第6図cに示すように、2Δより
も狭ければ、Δよりも広い帯域幅でも折り返し
歪みは生じない。このため、第6図cの実線で示
すように、従来のTMUXと同じ帯域幅を持つ場
合でもフイルタ特性の急峻度が相当にゆるやかで
済むばかりでなく、第6図cに破線で示すよう
に、Δ内で完全に平坦な基本フイルタ特性をも
実現できる。
The operation of the present invention will be explained with reference to FIGS. 1 to 6. Here, the case of m=2 interpolation sampling will be explained. The output spectrum of MS-TMUX has a spectrum that repeats at a frequency of 2Δ as shown in Figure 6d, so the basic filter characteristics of MS-TMUX are as shown in Figure 6c if it is narrower than 2Δ. , Δ does not cause aliasing distortion even at a bandwidth wider than Δ. Therefore, as shown by the solid line in Figure 6c, even if the bandwidth is the same as that of the conventional TMUX, the steepness of the filter characteristic is not only considerably gentler, but also as shown by the broken line in Figure 6c. , it is possible to realize a completely flat basic filter characteristic within Δ.

MS−TMUX21の出力はスイツチマトリク
ス22により、Δよりも広い帯域幅の信号は内
挿回路23−1〜23−5に接続される。それ以
外のチヤネルは内挿回路23−6〜23−Kに接
続される。各内挿回路は、第4図に示すように、
FIR型LPFを用いて各タツプの重みをROM42
から高速で読み出してきて、積和計算を行う事に
より実行できる。内挿の結果、スペクトルは、第
6図eに示すものとなる。
The output of the MS-TMUX 21 is connected by a switch matrix 22 to interpolation circuits 23-1 to 23-5 for signals having a bandwidth wider than Δ. The other channels are connected to interpolation circuits 23-6 to 23-K. As shown in FIG. 4, each interpolation circuit is
The weight of each tap is stored in ROM42 using FIR type LPF.
This can be executed by reading the data at high speed and performing sum-of-products calculations. As a result of the interpolation, the spectrum is as shown in FIG. 6e.

今、Δの2倍の帯域幅の信号を再生する場合
を説明する。周波数シフト回路24−1,24−
2によつて、第k+1チヤンネルを+Δω/2、
第kチヤネルを−Δω/2だけ周波数シフトする
と、第6図f,gに示すスペクトルとなる。それ
らを加算すると、加算器25−1の出力スペクト
ルは、第6図h及び第6図iとなる。即ち、実線
の場合はそのまま出力する事ができるが、破線の
場合は、第6図iのように0Hz近くの周波数特性
が持ち上がるので、第6図jに示す周波数特性の
後置フイルタ26−1を通して第6図kに示すよ
うな、2Δで完全に平坦な周波数特性を有する
TMUXを実現する事ができる。同様の方法でΔ
の3倍、あるいは任意の整数倍の信号をも無否で
FDM分波する事ができる。
Now, a case will be described in which a signal with a bandwidth twice Δ is reproduced. Frequency shift circuit 24-1, 24-
2, the k+1st channel is +Δω/2,
When the frequency of the k-th channel is shifted by -Δω/2, the spectra shown in FIG. 6f and g are obtained. When these are added, the output spectra of the adder 25-1 become as shown in FIG. 6h and FIG. 6i. That is, in the case of a solid line, it can be output as is, but in the case of a broken line, the frequency characteristics near 0 Hz are raised as shown in FIG. 6i, so the frequency characteristics shown in FIG. It has a completely flat frequency characteristic at 2Δ as shown in Figure 6k.
TMUX can be realized. In a similar way Δ
3 times or any integer multiple of the signal.
FDM demultiplexing is possible.

〔発明の効果〕〔Effect of the invention〕

本発明により次の効果を実現できる。 The present invention can achieve the following effects.

(1) 基本帯域幅Δ内で完全に平坦な周波数特性
を有し、かつ、Δの整数倍の帯域幅を有する
信号をもFDM分波する事ができる。
(1) It is possible to perform FDM demultiplexing even on signals that have completely flat frequency characteristics within the basic bandwidth Δ and have a bandwidth that is an integral multiple of Δ.

(2) 従つて、本FDM分波回路を含みかつ完全に
透明な伝送路を設定する事ができる。
(2) Therefore, it is possible to set up a completely transparent transmission path that includes this FDM branching circuit.

(3) その結果、処理できる信号の変調方式やデー
タ速度は自由であり、既存のシステムにも容易
に導入する事ができる。
(3) As a result, the modulation method and data rate of the signals that can be processed are free, and it can be easily introduced into existing systems.

(4) フイルタ群の帯域幅が可変なので、種々のデ
ータ速度が用いられる業務用デイジタル通信シ
ステムに用いる事ができる。
(4) Since the bandwidth of the filter group is variable, it can be used in commercial digital communication systems where various data rates are used.

(5) デイジタル信号処理により、多数のフイルタ
群を小型・軽量に実現できるので、通信衛星
や、小形局システムの中心局等に広汎な応用が
期待できる。
(5) Digital signal processing makes it possible to realize a large number of filter groups in a compact and lightweight manner, so it is expected to have a wide range of applications in communication satellites, central stations of small station systems, etc.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による可変帯域幅FDM分波回
路を示し、第2図は第1図のMS−TMUXに用
いる内挿型デイジタルフイルタを示し、第3図は
第2図の内挿型サブフイルタの入出力信号タイミ
ングを示し、第4図は第1図の中の内挿回路を示
し、第5図は第1図の中の周波数シフト回路を示
し、第6図は従来例(図a、図b)と本発明(図
c〜図k)とを比較するためのフイルタ特性及び
出力信号特性を示した図、第7図は従来のデイジ
タルトランスマルチプレクサFDM分波回路を示
し、第8図はトランスマルチプレクサの動作原理
を説明するための図で、第9図はデイジタルフイ
ルタの構成を示す。 図中、21は倍数サンプリング型トランスマル
チプレクサ、22はスイツチマトリクス、23〜
1〜23−Kは信号内挿回路、24−1〜24−
5は周波数シフト回路。
FIG. 1 shows a variable bandwidth FDM branching circuit according to the present invention, FIG. 2 shows an interpolation type digital filter used in the MS-TMUX of FIG. 1, and FIG. 3 shows an interpolation type subfilter of FIG. 2. 4 shows the interpolation circuit in FIG. 1, FIG. 5 shows the frequency shift circuit in FIG. 1, and FIG. 6 shows the conventional example (Fig. a, Figures showing filter characteristics and output signal characteristics for comparison between Figure b) and the present invention (Figures c to k), Figure 7 shows a conventional digital transformer multiplexer FDM branching circuit, and Figure 8 shows a conventional digital transformer multiplexer FDM branching circuit. This is a diagram for explaining the operating principle of a transformer multiplexer, and FIG. 9 shows the configuration of a digital filter. In the figure, 21 is a multiple sampling type transformer multiplexer, 22 is a switch matrix, 23 to
1 to 23-K are signal interpolation circuits, 24-1 to 24-
5 is a frequency shift circuit.

Claims (1)

【特許請求の範囲】 1 チヤネル周波数間隔Δf又はその整数倍の帯
域幅のチヤネルから成るFDM信号を入力とし基
本フイルタの帯域幅が前記Δfよりも広くN分波
出力を前記Δfのm倍(mは2以上の整数で、通
常は2)のサンプリング速度で出力する倍数サン
プリング型トランスマルチプレクサ(以下、MS
−TMUXと略称する)と、該MS−TMUXのN
個の出力信号のうち、信号帯域幅が前記Δf以内
のものについてはそのまま出力すると共に、前記
Δfよりも大きい帯域幅のチヤネルについては、
前記チヤネルの占有周波数に対応する前記MS−
TMUXの出力ポート(対応するチヤネル番号を
k+i;i=0、1、2、……、M−1とする)
に各々接続するスイツチマトリクスと、前記出力
ポートの出力信号のタイミング(前記Δfのm倍
の内挿クロツク)に基き、少くとも(M+1)
Δf以上のサンプル周波数で動作するデイジタル
フイルタにより信号内挿を行うデイジタル信号内
挿回路と、該デイジタル信号内挿回路の出力に接
続され前記チヤネルの順序に従つて各々 (i−(M−1)/2)2πΔft、(i=0、1、2、
……、M−1) なる周波数シフトを行うためのM個の周波数シフ
ト回路と、該周波数シフト回路の出力を総和する
加算器とを有し、前記加算器の出力に於てM・
Δfなる帯域幅のチヤネル信号を得る事を特徴と
する可変帯域幅FDM信号分波回路。
[Claims] 1. An FDM signal consisting of a channel with a channel frequency interval Δf or a bandwidth of an integer multiple thereof is input, and the bandwidth of the basic filter is wider than the Δf, and the N-branched output is m times the Δf (m is an integer greater than or equal to 2, and is normally referred to as a multiple sampling type transformer multiplexer (MS) that outputs at a sampling rate of 2).
-TMUX) and the N of the MS-TMUX
Among the output signals, those whose signal bandwidth is within the above Δf are output as they are, and channels with a bandwidth larger than the above Δf are output as they are.
the MS- corresponding to the occupied frequency of the channel;
TMUX output port (corresponding channel number is k+i; i=0, 1, 2, ..., M-1)
At least (M+1) based on the switch matrices respectively connected to
a digital signal interpolation circuit that performs signal interpolation using a digital filter operating at a sampling frequency of Δf or more; /2) 2πΔft, (i=0, 1, 2,
. . . M-1) It has M frequency shift circuits for performing the frequency shift and an adder for summing the outputs of the frequency shift circuits, and the output of the adder has M.
A variable bandwidth FDM signal branching circuit characterized by obtaining a channel signal with a bandwidth of Δf.
JP3255887A 1987-02-17 1987-02-17 Variable band width fdm branching filter circuit Granted JPS63200636A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3255887A JPS63200636A (en) 1987-02-17 1987-02-17 Variable band width fdm branching filter circuit
US07/155,301 US4785447A (en) 1987-02-17 1988-02-12 FDM demultiplexer using oversampled digital filters
DE3855244T DE3855244T2 (en) 1987-02-17 1988-02-16 FDM demultiplexer with digital oversampled filters
EP88102241A EP0280161B1 (en) 1987-02-17 1988-02-16 FDM demultiplexer using oversampled digital filters

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3255887A JPS63200636A (en) 1987-02-17 1987-02-17 Variable band width fdm branching filter circuit

Publications (2)

Publication Number Publication Date
JPS63200636A JPS63200636A (en) 1988-08-18
JPH0519342B2 true JPH0519342B2 (en) 1993-03-16

Family

ID=12362239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3255887A Granted JPS63200636A (en) 1987-02-17 1987-02-17 Variable band width fdm branching filter circuit

Country Status (1)

Country Link
JP (1) JPS63200636A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2738385B2 (en) * 1996-04-15 1998-04-08 日本電気株式会社 Variable bandwidth frequency division multiplex communication system

Also Published As

Publication number Publication date
JPS63200636A (en) 1988-08-18

Similar Documents

Publication Publication Date Title
US4785447A (en) FDM demultiplexer using oversampled digital filters
EP0802644B1 (en) Variable-bandwith frequency division multiplex communication system
US4803700A (en) Method of, and demodulator for, digitally demodulating an SSB signal
US5872480A (en) Programmable down-sampler having plural decimators and modulator using same
US4974236A (en) Arrangement for generating an SSB signal
US4737728A (en) Digitally processed demodulator for quadrature modulated signals
JP2001313545A (en) Duplicate and summing filter for broadband communication
US4101738A (en) Arrangement for processing auxiliary signals in a frequency multiplex transmission system
EP0940955B1 (en) Filtering for transmission using quadrature modulation
AU636486B2 (en) Process for actuation of multi-level digital modulation by a digital signal processor
GB1418384A (en) Transmission system
JPH07162383A (en) Fm stereo broadcasting equipment
GB2391731A (en) Conversion circuit, tuner and demodulator
JP3777105B2 (en) Orthogonal frequency division multiplexing signal demodulation circuit
JPH0519342B2 (en)
US7277501B2 (en) Data receiving device
JPH0519341B2 (en)
JP3643109B2 (en) Data receiving device
JP2685433B2 (en) Demodulation method
JP3391012B2 (en) Digital processing quadrature modulation method and quadrature modulator
KR0156195B1 (en) An apparatus for transmitting and receiving digital data
JPS6324333B2 (en)
SU1053301A1 (en) Asynchronous communication system
JP2901427B2 (en) FM demodulator
JPH06232836A (en) System and device for modulating/demodulating plural carriers