JPH0519299B2 - - Google Patents

Info

Publication number
JPH0519299B2
JPH0519299B2 JP61169297A JP16929786A JPH0519299B2 JP H0519299 B2 JPH0519299 B2 JP H0519299B2 JP 61169297 A JP61169297 A JP 61169297A JP 16929786 A JP16929786 A JP 16929786A JP H0519299 B2 JPH0519299 B2 JP H0519299B2
Authority
JP
Japan
Prior art keywords
etching
electrode
substrate
cover
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61169297A
Other languages
Japanese (ja)
Other versions
JPS63107024A (en
Inventor
Masahata Shibagaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anelva Corp filed Critical Anelva Corp
Priority to JP16929786A priority Critical patent/JPS63107024A/en
Publication of JPS63107024A publication Critical patent/JPS63107024A/en
Publication of JPH0519299B2 publication Critical patent/JPH0519299B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ドライエツチングによつて半導体基
板にパターンを形成するためのエツチング装置に
関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an etching apparatus for forming a pattern on a semiconductor substrate by dry etching.

(従来の技術とその問題点) 従来、半導体回路等の製造には湿式エツチング
方法が採用されていた。しかし、湿式エツチング
にはサイドエツチングの発生など多くの難点があ
り、集積度の向上で一層微細な回路パターンの形
成が必要となるに従い、薬液を用いないドライエ
ツチング法が提案され、中でも、スパツタリング
の物理的なエツチングと化学反応による化学的エ
ツチングとが同時に進行する、平行平板電極など
を用いるイオンエツチング方法が注目されるに至
つている。
(Prior Art and its Problems) Conventionally, a wet etching method has been adopted for manufacturing semiconductor circuits and the like. However, wet etching has many drawbacks such as the occurrence of side etching, and as the degree of integration increases and it becomes necessary to form finer circuit patterns, dry etching methods that do not use chemicals have been proposed. Ion etching methods using parallel plate electrodes, etc., in which physical etching and chemical etching through chemical reactions proceed simultaneously, have been attracting attention.

この方法は、例えば、一対の対向する平行平板
電極を反応容器内に配置して、一方の平板電極上
に基板等の被エツチング物を置き、エツチングガ
スを反応容器内に導入して所定圧力に保ち、該エ
ツチングガス雰囲気中で前述の平行平板電極に所
定の高周波電力を印加して反応性プラズマを発生
させ、プラズマの物理的及び化学的作用により基
板等のエツチングを行うものである。
In this method, for example, a pair of parallel plate electrodes facing each other are arranged in a reaction vessel, an object to be etched such as a substrate is placed on one of the plate electrodes, and an etching gas is introduced into the reaction vessel to maintain a predetermined pressure. A predetermined high frequency power is applied to the above-mentioned parallel plate electrodes in the etching gas atmosphere to generate reactive plasma, and the substrate, etc. is etched by the physical and chemical effects of the plasma.

第3図aは従来のエツチング装置の概略の正面
断面図を示し、ガス導入部1、排気孔9をそなえ
る接地された反応容器6には、導入されたガス1
0を噴出する多数の細孔21を設けた接地平板電
極2と、複数の被処理シリコン基板4を載置する
水冷された基板保持平板電極3が対向設置され、
高周波電源5から高周波電力が印加されている。
FIG. 3a shows a schematic front sectional view of a conventional etching apparatus, in which a grounded reaction vessel 6 equipped with a gas introduction part 1 and an exhaust hole 9 has a gas introduced thereinto.
A grounded flat plate electrode 2 provided with a large number of pores 21 for ejecting 0 and a water-cooled substrate holding flat plate electrode 3 on which a plurality of silicon substrates 4 to be processed are placed are placed facing each other.
High frequency power is applied from a high frequency power source 5.

第3図bは、その基板保持平板電極3の詳細断
面図、第3図cはその平面図を示し、基板保持平
板電極3は、水冷される金属製の電極本体30と
それにボルト締めされたアルミニユウム製の電極
カバー31とからなる。電極カバー31にあけら
れた8ケ所の穴には、アルミニユウム製の基板保
持器32が落とし込まれている。電極カバー31
と基板保持器32は、それぞれ全面をアルマイト
絶縁処理されている。アルマイト絶縁皮膜は、薄
く強靱であつて熱をよく伝えるのでこの部分に慣
用されているが、アルマイト以外の絶縁物を使う
ときも、エツチングで生じた熱を電極に逃がし易
くするために、矢張り薄い絶縁皮膜が用いられ
る。基板4は、基板保持器32の上に載置され
る。
FIG. 3b shows a detailed sectional view of the substrate-holding flat plate electrode 3, and FIG. 3c shows a plan view thereof. It consists of an electrode cover 31 made of aluminum. Aluminum substrate holders 32 are dropped into eight holes drilled in the electrode cover 31. Electrode cover 31
The entire surface of the substrate holder 32 and the substrate holder 32 are insulated with alumite. Alumite insulation film is commonly used for this part because it is thin and tough and conducts heat well, but even when using insulation materials other than alumite, it is necessary to make it easier for the heat generated by etching to escape to the electrode. A thin insulating film is used. The substrate 4 is placed on the substrate holder 32.

上記のようにした、基板4以外の表面、即ち、
電極本体30と電極カバー31の露出表面は、プ
ラズマと電極3を一層厳重に絶縁する目的で、テ
フロン樹脂皮膜8(側面カバー部80と表面カバ
ー部81とからなる)で被覆されている。この被
覆には、テフロンのほか、石英、アルミナ、合成
樹脂等の絶縁物が使われている。
The surface other than the substrate 4 as described above, that is,
The exposed surfaces of the electrode body 30 and the electrode cover 31 are covered with a Teflon resin film 8 (consisting of a side cover portion 80 and a front cover portion 81) for the purpose of further insulating the plasma and the electrode 3. In addition to Teflon, this coating uses insulating materials such as quartz, alumina, and synthetic resin.

上記の従来の装置で、シリコンの基板4の表面
をトレンチエツチングしたときの、基板4のトレ
ンチエツチング溝の断面形状を、第4図a,bに
示す。11はSiO2レジストマスク、12はシリ
コン基板である。第4図aではトレンチ溝にテー
パー13を生じており、第4図bではトレンチ溝
の底部にサブトレンチ14を発生している。
FIGS. 4a and 4b show cross-sectional shapes of trench-etched grooves in the silicon substrate 4 when the surface of the silicon substrate 4 is trench-etched using the conventional apparatus described above. 11 is a SiO 2 resist mask, and 12 is a silicon substrate. In FIG. 4a, a taper 13 is formed in the trench, and in FIG. 4b, a subtrench 14 is formed at the bottom of the trench.

トレンチ溝の断面形状が上記のように異常を呈
するのは、次ぎの理由によると言われている。即
ち、エツチングで生成した絶縁生成物が基板の周
辺に堆積し、これに電荷がチヤージして異常放電
をひき起こす原因になつたり、時間の経過ととも
に、テフロン樹脂皮膜8の角間隙部で僅かに露出
しているアルマイト等の絶縁皮膜がエツチングさ
れて薄くなり、耐電圧性が劣化して、エツチング
中に誘起されるセルフバイアス電圧の低い電圧で
も絶縁破壊を起こして、異常放電が発生したりす
る。そして、異常放電が発生すると、第4図cに
示すようにセルフバイアス電圧が時間とともに激
しく変動し、このセルフバイアス電圧の変動によ
つて、トレンチエツチング溝やトレンチエツチン
グ穴の断面形状が、テーパー状を呈したり、サブ
トレンチ溝を発生したりするのである。
The reason why the cross-sectional shape of the trench groove is abnormal as described above is said to be due to the following reason. In other words, insulation products generated by etching may accumulate around the substrate, and charges may be charged thereto, causing abnormal discharge. Exposed insulating films such as alumite are etched and become thinner, deteriorating voltage resistance and causing dielectric breakdown even at low self-bias voltages induced during etching, resulting in abnormal discharge. . When an abnormal discharge occurs, the self-bias voltage fluctuates violently over time as shown in Figure 4c, and due to this fluctuation in self-bias voltage, the cross-sectional shape of the trench etching groove and trench etching hole becomes tapered. This results in the formation of sub-trench grooves.

発明者は、この問題解決のため、さまざまな実
験を重ね、電極3を覆つている絶縁体8の一部
に、電極3または電極3と導通する導電体を露出
させることを試み、良好なエツチング形状が極め
て再現性よく得られることを発見した。はじめ、
導電体としては、ステンレス鋼のような貴金属
や、金、白金のような貴金属等を用いた。しか
し、これらの導電性材料では金属汚染を生じ、基
板を損なう欠点のあることが判つた。
In order to solve this problem, the inventor conducted various experiments and tried to expose the electrode 3 or a conductor that is electrically connected to the electrode 3 in a part of the insulator 8 covering the electrode 3, and found that a good etching process could be achieved. It was discovered that the shape could be obtained with extremely good reproducibility. beginning,
As the conductor, noble metals such as stainless steel, gold, platinum, etc. were used. However, it has been found that these conductive materials have the disadvantage of causing metal contamination and damaging the substrate.

(発明の目的) 本発明は、上記の問題を解決し、半導体装置製
造時のエツチング工程、特にトレンチエツチング
行程において、形が良く且良質のエツチング加工
を、再現性よく行うことの出来るエツチング装置
の提供を目的とする。
(Objective of the Invention) The present invention solves the above problems and provides an etching apparatus that can perform etching with good shape and quality with good reproducibility in the etching process during semiconductor device manufacturing, particularly in the trench etching process. For the purpose of providing.

(発明の構成) 本発明は、真空に排気出来る反応容器内に配置
された、一対の対向する高周波電力印加電極の、
一方の電極の表面に被エツチング物を載置し、該
電極の、該載置部以外のプラズマに曝される表面
を絶縁物で覆う構成をとり、反応性ガスプラズマ
により該被エツチング物をエツチングするエツチ
ング装置において、 該覆つた絶縁物の一部に、該電極と導通する炭
化ケイ素表面を設けたエツチング装置によつて、
前記目的を達成したものである。
(Structure of the Invention) The present invention provides a pair of opposing high-frequency power application electrodes arranged in a reaction vessel that can be evacuated to a vacuum.
The object to be etched is placed on the surface of one of the electrodes, the surface of the electrode exposed to plasma other than the placement part is covered with an insulator, and the object to be etched is etched by reactive gas plasma. In the etching apparatus, a part of the covered insulator is provided with a silicon carbide surface that is electrically connected to the electrode.
The above objective has been achieved.

(作用) 上記構成の如く、電極を覆う絶縁体の一部に電
極と導通する炭化ケイ素表面を露出させるとき
は、この表面が直流的にプラズマと導通するた
め、電極を覆う絶縁物や生成堆積物の表面が帯電
し難くなり、また帯電してもその電位は低く絶縁
皮膜の耐圧以下となり、絶縁破壊等で異常放電を
発生することが無くなる。従つて、セルフバイア
ス電圧の変動が無くなり、形が良く再現性の良い
エツチング結果が得られる。
(Function) As in the above configuration, when the silicon carbide surface that is electrically connected to the electrode is exposed on a part of the insulator that covers the electrode, this surface is electrically connected to the plasma in a direct current manner, so the insulator that covers the electrode and the generated deposits. The surface of the object is less likely to be charged, and even if it is charged, the potential is low and below the withstand voltage of the insulating film, and abnormal discharge due to dielectric breakdown or the like will not occur. Therefore, there is no variation in the self-bias voltage, and etching results with good shape and good reproducibility can be obtained.

一方、炭化ケイ素(以下、SiC)は、前述の金
属類と違つて金属汚染やゴミの発生源となること
がなく、他の導電体の場合と較べて、製品の歩留
りは飛躍的に上昇する。
On the other hand, unlike the metals mentioned above, silicon carbide (hereinafter referred to as SiC) does not become a source of metal contamination or dust, and compared to other conductors, the yield of products increases dramatically. .

(実施例) 以下、本発明の実施例を図面を参照して説明す
る。
(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.

第1図aは本発明の実施例のエツチング装置の
概略の正面断面図を示し、第3図aと同様に、ガ
ス導入部1、排気孔9をそなえる接地された反応
容器6には、導入されたガス10を噴出する細孔
21を設けた接地平板電極2と、複数の被処理シ
リコン基板4を載置する水冷された基板保持平板
電極3と、が対向設置され、高周波電源5から高
周波電力が印加されている。
FIG. 1a shows a schematic front sectional view of an etching apparatus according to an embodiment of the present invention. Similar to FIG. A grounded flat plate electrode 2 provided with pores 21 for spouting the processed gas 10 and a water-cooled substrate holding flat plate electrode 3 on which a plurality of silicon substrates 4 to be processed are placed are placed facing each other. Power is applied.

第1図bは、その基板保持平板電極3の詳細断
面図を示し、これも第3図b と同様に、基板保持平板電極3は、水冷される金
属製の電極本体30とそれにボルト締めされたア
ルミニユウム製の電極カバー31とからなる。電
極カバー31にあけられた周囲8ケ所の穴には、
アルミニユウム製の基板保持器32が落とし込ま
れている。電極カバー31と基板保持器32は、
それぞれ全面をアルマイト絶縁処理されている。
基板4は、基板保持器32の上に載置される。
FIG. 1b shows a detailed cross-sectional view of the substrate-holding flat electrode 3, and similarly to FIG. and an electrode cover 31 made of aluminum. In the eight holes around the electrode cover 31,
An aluminum substrate holder 32 is dropped. The electrode cover 31 and the substrate holder 32 are
Each surface is anodized and insulated.
The substrate 4 is placed on the substrate holder 32.

この装置が前述の従来の装置と異なる点は、電
極カバー31の中央部に新しく大きい穴が開けら
れ、ここにSiCカバー7が設置されてその表面を
露出させていることで、このSiCカバー7は、固
定ボルト73で電極3に固定されたSiC本体70
と固定ボルト73の上部を覆うSiC蓋71とから
なつている。
The difference between this device and the conventional device described above is that a new large hole is made in the center of the electrode cover 31, and the SiC cover 7 is installed in this hole to expose its surface. is a SiC main body 70 fixed to the electrode 3 with a fixing bolt 73
and a SiC lid 71 that covers the upper part of the fixing bolt 73.

上記のようにした上で、基板4とSiCカバー7
以外の、電極本体30と電極カバー31の露出表
面は、プラズマから電極3を一層厳重に絶縁する
テフロン樹脂皮膜8(側面カバー部80と表面カ
バー部81)で被覆されている。
After doing the above, board 4 and SiC cover 7
The exposed surfaces of the electrode body 30 and the electrode cover 31 other than those shown in FIG.

上記の実施例の装置で、シリコン基板4の表面
をトレンチエツチングしたときの、基板4のトレ
ンチエツチング溝の断面形状を、第2図aに示
す。11はSiO2レジストマスク、12はシリコ
ン基板である。トレンチ溝にはテーパーもサブト
レンチも発生せず、ほゞ理想的な断面形状を見せ
ている。
FIG. 2a shows the cross-sectional shape of the trench etching groove on the substrate 4 when the surface of the silicon substrate 4 is trench-etched using the apparatus of the above embodiment. 11 is a SiO 2 resist mask, and 12 is a silicon substrate. There is no taper or sub-trench in the trench, and the cross-sectional shape is almost ideal.

このときのセルフバイアス電圧の時間的変化
は、第2図bに見られるように、極めて平坦で、
異常放電が皆無となつていることが判つた。
At this time, the temporal change in self-bias voltage is extremely flat, as seen in Figure 2b.
It was found that there were no abnormal discharges.

SiCカバー7に代わつて、ステンレス鋼板製の
カバーを置いた場合は、トレンチエツチング溝の
形状は良かつたが、エツチング時のスパツタリン
グにより、鉄、ニツケル、クロム等の重金属が雰
囲気中に放出され、基板4に再付着したり、基板
4に打ち込まれたりして、製品の半導体装置に回
路の短絡、又は、半導体素子に耐圧の劣化や閾値
の変動、を生じて歩留りが低下した。
When a stainless steel plate cover was placed in place of the SiC cover 7, the shape of the trench etching groove was good, but due to sputtering during etching, heavy metals such as iron, nickel, and chromium were released into the atmosphere. The particles re-adhered to the substrate 4 or were implanted into the substrate 4, causing a short circuit in the semiconductor device of the product or deterioration of the withstand voltage or fluctuation of the threshold value of the semiconductor element, resulting in a decrease in yield.

金、白金、のような貴金属のカバーを用いた場
合も、エツチングの腐食性のガスに対して化学的
に安定で耐久性は増したが、エツチング時のスパ
ツタリングによつて放出されたこれら貴金属の中
性種やイオンが再付着し易く、前述同様の不具合
を生じた。貴金属は余りに高価でもある。
When a noble metal cover such as gold or platinum is used, it is chemically stable and durable against the corrosive gases of etching, but the cover is chemically stable and durable against the corrosive gases of etching. Neutral species and ions were likely to re-deposit, causing the same problems as described above. Precious metals are also too expensive.

アルミニウムのような軽金属のカバーを使用し
た場合は、腐食性ガスで容易に侵食されて寿命が
短く、且また、エツチング時のスパツタリングで
前述同様の不都合を強く生じた。
When a cover made of a light metal such as aluminum is used, it is easily corroded by corrosive gas and has a short life span, and sputtering during etching causes the same problems as described above.

純粋な炭素のカバーをここに使用したときも、
汚染は同じであつた。
Even when using a pure carbon cover here,
The contamination was the same.

これらに対し、炭化ケイ素のカバーは、腐食性
のガスによく耐え、スパツタリングによる素子の
炭素汚染も大幅に改善される。炭化ケイ素の表面
はエツチング作業中僅か宛エツチングされるが、
これは、炭化ケイ素表面に絶縁性の重合膜が形成
されるのを防ぎ、直流的な導通を確保する効果が
あつて却つて好都合である。
In contrast, a silicon carbide cover resists corrosive gases well, and carbon contamination of the device due to sputtering is greatly reduced. The surface of silicon carbide is slightly etched during the etching process, but
This is rather advantageous since it has the effect of preventing the formation of an insulating polymer film on the silicon carbide surface and ensuring direct current conduction.

なお上記では、一対の対向電極を平行平板電極
の場合で説明しているが、電極は平板状である必
要はない。円筒形状であつても良い。
Note that although the pair of opposing electrodes are described as parallel plate electrodes in the above description, the electrodes do not need to be in the shape of a flat plate. It may have a cylindrical shape.

更にまた、炭化ケイ素表面の露出のパターン
は、上述の円形以外の形でよく、可成り自由に選
ぶことが出来る。
Furthermore, the pattern of exposure of the silicon carbide surface may have a shape other than the above-mentioned circular shape, and can be selected quite freely.

(発明の効果) 本発明によれば、半導体装置製造時のエツチン
グ工程、特にトレンチエツチング行程において、
形が良く且良質のエツチング加工を、再現性よく
行うことの出来るエツチング装置が提供される。
(Effects of the Invention) According to the present invention, in the etching process during semiconductor device manufacturing, particularly in the trench etching process,
To provide an etching device capable of etching a good shape and high quality with good reproducibility.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図a,b,cは、本発明の実施例のエツチ
ング装置の説明図で、aは装置の概略の断面図、
bはその基板保持平板電極部の詳細図、cはその
平面図。第2図aは、上記本発明の実施例のエツ
チング装置で加工されたトレンチエツチング溝の
断面図。第2図bは、そのときのセルフバイアス
電圧の時間的変化の図。第3図a,b,cは、従
来のエツチング装置の説明図で、aは装置の概略
の断面図、bはその基板保持平板電極部の詳細
図、cは平面図。第4図a,bは、上記従来のエ
ツチング装置で加工されたトレンチエツチング溝
の断面図。第4図cは、そのときのセルフバイア
ス電圧の時間的変化の図。 1……ガス導入部、2……電極、3……基板保
持平板電極、4……被エツチング物、5……高周
波電源、6……反応容器、7……SiCカバー、8
……絶縁物、9……排気孔、10……ガス、11
……SiO2レジストマスク、12……基板。
Figures 1a, b, and c are explanatory diagrams of an etching apparatus according to an embodiment of the present invention, and a is a schematic cross-sectional view of the apparatus;
b is a detailed view of the substrate holding flat plate electrode portion, and c is a plan view thereof. FIG. 2a is a sectional view of a trench etched groove processed by the etching apparatus according to the embodiment of the present invention. FIG. 2b is a diagram of the temporal change in the self-bias voltage at that time. 3a, b, and c are explanatory diagrams of a conventional etching apparatus, in which a is a schematic cross-sectional view of the apparatus, b is a detailed view of the substrate-holding flat electrode portion thereof, and c is a plan view. FIGS. 4a and 4b are cross-sectional views of trench etching grooves processed by the above-mentioned conventional etching apparatus. FIG. 4c is a diagram of the temporal change in self-bias voltage at that time. DESCRIPTION OF SYMBOLS 1...Gas introduction part, 2...Electrode, 3...Substrate holding plate electrode, 4...Object to be etched, 5...High frequency power source, 6...Reaction container, 7...SiC cover, 8
...Insulator, 9...Exhaust hole, 10...Gas, 11
...SiO 2 resist mask, 12...substrate.

Claims (1)

【特許請求の範囲】 1 真空に排気出来る反応容器内に配置された、
一対の対向する高周波電力印加電極の、一方の電
極の表面に被エツチング物を載置し、該電極の、
該載置部以外のプラズマに曝される表面を絶縁物
で覆う構成をとり、反応性ガスプラズマにより該
被エツチング物をエツチングするエツチング装置
において、 該覆つた絶縁物の一部に、該電極と導通する炭
化ケイ素表面を設けたことを特徴とするエツチン
グ装置。
[Claims] 1. Arranged in a reaction container that can be evacuated to a vacuum,
An object to be etched is placed on the surface of one of a pair of opposing high-frequency power application electrodes, and the
In an etching apparatus configured to cover a surface exposed to plasma other than the mounting part with an insulating material and etching the object to be etched using reactive gas plasma, a part of the covered insulating material is provided with the electrode and the etching device. An etching device characterized by having a conductive silicon carbide surface.
JP16929786A 1986-07-18 1986-07-18 Etching device Granted JPS63107024A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16929786A JPS63107024A (en) 1986-07-18 1986-07-18 Etching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16929786A JPS63107024A (en) 1986-07-18 1986-07-18 Etching device

Publications (2)

Publication Number Publication Date
JPS63107024A JPS63107024A (en) 1988-05-12
JPH0519299B2 true JPH0519299B2 (en) 1993-03-16

Family

ID=15883906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16929786A Granted JPS63107024A (en) 1986-07-18 1986-07-18 Etching device

Country Status (1)

Country Link
JP (1) JPS63107024A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156663A (en) * 1995-10-03 2000-12-05 Hitachi, Ltd. Method and apparatus for plasma processing
JP6552429B2 (en) 2016-02-05 2019-07-31 東京エレクトロン株式会社 Plasma processing equipment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58209111A (en) * 1982-05-31 1983-12-06 Toshiba Corp Plasma generator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58209111A (en) * 1982-05-31 1983-12-06 Toshiba Corp Plasma generator

Also Published As

Publication number Publication date
JPS63107024A (en) 1988-05-12

Similar Documents

Publication Publication Date Title
EP0049588B1 (en) Method and apparatus for dry etching and electrostatic chucking device used therein
US7771607B2 (en) Plasma processing apparatus and plasma processing method
EP0106623B1 (en) Sputtering apparatus
JPS61253823A (en) Plasma reactor
US6863926B2 (en) Corrosive-resistant coating over aluminum substrates for use in plasma deposition and etch environments
JP3205878B2 (en) Dry etching equipment
JPH04279044A (en) Sample-retention device
KR20060056972A (en) Method for balancing return currents in plasma processing apparatus
JPH0519299B2 (en)
JP2886878B2 (en) Vacuum processing equipment
JP3113836B2 (en) Plasma processing equipment
US6039621A (en) Gate electrode formation method
KR100255088B1 (en) Apparatus for treating plasma
JPH06291064A (en) Plasma treatment device
JPH08319588A (en) Plasma etching device
JPS59163827A (en) Plasma etching device
JPH07153822A (en) Plasma process equipment
JP2002164329A (en) Plasma treatment apparatus
JPH05206071A (en) Microwave plasma processor
JPH09312284A (en) Batch ashing system
JPH07207471A (en) Plasma etching device
JPH05114584A (en) Dry etching device
KR100912003B1 (en) Electro Static Chuck for a semiconductor equipment protecting a edge of wafer
JPH01200629A (en) Dry etching apparatus
JP2001237098A (en) Plasma processing method and equipment

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term