JPH07153822A - Plasma process equipment - Google Patents

Plasma process equipment

Info

Publication number
JPH07153822A
JPH07153822A JP32988493A JP32988493A JPH07153822A JP H07153822 A JPH07153822 A JP H07153822A JP 32988493 A JP32988493 A JP 32988493A JP 32988493 A JP32988493 A JP 32988493A JP H07153822 A JPH07153822 A JP H07153822A
Authority
JP
Japan
Prior art keywords
wafer
clamp ring
electrode
potential
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32988493A
Other languages
Japanese (ja)
Inventor
Hiroshi Hougen
寛 法元
Toshiyuki Orita
敏幸 折田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP32988493A priority Critical patent/JPH07153822A/en
Publication of JPH07153822A publication Critical patent/JPH07153822A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate the potential difference between a wafer surface and a wafer mounting electrode during plasma irradiation, and prevent the deterioration of withstand voltage. CONSTITUTION:A clamp ring 21 is mainly constituted of conductive material. The electric potential of the clamp ring 21 is made equal to that of an electrode on which a wafer 3 is mounted. More practically, aluminum 23 is used as the core material of the clamp ring 21, and the surface of the core material is formed of alumina 25. At least in the contact part 21a with the wafer mounting electrode 1 and the contact part 21b with the wafer surface, the aluminum 23 is exposed and electric contact is obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造に用
いられるプラズマ処理装置に関し、更に詳しくは、ウエ
ハを固定するクランプ装置の改良に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma processing apparatus used for manufacturing a semiconductor device, and more particularly to an improvement of a clamp device for fixing a wafer.

【0002】[0002]

【従来の技術】半導体装置の製造に用いられるプラズマ
処理装置(プラズマエッチング装置)は、例えばCF4
系のガスを高周波(RF)電界によってイオン化し、発
生したラジカルとの反応によってウエハ面を除去し、精
細な平板図形の加工を行う。図4は従来のプラズマエッ
チング装置のウエハ載置部分の側面図である。下部電極
1の上にはシリコンウエハ3が載置され、ウエハ3は端
部がクランプリング5により下部電極1側に押さえ付け
られる。下部電極1には上面に開口する配管7が設けら
れ、配管7は下部電極1とウエハ3との間にHeガスを
導入してウエハ3の冷却効果を高める。ウエハ載置部分
がこのように構成されたプラズマエッチング装置におい
て、下部電極1を接地し、上部電極9にRF電源11か
らRF電力が印加されると、両電極間にはプラズマが形
成されることになる。このような状況下において、クラ
ンプリング5はウエハ3を押さえ付けることで、Heガ
ス導入によってウエハ3が下部電極1上から滑り落ちる
のを防止している。そして、このクランプリング5は、
ウエハ3の汚染を防ぐため、絶縁膜であるテフロン等で
被覆されたもの、或いは絶縁体であるセラミック材料か
らなるもので構成されていた。
2. Description of the Related Art A plasma processing apparatus (plasma etching apparatus) used for manufacturing a semiconductor device is, for example, CF 4
The gas of the system is ionized by a high frequency (RF) electric field, the wafer surface is removed by the reaction with the generated radicals, and a fine flat plate pattern is processed. FIG. 4 is a side view of a wafer mounting portion of a conventional plasma etching apparatus. A silicon wafer 3 is placed on the lower electrode 1, and the end of the wafer 3 is pressed to the lower electrode 1 side by a clamp ring 5. The lower electrode 1 is provided with a pipe 7 opening to the upper surface, and the pipe 7 introduces He gas between the lower electrode 1 and the wafer 3 to enhance the cooling effect of the wafer 3. When the lower electrode 1 is grounded and the RF power is applied from the RF power supply 11 to the upper electrode 9 in the plasma etching apparatus having the wafer mounting portion thus configured, plasma is formed between the electrodes. become. In such a situation, the clamp ring 5 presses the wafer 3 to prevent the wafer 3 from sliding off the lower electrode 1 due to the introduction of He gas. And this clamp ring 5
In order to prevent the contamination of the wafer 3, the wafer 3 is made of a material that is covered with Teflon or the like that is an insulating film, or that is made of a ceramic material that is an insulator.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、従来装
置のウエハ載置部分では、セラミック材料の絶縁体等か
らなるクランプリング5が下部電極1を覆っていたた
め、プラズマ照射時にはウエハ表面と下部電極1との間
に電位差が生じ、その結果、例えばMOSトランジスタ
におけるゲート電極をエッチングする際には、ゲート電
極とウエハ基板との間に電位差が生じることになり、ゲ
ート絶縁膜の耐圧に劣化が生じる虞れがあった。本発明
は上記状況に鑑みてなされたもので、ウエハ載置電極を
覆うことによって生じるプラズマ照射中のウエハ表面と
ウエハ載置電極との間の電位差をなくすことができるプ
ラズマ処理装置を提供し、もって、ゲート絶縁膜の耐圧
劣化を防ぐことを目的とする。
However, since the clamp ring 5 made of an insulating material such as a ceramic material covers the lower electrode 1 in the wafer mounting portion of the conventional apparatus, the wafer surface and the lower electrode 1 are exposed to each other during plasma irradiation. A potential difference is generated between the gate electrodes, and as a result, when etching a gate electrode in a MOS transistor, for example, a potential difference is generated between the gate electrode and the wafer substrate, which may deteriorate the breakdown voltage of the gate insulating film. was there. The present invention has been made in view of the above circumstances, and provides a plasma processing apparatus capable of eliminating a potential difference between a wafer surface and a wafer mounting electrode during plasma irradiation caused by covering the wafer mounting electrode, Therefore, the purpose is to prevent deterioration of breakdown voltage of the gate insulating film.

【0004】[0004]

【課題を解決するための手段】上記目的を達成するため
の本発明に係るプラズマ処理装置の構成は、プラズマ照
射中のウエハ載置電極と、ウエハ表面の電位差をなくす
ものであり、そのために、ウエハを固定するクランプリ
ングの材料としてアルミ等の導電性材料を用い、ウエハ
をクランプする際、クランプリングとウエハ載置電極が
電気的に接触し、同電位となるようにする一方、プラズ
マに晒されるクランプリング表面は、ウエハの汚染を防
ぐためにアルミナで覆うものとした。
The structure of a plasma processing apparatus according to the present invention for achieving the above object is to eliminate the potential difference between the wafer mounting electrode and the wafer surface during plasma irradiation. A conductive material such as aluminum is used as the material for the clamp ring that fixes the wafer.When the wafer is clamped, the clamp ring and the wafer mounting electrode make electrical contact so that they have the same potential, while they are exposed to plasma. The surface of the clamp ring is covered with alumina to prevent the contamination of the wafer.

【0005】[0005]

【作用】上述の構成により、プラズマ照射時におけるク
ランプリングの電位と、ウエハ載置電極の電位が同じに
なるとともに、ウエハ表面の電位とクランプリングの電
位もほぼ同じになり、その結果、ウエハ表面の電位とウ
エハ載置電極の電位差がほとんどなくなって、ゲート絶
縁膜の耐圧劣化が防止されることになる。
With the above-described structure, the potential of the clamp ring and the potential of the wafer mounting electrode during plasma irradiation become the same, and the potential of the wafer surface and the potential of the clamp ring become substantially the same. The potential difference between the potential of the gate electrode and the wafer mounting electrode is almost eliminated, and the breakdown voltage of the gate insulating film is prevented from being degraded.

【0006】[0006]

【実施例】以下、本発明に係るプラズマ処理装置の好適
な実施例を図面を参照して詳細に説明する。図1は本発
明プラズマ処理装置の側面図である。シリコンウエハ3
を載置する電極である下部電極1には、配管7が設けら
れ、配管7は下部電極1とウエハ3との間にHeガスを
導入してウエハ3の冷却効果を高める。ウエハ3はクラ
ンプリング21により下部電極1側に押さえ付けられ、
Heガス導入による下部電極1上からの滑り落ちが防止
されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A preferred embodiment of the plasma processing apparatus according to the present invention will be described in detail below with reference to the drawings. FIG. 1 is a side view of the plasma processing apparatus of the present invention. Silicon wafer 3
A pipe 7 is provided on the lower electrode 1 which is an electrode on which the wafer 3 is mounted, and the pipe 7 introduces He gas between the lower electrode 1 and the wafer 3 to enhance the cooling effect of the wafer 3. The wafer 3 is pressed to the lower electrode 1 side by the clamp ring 21,
Sliding down from the lower electrode 1 due to introduction of He gas is prevented.

【0007】クランプリング21は、断面が逆L字形の
リング状で形成され、導電性材料であるアルミ23を芯
材としている。このクランプリング21の外側は、プラ
ズマ耐性が大きい材料であるアルミナ25で覆われ、プ
ラズマ照射によってエッチングされにくくなっている。
従って、プラズマ照射時、クランプリング21が腐食す
ることによるウエハ3への汚染が防止されることにな
る。アルミナ25は、例えば50μm程度の膜厚で形成
される。そして、少なくともクランプリング21の下部
電極1と接触する面21a、及びウエハ3と接触する面
21bは、アルミ23が露出した状態になっている。つ
まり、クランプリング21と下部電極1とは、この部分
で電気的に接触状態となっているのである。このウエハ
載置部分では、ウエハ3を載置した下部電極1とクラン
プリング21の電位がほぼ同じになり、且つ、クランプ
リング21とウエハ表面の電位がほぼ同じになるのであ
る。
The clamp ring 21 is formed in a ring shape having an inverted L-shaped cross section, and has aluminum 23 which is a conductive material as a core material. The outer side of the clamp ring 21 is covered with alumina 25, which is a material having high plasma resistance, so that it is difficult to be etched by plasma irradiation.
Therefore, the contamination of the wafer 3 due to the corrosion of the clamp ring 21 during the plasma irradiation is prevented. The alumina 25 is formed with a film thickness of, for example, about 50 μm. The aluminum 23 is exposed at least on the surface 21a of the clamp ring 21 that contacts the lower electrode 1 and the surface 21b that contacts the wafer 3. That is, the clamp ring 21 and the lower electrode 1 are in electrical contact with each other at this portion. In this wafer mounting portion, the lower electrode 1 on which the wafer 3 is mounted and the clamp ring 21 have substantially the same potential, and the clamp ring 21 and the wafer surface have substantially the same potential.

【0008】このように構成されたプラズマ処理装置
(プラズマエッチング装置)において、ゲート電極をエ
ッチングした際のチャージアップの測定結果を、図2、
図3に基づき説明する。このチャージアップの測定は、
MNOSキャパシタを用いて行った。このキャパシタ
は、6インチのP型シリコン基板上にSiO2 膜を2n
m、Si3 4 膜を50nm、その上にリンをドープし
たポリシリコン膜を300nm形成し、ホトリソ工程に
よってレジストパタンを形成し、本プラズマエッチング
装置でポリシリコンをエッチングしてパタンを形成し
た。ゲート電極面積は、0.27mm2 となるものであ
る。図2、図3は、このようにしてウエハ上に形成した
116個のMNOSキャパシタのフラットバンド電圧の
分布を示したものであり、図2は本発明の実施例を示
し、図3は従来のセラミックス製のクランプリングを用
いた場合を示す。なお、横軸にはフラットバンド電圧、
縦軸には度数の割合をとってある。また、表1には本発
明のクランプリングを使用した場合と従来例のクランプ
リングを使用した場合における、フラットバンド電圧の
平均値と標準偏差の結果を示す。
In the plasma processing apparatus (plasma etching apparatus) configured as described above, the measurement result of charge-up when the gate electrode is etched is shown in FIG.
It will be described with reference to FIG. This chargeup measurement is
This was done using a MNOS capacitor. This capacitor has a SiO 2 film of 2n on a 6-inch P-type silicon substrate.
m, Si 3 N 4 film with a thickness of 50 nm and a phosphorus-doped polysilicon film with a thickness of 300 nm were formed thereon, a resist pattern was formed by a photolithography process, and the polysilicon was etched by the plasma etching apparatus to form a pattern. The gate electrode area is 0.27 mm 2 . 2 and 3 show the flat band voltage distributions of the 116 MNOS capacitors formed on the wafer in this way. FIG. 2 shows an embodiment of the present invention and FIG. A case where a clamp ring made of ceramics is used is shown. The horizontal axis is the flat band voltage,
The vertical axis shows the frequency ratio. Further, Table 1 shows the results of the average value and standard deviation of the flat band voltage when the clamp ring of the present invention is used and when the clamp ring of the conventional example is used.

【表1】 [Table 1]

【0009】これらの結果から、チャージアップの問題
が全くないウエットエッチングによってポリシリコン電
極をエッチングした場合のMNOSキャパシタのフラッ
トバンド電圧は、約−1.3V程度であることを考える
と、従来例のフラットバンド電圧が平均値で−0.04
V(表1参照)であることから平均で約1.3V正方向
にシフトし、且つバラツキが大きくなっているのに対
し、本発明に係る実施例では、フラットバンド電圧が平
均値で−1.31(表1参照)であることからほとんど
シフトしていないことが分かる。即ち、フラットバンド
電圧がシフトしないことは、ゲート絶縁膜に電界が印加
されないことを示しているのである。
From these results, considering that the flat band voltage of the MNOS capacitor when the polysilicon electrode is etched by wet etching without any problem of charge-up is about -1.3 V, the conventional example. Flat band voltage is -0.04 on average
Since it is V (see Table 1), it shifts in the positive direction by about 1.3 V on average, and the variation is large, whereas in the embodiment according to the present invention, the flat band voltage is −1 on average. .31 (see Table 1), there is almost no shift. That is, the fact that the flat band voltage does not shift indicates that no electric field is applied to the gate insulating film.

【0010】[0010]

【発明の効果】以上詳細に説明したように、本発明に係
るプラズマ処理装置によれば、ウエハの固定に使用する
クランプリングを導電性材料で構成し、ウエハ載置電極
とウエハ表面とを電気的に接触させ、同電位となるよう
にしたので、ウエハ表面とウエハ載置電極との間の電位
差がなくなり、ゲート絶縁膜の耐圧劣化を防ぐことがで
きる。また、クランプリング表面をアルミナで覆ったの
で、クランプリング表面がプラズマ照射によりエッチン
グされてウエハを汚染するという問題も防止することが
できる。
As described above in detail, according to the plasma processing apparatus of the present invention, the clamp ring used for fixing the wafer is made of a conductive material, and the wafer mounting electrode and the wafer surface are electrically connected. Since they are brought into contact with each other to have the same potential, the potential difference between the wafer surface and the wafer mounting electrode is eliminated, and the breakdown voltage of the gate insulating film can be prevented from deteriorating. Moreover, since the surface of the clamp ring is covered with alumina, it is possible to prevent the problem that the surface of the clamp ring is etched by the plasma irradiation to contaminate the wafer.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明プラズマ処理装置の側面図である。FIG. 1 is a side view of a plasma processing apparatus of the present invention.

【図2】本発明の測定結果の図である。FIG. 2 is a diagram showing measurement results of the present invention.

【図3】従来例の測定結果の図である。FIG. 3 is a diagram showing measurement results of a conventional example.

【図4】従来のプラズマエッチング装置のウエハ載置部
分の側面図である。
FIG. 4 is a side view of a wafer mounting portion of a conventional plasma etching apparatus.

【符号の説明】[Explanation of symbols]

1 下部電極(ウエハを載置する電極) 3 ウエハ 21 クランプリング 21a、21b 接触部分 23 アルミ(導電性の材料) 25 アルミナ 1 Lower Electrode (Electrode on which Wafer is Placed) 3 Wafer 21 Clamp Rings 21a, 21b Contact Part 23 Aluminum (Conductive Material) 25 Alumina

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 ウエハ固定のためのクランプリングを導
電性の材料を主体に構成し、 該クランプリングの電位とウエハを載置する電極の電位
とを同一にしたことを特徴とするプラズマ処理装置。
1. A plasma processing apparatus characterized in that a clamp ring for fixing a wafer is composed mainly of a conductive material, and the potential of the clamp ring and the potential of an electrode on which the wafer is placed are made to be the same. .
【請求項2】 前記クランプリングの芯材をアルミとす
るとともに、該芯材の表面をアルミナとする二重構造と
し、 少なくとも前記ウエハを載置する電極との接触部分、及
びウエハ表面との接触部分は、アルミを露出して構成し
たことを特徴とする請求項1記載のプラズマ処理装置。
2. A dual structure in which the core material of the clamp ring is made of aluminum and the surface of the core material is made of alumina, and at least a contact portion with an electrode on which the wafer is mounted and a contact with the wafer surface. The plasma processing apparatus according to claim 1, wherein the part is formed by exposing aluminum.
JP32988493A 1993-11-30 1993-11-30 Plasma process equipment Pending JPH07153822A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32988493A JPH07153822A (en) 1993-11-30 1993-11-30 Plasma process equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32988493A JPH07153822A (en) 1993-11-30 1993-11-30 Plasma process equipment

Publications (1)

Publication Number Publication Date
JPH07153822A true JPH07153822A (en) 1995-06-16

Family

ID=18226332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32988493A Pending JPH07153822A (en) 1993-11-30 1993-11-30 Plasma process equipment

Country Status (1)

Country Link
JP (1) JPH07153822A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373887A (en) * 2001-06-15 2002-12-26 Ulvac Japan Ltd Etching system for high dielectric
JP2004515910A (en) * 2000-09-28 2004-05-27 ラム リサーチ コーポレーション Processing chamber configuration for confining plasma
JP2007300057A (en) * 2006-04-27 2007-11-15 Applied Materials Inc Substrate support with electrostatic chuck having double temperature zone
EP1876641A1 (en) * 2006-07-07 2008-01-09 Alcatel Lucent Plasma reactor with mechanical substrate holder
JP2010103432A (en) * 2008-10-27 2010-05-06 Dainippon Printing Co Ltd Method for manufacturing semiconductor element

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004515910A (en) * 2000-09-28 2004-05-27 ラム リサーチ コーポレーション Processing chamber configuration for confining plasma
JP4928055B2 (en) * 2000-09-28 2012-05-09 ラム リサーチ コーポレーション Processing chamber configuration for confining plasma
JP2002373887A (en) * 2001-06-15 2002-12-26 Ulvac Japan Ltd Etching system for high dielectric
JP4666817B2 (en) * 2001-06-15 2011-04-06 株式会社アルバック High dielectric etching equipment
JP2007300057A (en) * 2006-04-27 2007-11-15 Applied Materials Inc Substrate support with electrostatic chuck having double temperature zone
EP1876641A1 (en) * 2006-07-07 2008-01-09 Alcatel Lucent Plasma reactor with mechanical substrate holder
FR2903525A1 (en) * 2006-07-07 2008-01-11 Alcatel Sa MECHANICAL SUBSTRATE HOLDER
JP2010103432A (en) * 2008-10-27 2010-05-06 Dainippon Printing Co Ltd Method for manufacturing semiconductor element

Similar Documents

Publication Publication Date Title
US7678225B2 (en) Focus ring for semiconductor treatment and plasma treatment device
JP5731587B2 (en) Plasma processing chamber
EP0049588B1 (en) Method and apparatus for dry etching and electrostatic chucking device used therein
JPH0730468B2 (en) Dry etching equipment
TWI250550B (en) Plasma processing method and plasma processor
US8034213B2 (en) Plasma processing apparatus and plasma processing method
JPH07153822A (en) Plasma process equipment
US7344652B2 (en) Plasma etching method
JP3343629B2 (en) Plasma processing equipment
JPH09306896A (en) Plasma processor and plasma processing method
JP3113836B2 (en) Plasma processing equipment
JP2851766B2 (en) Electrostatic chuck
JPH06283474A (en) Plasma processing device
JPS59163827A (en) Plasma etching device
JPH0637049A (en) Plasma etching apparatus
US6837937B2 (en) Plasma processing apparatus
KR102403938B1 (en) Wafer clamping apparatus and plasma processing equipment
CN112041480A (en) Addressing spontaneous arcing during thick film deposition of high temperature amorphous carbon deposition
KR20050028586A (en) Apparatus for dry etching at the semiconductor manufacturing equipment
JPH0519299B2 (en)
JP2797351B2 (en) Method for manufacturing semiconductor integrated circuit
JPH06302555A (en) Plasma etching apparatus
JPH01200629A (en) Dry etching apparatus
JPH10209126A (en) Plasma etching equipment
JPH04167425A (en) Coaxial plasma treatment apparatus