JPH05191980A - Clamped neutral inverter - Google Patents

Clamped neutral inverter

Info

Publication number
JPH05191980A
JPH05191980A JP4002378A JP237892A JPH05191980A JP H05191980 A JPH05191980 A JP H05191980A JP 4002378 A JP4002378 A JP 4002378A JP 237892 A JP237892 A JP 237892A JP H05191980 A JPH05191980 A JP H05191980A
Authority
JP
Japan
Prior art keywords
semiconductor switch
snubber
capacitor
circuit
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4002378A
Other languages
Japanese (ja)
Inventor
Shinji Sato
伸二 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4002378A priority Critical patent/JPH05191980A/en
Publication of JPH05191980A publication Critical patent/JPH05191980A/en
Pending legal-status Critical Current

Links

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

PURPOSE:To provide a clamped neutral inverter equipped with means for collecting energy from a snubber circuit. CONSTITUTION:First to fourth semiconductor switches 5A-5D for inverting the voltage of a DC power supply 1 into AC voltage is provided, respectively, with a snubber circuit comprising a diode and a capacitor connected in series. A regenerative circuit 12B is connected between a terminal of a snubber capacitor in the second semiconductor switch 5B and a neutral point through a reverse blocking semiconductor switch 11A which operates synchronously with a third semiconductor switch 5C. Furthermore, a regenerative circuit 12C is connected between a terminal of a snubber capacitor in the third semiconductor switch 5C and the neutral point through a reverse blocking semiconductor switch 11B which operates synchronously with the second semiconductor switch 5B.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、中性点クランプ式イン
バータに係り、特にそのスナバ回路の改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a neutral point clamp type inverter, and more particularly to improvement of a snubber circuit thereof.

【0002】[0002]

【従来の技術】直流電力を交流電力に変換するインバー
タは、交流モータドライブや無停電電源等の分野に広く
用いられている。なかでも、出力交流電圧の高調波成分
を少なくできる中性点クランプ式インバータは、超伝導
磁気浮上列車の電力変換や、大容量交流モータドライブ
の分野で多く用いられている。
2. Description of the Related Art Inverters for converting DC power into AC power are widely used in fields such as AC motor drives and uninterruptible power supplies. Among them, the neutral point clamp type inverter, which can reduce the harmonic components of the output AC voltage, is widely used in the fields of power conversion of superconducting magnetic levitation trains and large capacity AC motor drives.

【0003】図9は、その様な中性点クランプ式インバ
ータの構成例を示す。直流電圧源1の正側端子NP およ
び負側端子NN と中性点NS の間には、それぞれコンデ
ンサ2A,2Bが設けられている。いまの場合、中性点
NS は接地電位であり、電圧源1の出力電圧は2VS 、
従って正側端子NP ,負側端子NN の電位はそれぞれ、
+Vs ,−Vs であるとする。正側端子NP と負荷3に
つながる交流電圧出力端子NO の間には、リアクトル4
Aを介して第1,第2の逆導通半導体スイッチ5A,5
Bが直列接続され、負側端子NN と交流出力端子NO の
間には、リアクトル4Bを介して第3,第4の逆導通半
導体スイッチ5C,5Dが直列接続されている。逆導通
半導体スイッチ5A〜5Dは例えば、逆導通ダイオード
が一体にまたは外部に設けられたサイリスタである。
FIG. 9 shows a configuration example of such a neutral point clamp type inverter. Capacitors 2A and 2B are provided between the positive terminal NP and the negative terminal NN of the DC voltage source 1 and the neutral point NS. In the present case, the neutral point NS is the ground potential, the output voltage of the voltage source 1 is 2VS,
Therefore, the potentials of the positive terminal NP and the negative terminal NN are
It is assumed that they are + Vs and -Vs. Between the positive terminal NP and the AC voltage output terminal NO connected to the load 3, a reactor 4
First and second reverse conducting semiconductor switches 5A, 5 via A
B is connected in series, and the third and fourth reverse conducting semiconductor switches 5C, 5D are connected in series via the reactor 4B between the negative side terminal NN and the AC output terminal NO. The reverse conducting semiconductor switches 5A to 5D are, for example, thyristors provided with a reverse conducting diode integrally or externally.

【0004】第1〜第4の半導体スイッチ5A〜5Dに
はそれぞれ、スナバ回路が設けられている。スナバ回路
はそれぞれ、ダイオード8A〜8D、コンデンサ7A〜
7D、および抵抗9A〜9Dにより構成されている。第
1の半導体スイッチ5Aと第2の半導体スイッチ5Bの
接続ノードと中性点NS の間にはダイオード6Aが設け
られ、同様に第3の半導体スイッチ5Cと第4の半導体
スイッチ5Dの接続ノードと中性点NS の間にはダイオ
ード6Bが設けられている。
Each of the first to fourth semiconductor switches 5A to 5D is provided with a snubber circuit. The snubber circuits are respectively diodes 8A to 8D and capacitors 7A to
7D and resistors 9A to 9D. A diode 6A is provided between a connection node between the first semiconductor switch 5A and the second semiconductor switch 5B and the neutral point NS, and similarly a connection node between the third semiconductor switch 5C and the fourth semiconductor switch 5D is provided. A diode 6B is provided between the neutral points NS.

【0005】このインバータの動作は次の通りである。
まず負荷電流IL が正の時を説明する。第1,第2の半
導体スイッチ5A,5Bがオン、第3,第4の半導体ス
イッチ5C,5Dがオフの状態で、負荷電流はリアクト
ル4Aを介し、第1,第2の半導体スイッチ5A,5B
を介して供給される。電流の変化率が十分小さいものと
して、リアクトル4Aの両端電圧も小さいとすると、出
力端子No の電位は、+Vs となる。このとき、第3,
第4の半導体スイッチ5C,5Dのスナバコンデンサ7
C,7Dは、電圧VS に充電される。
The operation of this inverter is as follows.
First, the case where the load current IL is positive will be described. When the first and second semiconductor switches 5A and 5B are on and the third and fourth semiconductor switches 5C and 5D are off, the load current passes through the reactor 4A, and then the first and second semiconductor switches 5A and 5B.
Is supplied via. If the rate of change of the current is sufficiently small and the voltage across the reactor 4A is also small, the potential at the output terminal No becomes + Vs. At this time, the third
Snubber capacitor 7 of fourth semiconductor switch 5C, 5D
C and 7D are charged to the voltage VS.

【0006】この状態から次に、第1の半導体スイッチ
5Aをオフ、第3の半導体スイッチ5Cをオンにする。
このときスイッチ5A〜5Cが同時にオンになると、ス
イッチに過電流が流れたり過電圧がかかるので、通常第
1の半導体スイッチ5Aをオフにしてから数μs 〜数m
s の時間を遅らせて第3の半導体スイッチ5Cをオンさ
せる。第3の半導体スイッチ5Cがオンになることによ
り、スナバコンデンサ7C,半導体スイッチ5C,スナ
バ抵抗9Cを介して循環電流が流れ、スナバコンデンサ
7Cに蓄えられていた電荷は抵抗9Cによって消費され
る。また第1の半導体スイッチ5Aに電流が流れなくな
るので、リアクトル4Aに流れていた電流はスナバダイ
オード8Aを介してスナバコンデンサ7Aに充電され
る。このとき第1の半導体スイッチ5Aの端子電圧は、
スナバコンデンサ7Aの端子電圧と同じになるため、第
1の半導体スイッチ5Aに加わる電圧の変化率dV/d
tはコンデンサ7Aの充電により抑えられる。
Next, from this state, the first semiconductor switch 5A is turned off and the third semiconductor switch 5C is turned on.
At this time, if the switches 5A to 5C are turned on at the same time, an overcurrent flows or an overvoltage is applied to the switches. Therefore, it is normally several μs to several meters after the first semiconductor switch 5A is turned off.
The third semiconductor switch 5C is turned on by delaying the time s. When the third semiconductor switch 5C is turned on, a circulating current flows through the snubber capacitor 7C, the semiconductor switch 5C, and the snubber resistor 9C, and the electric charge stored in the snubber capacitor 7C is consumed by the resistor 9C. Further, since the current does not flow in the first semiconductor switch 5A, the current flowing in the reactor 4A is charged in the snubber capacitor 7A via the snubber diode 8A. At this time, the terminal voltage of the first semiconductor switch 5A is
Since it is the same as the terminal voltage of the snubber capacitor 7A, the rate of change in voltage applied to the first semiconductor switch 5A dV / d
t is suppressed by charging the capacitor 7A.

【0007】スナバコンデンサ7Aの端子電圧が十分大
きくなると、第1の半導体スイッチ5Aと第2の半導体
スイッチ5Bの接続ノードN1 の電位が中性点NS の電
位より低くなり、ダイオード6Aに電流が流れる。定常
状態として負荷電流IL は、ダイオード6A、半導体ス
イッチ5Bを介して供給され、出力端子NO の電位は中
性点NO の電位と同じ0Vになる。スナバコンデンサ7
Aは、VS に充電される。
When the terminal voltage of the snubber capacitor 7A becomes sufficiently large, the potential of the connection node N1 between the first semiconductor switch 5A and the second semiconductor switch 5B becomes lower than the potential of the neutral point NS, and a current flows through the diode 6A. . In a steady state, the load current IL is supplied through the diode 6A and the semiconductor switch 5B, and the potential of the output terminal NO becomes 0V, which is the same as the potential of the neutral point NO. Snubber capacitor 7
A is charged to VS.

【0008】この状態から次に、第2の半導体スイッチ
5Bをオフにし、第4の半導体スイッチ5Dをオンにす
る。このときも第4の半導体スイッチ5Dがオンになる
タイミングは第2の半導体スイッチ5Bをオフにするタ
イミングから少し遅らせる。第4の半導体スイッチ5D
がオンになることにより、スナバコンデンサ7D,ス半
導体イッチ5D,スナバ抵抗9Dと循環電流が流れ、ス
ナバコンデンサ7Dに蓄えられていた電荷はスナバ抵抗
9Dよって消費される。第2の半導体スイッチ5Bに電
流が流れなくなるので、負荷電流IL はスナバダイオー
ド8B,スナバコンデンサ7Bを流れることになる。ス
ナバコンデンサ7Bの端子電圧が十分大きくなると、第
3の半導体スイッチ5Cと第4の半導体スイッチ5Dの
接続ノードN2 の電位が電圧源1の負側端子NN の電位
より低くなり、リアクトル4Bに電流が流れる。定常状
態として負荷電流IL は、リアクトル4B,半導体スイ
ッチ5D,5Cを流れて供給され、出力端子NO の電位
は、−Vs になる。スナバコンデンサ7Bには電圧VS
が充電される。
From this state, next, the second semiconductor switch 5B is turned off and the fourth semiconductor switch 5D is turned on. Also at this time, the timing of turning on the fourth semiconductor switch 5D is slightly delayed from the timing of turning off the second semiconductor switch 5B. Fourth semiconductor switch 5D
Is turned on, a circulating current flows through the snubber capacitor 7D, the semiconductor switch 5D, the snubber resistor 9D, and the electric charge accumulated in the snubber capacitor 7D is consumed by the snubber resistor 9D. Since no current flows through the second semiconductor switch 5B, the load current IL flows through the snubber diode 8B and the snubber capacitor 7B. When the terminal voltage of the snubber capacitor 7B becomes sufficiently large, the potential of the connection node N2 of the third semiconductor switch 5C and the fourth semiconductor switch 5D becomes lower than the potential of the negative side terminal NN of the voltage source 1, and the current flows in the reactor 4B. Flowing. In the steady state, the load current IL is supplied by flowing through the reactor 4B and the semiconductor switches 5D and 5C, and the potential of the output terminal NO becomes -Vs. The snubber capacitor 7B has a voltage VS
Is charged.

【0009】この状態から、第4の半導体スイッチ5D
をオフにし、第2の半導体スイッチ5Bをオンにする。
半導体スイッチ5Bがオンになることから、スナバコン
デンサ7B,半導体スイッチ5B,スナバ抵抗9Bに循
環電流が流れ、スナバコンデンサ7Bに蓄積されていた
電荷はスナバ抵抗9Bによって消費される。半導体スイ
ッチ5Dに電流が流れなくなるので、これにかかる電圧
によりコンデンサ7Dが充電される。定常状態として、
負荷電流IL は、ダイオード6A,半導体スイッチ5B
を介して供給され、出力端子No の電位は0Vとなる。
From this state, the fourth semiconductor switch 5D
Is turned off and the second semiconductor switch 5B is turned on.
Since the semiconductor switch 5B is turned on, a circulating current flows through the snubber capacitor 7B, the semiconductor switch 5B, and the snubber resistor 9B, and the electric charge accumulated in the snubber capacitor 7B is consumed by the snubber resistor 9B. Since no current flows through the semiconductor switch 5D, the voltage applied to the semiconductor switch 5D charges the capacitor 7D. As a steady state,
The load current IL is the diode 6A and the semiconductor switch 5B.
And the potential of the output terminal No becomes 0V.

【0010】この状態から、第3の半導体スイッチ5C
をオフにし、第1の半導体スイッチ5Aをオンにする。
半導体スイッチ5Aがオンになることから、スナバコン
デンサ7A,半導体スイッチ5A,スナバ抵抗9Aに循
環電流が流れ、スナバコンデンサ7Aに蓄積されていた
電荷はスナバ抵抗9Aによって消費される。半導体スイ
ッチ5Cに電流が流れなくなるので、これにかかる電圧
によりコンデンサ7Cが充電される。定常状態として、
負荷電流IL は、リアクトル4A,半導体スイッチ5
A,5Bを介して供給され、出力端子No の電位は+V
S となる。
From this state, the third semiconductor switch 5C
Is turned off and the first semiconductor switch 5A is turned on.
Since the semiconductor switch 5A is turned on, a circulating current flows through the snubber capacitor 7A, the semiconductor switch 5A, and the snubber resistor 9A, and the electric charge accumulated in the snubber capacitor 7A is consumed by the snubber resistor 9A. Since the current stops flowing through the semiconductor switch 5C, the voltage applied to the semiconductor switch 5C charges the capacitor 7C. As a steady state,
The load current IL is the reactor 4A, the semiconductor switch 5
It is supplied through A and 5B, and the potential of the output terminal No is + V
It becomes S.

【0011】負荷電流IL が負の時も同様の動作が行わ
れる。以上のような半導体スイッチ5A〜5Dの状態変
化と出力端子NO の電位変化の様子を表にまとめると、
図10のようになる。図10から明らかなように、中性
点クランプ式インバータは半導体スイッチの状態によっ
て+VS ,0,−VS の3値を出力できるので、通常の
パルス幅変調(PWM)式インバータに比べて出力波形
の精度が良くなる。また半導体スイッチの切り替え時に
リアクトル4A,4Bが働くため、スイッチ素子に加わ
る電流変化率di/dtが小さく抑えられ、各半導体ス
イッチに設けられたスナバ回路によって電圧変化率dV
/dtも小さく抑えられる。
The same operation is performed when the load current IL is negative. The state changes of the semiconductor switches 5A to 5D and the potential change of the output terminal NO are summarized in a table as follows.
It becomes like FIG. As is clear from FIG. 10, since the neutral point clamp type inverter can output three values of + VS, 0, -VS depending on the state of the semiconductor switch, the output waveform of the output waveform is different from that of the normal pulse width modulation (PWM) type inverter. The accuracy improves. Further, since the reactors 4A and 4B work when switching the semiconductor switches, the current change rate di / dt applied to the switch element is suppressed to a small level, and the snubber circuit provided in each semiconductor switch reduces the voltage change rate dV.
/ Dt can also be kept small.

【0012】しかしながらこの様な従来の中性点クラン
プ式インバータでは、半導体スイッチがオフした時に、
スナバコンデンサに蓄えられていた電荷はスナバ抵抗に
よって電力として消費される。したがってスナバ損失が
大きく、これがスイッチング速度の向上を阻害し、また
損失熱を処理するために冷却装置を必要とする等、装置
が大型化,複雑化するという問題がある。
However, in such a conventional neutral point clamp type inverter, when the semiconductor switch is turned off,
The electric charge stored in the snubber capacitor is consumed as electric power by the snubber resistor. Therefore, there is a problem that the snubber loss is large, which hinders the improvement of the switching speed, and requires a cooling device to handle the heat loss, which makes the device large and complicated.

【0013】これに対して、スナバ回路で電力を消費せ
ず、エネルギーを直流側に回生する方式は、パルス幅変
調(PWM)式インバータでは既に提案されている(例
えば、USP4,566,051 参照)。
On the other hand, a method of regenerating energy to the DC side without consuming power in the snubber circuit has already been proposed in a pulse width modulation (PWM) type inverter (see, for example, USP 4,566,051).

【0014】図11は、その様な回生機能付きのスナバ
回路を持つPWM式インバータの構成例である。図9の
構成と対応する部分には、図9と同じ符号を付してあ
る。半導体スイッチ5Aに設けられたスナバ回路には抵
抗はない。半導体スイッチ5Aがオフした時にスナバコ
ンデンサ7Aに蓄えられたエネルギーは、半導体スイッ
チ7Aがオンした時にコンデンサ13に一旦転送され
る。そして半導体スイッチ14,インダクタンス15お
よびダイオード16より構成された昇圧チョッパ回路に
よって、直流側に回生される。
FIG. 11 shows a configuration example of a PWM inverter having such a snubber circuit with a regeneration function. The same reference numerals as those in FIG. 9 are given to the portions corresponding to the configuration of FIG. The snubber circuit provided in the semiconductor switch 5A has no resistance. The energy stored in the snubber capacitor 7A when the semiconductor switch 5A is turned off is temporarily transferred to the capacitor 13 when the semiconductor switch 7A is turned on. Then, it is regenerated to the DC side by the boost chopper circuit composed of the semiconductor switch 14, the inductance 15 and the diode 16.

【0015】しかしながらこのPWM式インバータのス
ナバ回路方式は、中性点クランプ式インバータにはその
まま適用することはできない。図9の第2,第3の半導
体スイッチに図11の回生回路方式をそのまま適用しよ
うとすると、第1,第2の半導体スイッチの接続ノード
N1 と第3,第4の半導体スイッチの接続ノードN2の
間に回生回路を介して電流パスが形成されてしまうから
である。
However, this snubber circuit system of the PWM type inverter cannot be directly applied to the neutral point clamp type inverter. If the regenerative circuit method of FIG. 11 is applied to the second and third semiconductor switches of FIG. 9 as they are, the connection node N1 of the first and second semiconductor switches and the connection node N2 of the third and fourth semiconductor switches. This is because a current path is formed through the regenerative circuit during the period.

【0016】[0016]

【発明が解決しようとする課題】以上のように、従来の
中性点クランプ式インバータでは、スナバ回路での電力
消費があるため、スイッチング速度の向上が妨げられ、
また冷却の必要から装置が大型化する、といった問題が
あった。本発明は上記の点に鑑みなされたもので、スナ
バ回路でのエネルギーを回収する手段を備えた中性点ク
ランプ式インバータを提供することを目的とする。
As described above, in the conventional neutral point clamp type inverter, the power consumption in the snubber circuit prevents the improvement of the switching speed.
Further, there is a problem that the device becomes large due to the necessity of cooling. The present invention has been made in view of the above points, and an object of the present invention is to provide a neutral point clamp type inverter including means for recovering energy in a snubber circuit.

【0017】[0017]

【課題を解決するための手段】本発明に係る中性点クラ
ンプ式インバータは、直流電圧源と、この直流電圧源の
正側端子および負側端子と中性点の間にそれぞれ設けら
れた正側コンデンサおよび負側コンデンサと、前記直流
電圧源の正側端子と交流出力端子の間にリアクトルを介
して接続された第1および第2の半導体スイッチと、前
記直流電圧源の負側端子と前記交流出力端子の間にリア
クトルを介して接続された第3および第4の半導体スイ
ッチと、前記第1〜第4の半導体スイッチにそれぞれ並
列に設けられた,ダイオードとコンデンサが直列接続さ
れたスナバ回路とを備え、前記第2の半導体スイッチの
スナバ回路におけるダイオードとコンデンサの接続点と
前記中性点の間に、前記第3の半導体スイッチと同期し
て動作する逆阻止半導体スイッチを介して正側回生回路
が設けられ、かつ前記第3の半導体スイッチのスナバ回
路におけるダイオードとコンデンサの接続点と前記中性
点の間に、前記第2の半導体スイッチと同期して動作す
る逆阻止半導体スイッチを介して負側回生回路が設けら
れていることを特徴とする。
A neutral point clamp type inverter according to the present invention includes a DC voltage source and positive and negative terminals of the DC voltage source and a positive terminal provided between the neutral point and the neutral point, respectively. Side capacitor and negative side capacitor, first and second semiconductor switches connected via a reactor between the positive side terminal and the AC output terminal of the DC voltage source, the negative side terminal of the DC voltage source, and A third and a fourth semiconductor switch connected between AC output terminals via a reactor, and a snubber circuit in which a diode and a capacitor are connected in series and are respectively provided in parallel to the first to fourth semiconductor switches. And a reverse blocking circuit that operates in synchronization with the third semiconductor switch between the neutral point and the connection point of the diode and the capacitor in the snubber circuit of the second semiconductor switch. A positive side regenerative circuit is provided via a conductor switch, and operates in synchronization with the second semiconductor switch between a neutral point and a connection point of a diode and a capacitor in a snubber circuit of the third semiconductor switch. The negative-side regenerative circuit is provided via the reverse blocking semiconductor switch.

【0018】[0018]

【作用】本発明によると、第2,第3の半導体スイッチ
に設けられる回生回路は、それぞれ第3,第2の半導体
スイッチと同期してオン,オフ動作する逆阻止半導体ス
イッチが設けられている。そして、第3の半導体スイッ
チがオン状態にあって第2の半導体スイッチがオフから
オンに変わったときに、第2の半導体スイッチのスナバ
回路のエネルギーが回生され、同様に第2の半導体スイ
ッチがオン状態にあって第3の半導体スイッチがオフか
らオンに変わったときに、第3の半導体スイッチのスナ
バ回路のエネルギーが回生される。この様に、逆阻止半
導体スイッチを介して回生回路が設けられているため
に、無用の電流パスが形成されることがない。そして、
スナバ回路のエネルギーを抵抗によって電力消費させる
ことなく回生することができるため、高速スイッチング
が可能になり、また冷却装置等を必要としなくなるた
め、装置の大型化,複雑化が避けられる。
According to the present invention, the regenerative circuits provided in the second and third semiconductor switches are provided with reverse blocking semiconductor switches that are turned on and off in synchronization with the third and second semiconductor switches, respectively. .. Then, when the third semiconductor switch is in the ON state and the second semiconductor switch changes from OFF to ON, the energy of the snubber circuit of the second semiconductor switch is regenerated, and similarly the second semiconductor switch is When the third semiconductor switch is turned on in the on state, the snubber circuit of the third semiconductor switch regenerates energy. In this way, since the regenerative circuit is provided via the reverse blocking semiconductor switch, an unnecessary current path is not formed. And
Since the energy of the snubber circuit can be regenerated without power consumption by a resistor, high-speed switching is possible, and a cooling device or the like is not needed, so that the device is prevented from becoming large and complicated.

【0019】[0019]

【実施例】以下、図面を参照しながら本発明の実施例を
説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0020】図1は、本発明の一実施例に係る中性点ク
ランプ式インバータの基本構成である。従来の図9と対
応する部分には図9と同一符号を付して詳細な説明は省
略する。この実施例では、第1〜第4の各半導体スイッ
チ5A〜5Dに設けられるスナバ回路が、それぞれコン
デンサ7A〜7Dとダイオード8A〜8Dにより構成さ
れていて、コンデンサ7A〜7Dのエネルギーを電力消
費する抵抗はない。
FIG. 1 is a basic configuration of a neutral point clamp type inverter according to an embodiment of the present invention. The parts corresponding to those in the conventional FIG. 9 are denoted by the same reference numerals as those in FIG. 9 and detailed description thereof is omitted. In this embodiment, the snubber circuits provided in the first to fourth semiconductor switches 5A to 5D are respectively composed of capacitors 7A to 7D and diodes 8A to 8D, and consume energy of the capacitors 7A to 7D. There is no resistance.

【0021】第1〜第4の半導体スイッチ5A,5Dの
スナバ回路には、それぞれダイオード10A,10Bを
介して回生回路12A,12Dが設けられている。これ
らの回生回路方式は、図11に示した従来のPWM式イ
ンバータでのそれと同様である。これに対して、第2,
第3の半導体スイッチ5B,5Cのスナバ回路について
は、半導体スイッチ付きのダイオードすなわち逆阻止半
導体スイッチ11A,11Bを介して回生回路12B,
12Cが設けられている。
The snubber circuits of the first to fourth semiconductor switches 5A and 5D are provided with regenerative circuits 12A and 12D via diodes 10A and 10B, respectively. These regenerative circuit systems are similar to those in the conventional PWM inverter shown in FIG. On the other hand, the second
Regarding the snubber circuits of the third semiconductor switches 5B and 5C, a regenerative circuit 12B, a diode with a semiconductor switch, that is, reverse blocking semiconductor switches 11A and 11B, is used.
12C is provided.

【0022】図2は、図1の回生回路部をより具体的に
示したものである。第1の半導体スイッチ5A部の回生
回路12Aは、スナバコンデンサの電荷を一時蓄積する
ためのコンデンサ13Aと、チョッパ昇圧回路を構成す
るスイッチ14A,リアクトル15Aおよびダイオード
16Aにより構成されている。第2の半導体スイッチ5
B部の回生回路12Bは、同様にコンデンサ13Bと、
チョッパ昇圧回路を構成するスイッチ14B,リアクト
ル15Bおよびダイオード16Bにより構成されてい
る。第3の半導体スイッチ5C部の回生回路12Cは、
スナバコンデンサの電荷を一時蓄積するためのコンデン
サ13Cと、チョッパ昇圧回路を構成するスイッチ14
C,リアクトル15Cおよびダイオード16Cにより構
成されている。第4の半導体スイッチ5D部の回生回路
12Dは、同様にコンデンサ13Dと、チョッパ昇圧回
路を構成するスイッチ14D,リアクトル15Dおよび
ダイオード16Dにより構成されている。
FIG. 2 shows the regenerative circuit section of FIG. 1 more specifically. The regenerative circuit 12A of the first semiconductor switch 5A section is composed of a capacitor 13A for temporarily accumulating the electric charge of the snubber capacitor, a switch 14A, a reactor 15A and a diode 16A which constitute a chopper booster circuit. Second semiconductor switch 5
Similarly, the regenerative circuit 12B in the B section includes a capacitor 13B,
It is composed of a switch 14B, a reactor 15B and a diode 16B which form a chopper booster circuit. The regenerative circuit 12C of the third semiconductor switch 5C section is
A capacitor 13C for temporarily storing the electric charge of the snubber capacitor, and a switch 14 forming a chopper booster circuit.
It is composed of a C, a reactor 15C and a diode 16C. The regenerative circuit 12D of the fourth semiconductor switch 5D section is similarly composed of a capacitor 13D, a switch 14D, a reactor 15D and a diode 16D which form a chopper booster circuit.

【0023】この様に構成された中性点クランプ式イン
バータの基本動作は、従来の図9の場合と同様である。
したがってその詳細な動作説明は省略する。図3には、
各半導体スイッチ5A〜5Dの状態と負荷電流,出力端
子電圧、スナバコンデンサの電圧の関係をまとめて示し
てある。
The basic operation of the neutral point clamp type inverter thus constructed is the same as that of the conventional case of FIG.
Therefore, detailed description of the operation is omitted. In Figure 3,
The relationships among the states of the semiconductor switches 5A to 5D and the load current, the output terminal voltage, and the snubber capacitor voltage are shown together.

【0024】この図2に示す実施例において、スナバ回
路のエネルギー回生は、次のように行われる。すなわ
ち、第1の半導体スイッチ5Aがオフのときにそのスナ
バコンデンサ7Aに蓄えられた電荷は、第1の半導体ス
イッチ5Aがオンした時にダイオード10Aを介してコ
ンデンサ13Aに一旦転送され、回生回路12Aにより
コンデンサ2Aに回生される。同様に、第2の半導体ス
イッチ5Bがオフのときにそのスナバコンデンサ7Bに
蓄えられた電荷は、第2の半導体スイッチ5Bがオンし
た時に逆阻止スイッチ11Aを介してコンデンサ13B
に一旦転送され、回生回路12Bによりコンデンサ2B
に回生される。以下同様である。
In the embodiment shown in FIG. 2, energy regeneration of the snubber circuit is carried out as follows. That is, when the first semiconductor switch 5A is off, the electric charge stored in the snubber capacitor 7A is once transferred to the capacitor 13A via the diode 10A when the first semiconductor switch 5A is turned on, and the electric charge is regenerated by the regenerative circuit 12A. It is regenerated by the capacitor 2A. Similarly, the charge stored in the snubber capacitor 7B when the second semiconductor switch 5B is off is transmitted to the capacitor 13B via the reverse blocking switch 11A when the second semiconductor switch 5B is turned on.
To the capacitor 2B by the regenerative circuit 12B.
Regenerated to. The same applies hereinafter.

【0025】ただし以上の回生動作において、第1の半
導体スイッチ5Aと逆阻止半導体スイッチ11Aとは同
時にオン状態にならないように制御される。同様に、第
4の半導体スイッチ5Dと逆阻止半導体スイッチ11B
とは同時にオン状態にならないように制御される。たと
えば第2の半導体スイッチ5B部の逆阻止半導体スイッ
チ11Aは、第3の半導体スイッチ5Cと同期してオ
ン,オフ制御され、第3の半導体スイッチ5C部の逆阻
止半導体スイッチ11Bは、第2の半導体スイッチ5B
と同期してオン,オフ制御される。
However, in the above regenerative operation, the first semiconductor switch 5A and the reverse blocking semiconductor switch 11A are controlled so as not to be turned on at the same time. Similarly, the fourth semiconductor switch 5D and the reverse blocking semiconductor switch 11B
And are controlled so that they are not turned on at the same time. For example, the reverse blocking semiconductor switch 11A in the second semiconductor switch 5B section is controlled to be turned on and off in synchronization with the third semiconductor switch 5C, and the reverse blocking semiconductor switch 11B in the third semiconductor switch 5C section is set to the second blocking switch. Semiconductor switch 5B
ON / OFF control is performed in synchronization with.

【0026】従って、第3の半導体スイッチ5Cがオン
になった時に同時に逆阻止半導体スイッチ11Aがオン
になっており、その後第2の半導体スイッチ5Bがオフ
状態からオンになったときに、第2の半導体スイッチ5
B部のスナバコンデンサ7Bのエネルギーが逆阻止半導
体スイッチ11Aを介し、回生回路12Bを介して回生
される事になる。同様に、第2の半導体スイッチ5Bが
オンになった時に同時に逆阻止半導体スイッチ11Bが
オンになっており、その後第3の半導体スイッチ5Cが
オフ状態からオンになったときに、第3の半導体スイッ
チ5C部のスナバコンデンサ7Cのエネルギーが逆阻止
半導体スイッチ11Bを介し、回生回路12Cを介して
回生される。
Therefore, when the third semiconductor switch 5C is turned on, the reverse blocking semiconductor switch 11A is turned on at the same time, and when the second semiconductor switch 5B is turned on from the off state, the second semiconductor switch 5B is turned on. Semiconductor switch 5
The energy of the snubber capacitor 7B in the B section is regenerated through the reverse blocking semiconductor switch 11A and the regeneration circuit 12B. Similarly, when the second semiconductor switch 5B is turned on, the reverse blocking semiconductor switch 11B is turned on at the same time, and when the third semiconductor switch 5C is turned on from the off state, the third semiconductor switch 5C is turned on. The energy of the snubber capacitor 7C of the switch 5C portion is regenerated via the reverse blocking semiconductor switch 11B and the regeneration circuit 12C.

【0027】以上のようにこの実施例によれば、スナバ
コンデンサのエネルギーを抵抗で電力として消費させる
ことなく回収して、高効率の直流/交流変換を行うイン
バータが得られる。
As described above, according to this embodiment, the energy of the snubber capacitor is recovered without being consumed as electric power by the resistor, and an inverter for performing highly efficient DC / AC conversion can be obtained.

【0028】図4は、本発明を3相インバータに適用し
た実施例である。その基本構成は、図1の実施例と同様
であり、従って図1と対応する部分には図1と同一符号
を付してある。図示のように多相インバータの場合、各
相の回生回路は共用することができる。
FIG. 4 shows an embodiment in which the present invention is applied to a three-phase inverter. The basic structure is the same as that of the embodiment shown in FIG. 1, and therefore, the portions corresponding to those in FIG. 1 are designated by the same reference numerals. In the case of a multi-phase inverter as shown in the figure, the regenerative circuit of each phase can be shared.

【0029】図5は、図1の実施例の各半導体スイッチ
の直列素子数を増やした場合の実施例である。その基本
構成はやはり、図1の実施例と同様であり、従って図1
と対応する部分には図1と同一符号を付してある。図の
場合、主回路のアームを構成するスイッチ素子数が3個
となっている。直列接続された3個の半導体スイッチは
同時にオン,オフし、各々の回生回路には3個分のスナ
バコンデンサのエネルギーが回収される。なお、本構成
では、スナバコンデンサはダイオードを介してスイッチ
14、回生回路に接続されている。したがって、スイッ
チ14が逆阻止でなくても電流は一方向にしか流れな
い。図6は、図5の実施例における逆阻止半導体スイッ
チ11A,11Bのダイオード接続を若干変更した実施
例である。
FIG. 5 shows an embodiment in which the number of series elements of each semiconductor switch of the embodiment of FIG. 1 is increased. The basic structure is the same as that of the embodiment shown in FIG.
The same reference numerals as those in FIG. 1 are attached to the portions corresponding to. In the case of the figure, the number of switch elements forming the arm of the main circuit is three. The three semiconductor switches connected in series are turned on and off at the same time, and the energy of three snubber capacitors is recovered in each regenerative circuit. In this configuration, the snubber capacitor is connected to the switch 14 and the regenerative circuit via the diode. Therefore, even if switch 14 is not reverse blocking, current will only flow in one direction. FIG. 6 is an embodiment in which the diode connection of the reverse blocking semiconductor switches 11A and 11B in the embodiment of FIG. 5 is slightly changed.

【0030】図7は、本発明を4値インバータに適用し
た実施例である。4値インバータを構成するには図示の
ように、3個の直列接続された直流電圧源1と、6個の
直列接続された逆導通半導体スイッチ5A〜5Fが用い
られる。各半導体スイッチに設けられるスナバ回路の構
成、およびそれらに設けられる回生回路の構成は、基本
的に図1の実施例と同様である。
FIG. 7 shows an embodiment in which the present invention is applied to a four-valued inverter. To configure a four-valued inverter, as shown in the figure, three DC voltage sources 1 connected in series and six reverse conducting semiconductor switches 5A to 5F connected in series are used. The configuration of the snubber circuit provided in each semiconductor switch and the configuration of the regenerative circuit provided therein are basically the same as those of the embodiment of FIG.

【0031】3個の直流電圧源により、a点,b点,c
点,d点の電位がそれぞれ、3Vs,2Vs ,Vs ,0
になっているとすると、各半導体スイッチの状態と負荷
電流および出力端子電圧の関係は、図8に示したように
なる。回生回路の動作は、図1の実施例の場合と同様で
ある。
With three DC voltage sources, points a, b, and c
The potentials at points d and 3 are 3Vs, 2Vs, Vs and 0, respectively.
Then, the relation among the states of the respective semiconductor switches and the load current and the output terminal voltage is as shown in FIG. The operation of the regenerative circuit is similar to that of the embodiment of FIG.

【0032】[0032]

【発明の効果】以上説明したように本発明によれば、中
性点クランプ式インバータにおいて、スナバコンデンサ
のエネルギーを回収して、高効率の直流/交流変換を行
うことができる。
As described above, according to the present invention, in the neutral point clamp type inverter, it is possible to recover the energy of the snubber capacitor and perform high-efficiency DC / AC conversion.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る中性点クランプ式イン
バータの構成を示す図。
FIG. 1 is a diagram showing a configuration of a neutral point clamp type inverter according to an embodiment of the present invention.

【図2】同実施例の回生回路部を具体化した構成を示す
図。
FIG. 2 is a diagram showing a configuration embodying a regenerative circuit section of the embodiment.

【図3】同実施例の各部の動作状態を示す図。FIG. 3 is a diagram showing an operating state of each unit of the embodiment.

【図4】本発明を3相インバータに適用した実施例を示
す図。
FIG. 4 is a diagram showing an embodiment in which the present invention is applied to a three-phase inverter.

【図5】図1の半導体スイッチ直列素子数を増やした実
施例を示す図。
5 is a diagram showing an embodiment in which the number of semiconductor switch series elements in FIG. 1 is increased.

【図6】同じく図1の半導体スイッチ直列素子数を増や
した実施例を示す図。
FIG. 6 is a view showing an embodiment in which the number of semiconductor switch series elements in FIG. 1 is also increased.

【図7】本発明を4値インバータに適用した実施例を示
す図。
FIG. 7 is a diagram showing an embodiment in which the present invention is applied to a four-value inverter.

【図8】同実施例の各部の動作状態を示す図。FIG. 8 is a diagram showing an operating state of each unit of the embodiment.

【図9】従来の中性点クランプ式インバータの構成を示
す図。
FIG. 9 is a diagram showing a configuration of a conventional neutral point clamp type inverter.

【図10】同従来例の各部の動作状態を示す図。FIG. 10 is a diagram showing an operating state of each unit of the conventional example.

【図11】回生機能付きのスナバ回路を持つPWMイン
バータの構成例を示す図。
FIG. 11 is a diagram showing a configuration example of a PWM inverter having a snubber circuit with a regeneration function.

【符号の説明】[Explanation of symbols]

1…直流電圧源、 2…コンデンサ、 3…負荷、 4…リアクトル、 5…逆導通半導体スイッチ、 6…ダイオード、 7…スナバコンデンサ、 8…スナバダイオード、 10…ダイオード、 11…逆阻止半導体スイッチ、 12…回生回路、 13…コンデンサ、 14…スイッチ、 15…リアクトル、 16…ダイオード。 DESCRIPTION OF SYMBOLS 1 ... DC voltage source, 2 ... Capacitor, 3 ... Load, 4 ... Reactor, 5 ... Reverse conducting semiconductor switch, 6 ... Diode, 7 ... Snubber capacitor, 8 ... Snubber diode, 10 ... Diode, 11 ... Reverse blocking semiconductor switch, 12 ... Regenerative circuit, 13 ... Capacitor, 14 ... Switch, 15 ... Reactor, 16 ... Diode.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】直流電圧源と、 この直流電圧源の正側端子および負側端子と中性点の間
にそれぞれ設けられたコンデンサと、 前記直流電圧源の正側端子と交流出力端子の間にリアク
トルを介して接続された第1および第2の半導体スイッ
チと、 前記直流電圧源の負側端子と前記交流出力端子の間にリ
アクトルを介して接続された第3および第4の半導体ス
イッチと、 前記第1〜第4の半導体スイッチにそれぞれ並列に設け
られた,ダイオードとコンデンサが直列接続されたスナ
バ回路と、 前記第2の半導体スイッチのスナバ回路におけるダイオ
ードとコンデンサの接続点と前記中性点の間に、前記第
3の半導体スイッチと同期して動作する逆阻止半導体ス
イッチを介して設けられた正側回生回路と、 前記第3の半導体スイッチのスナバ回路におけるダイオ
ードとコンデンサの接続点と前記中性点の間に、前記第
2の半導体スイッチと同期して動作する逆阻止半導体ス
イッチを介して設けられた負側回生回路と、 を備えたことを特徴とする中性点クランプ式インバー
タ。
1. A direct current voltage source, a capacitor provided between a positive side terminal and a negative side terminal of the direct current voltage source and a neutral point respectively, and a positive side terminal of the direct current voltage source and an alternating current output terminal. First and second semiconductor switches connected to each other via a reactor, and third and fourth semiconductor switches connected via a reactor between the negative terminal of the DC voltage source and the AC output terminal. A snubber circuit in which a diode and a capacitor are connected in series, the snubber circuit being provided in parallel with each of the first to fourth semiconductor switches; a connection point of the diode and the capacitor in the snubber circuit of the second semiconductor switch; A positive-side regenerative circuit provided between the points via a reverse blocking semiconductor switch that operates in synchronization with the third semiconductor switch, and a snubber circuit of the third semiconductor switch. And a negative side regenerative circuit provided between the connection point of the diode and the capacitor and the neutral point via a reverse blocking semiconductor switch that operates in synchronization with the second semiconductor switch. The neutral point clamp type inverter.
JP4002378A 1992-01-09 1992-01-09 Clamped neutral inverter Pending JPH05191980A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4002378A JPH05191980A (en) 1992-01-09 1992-01-09 Clamped neutral inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4002378A JPH05191980A (en) 1992-01-09 1992-01-09 Clamped neutral inverter

Publications (1)

Publication Number Publication Date
JPH05191980A true JPH05191980A (en) 1993-07-30

Family

ID=11527583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4002378A Pending JPH05191980A (en) 1992-01-09 1992-01-09 Clamped neutral inverter

Country Status (1)

Country Link
JP (1) JPH05191980A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001224172A (en) * 2000-02-09 2001-08-17 Mitsubishi Electric Corp Power converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001224172A (en) * 2000-02-09 2001-08-17 Mitsubishi Electric Corp Power converter

Similar Documents

Publication Publication Date Title
US6995992B2 (en) Dual bridge matrix converter
JP2754411B2 (en) Snubber circuit of power converter
US5461556A (en) Power converter
US4489371A (en) Synthesized sine-wave static generator
JPH06276609A (en) Electric drive system
JPS6160667B2 (en)
US4570212A (en) Silicon controlled rectifier polyphase bridge inverter commutated with gate-turn-off thyristor
WO2001039357A1 (en) Clamped bidirectional power switches
JPH0759359A (en) Power converter for power regeneration
JP3249295B2 (en) Bridge circuit and inverter device
JPH05191980A (en) Clamped neutral inverter
US4506319A (en) Inductively commutated thyristor inverter
JPH08308255A (en) Charger of battery for electric vehicle
JP3170368B2 (en) Inverter device
JPH0669316B2 (en) Power regeneration control circuit for power converter
JP2002320390A (en) Power storage apparatus
JPH0731158A (en) Snubber energy recovery circuit for power converter
JP3082858B2 (en) PWM inverter device
JPS586078A (en) Inverter
JP2900322B2 (en) Snubber circuit of self-extinguishing element in power converter
JP3004774B2 (en) Snubber circuit
JP2555621B2 (en) Inverter energy recovery circuit
JP2528811B2 (en) Power converter
JPH05161359A (en) Ac/dc converter
JP3117457B2 (en) Snubber circuit