JPH05191279A - A/d converter - Google Patents

A/d converter

Info

Publication number
JPH05191279A
JPH05191279A JP4019591A JP1959192A JPH05191279A JP H05191279 A JPH05191279 A JP H05191279A JP 4019591 A JP4019591 A JP 4019591A JP 1959192 A JP1959192 A JP 1959192A JP H05191279 A JPH05191279 A JP H05191279A
Authority
JP
Japan
Prior art keywords
voltage
analog input
power supply
input terminal
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4019591A
Other languages
Japanese (ja)
Inventor
Seiichiro Asari
誠一郎 浅利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4019591A priority Critical patent/JPH05191279A/en
Publication of JPH05191279A publication Critical patent/JPH05191279A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To control freely a voltage applied to an analog input terminal not in use by employing a power supply for a selector switch element independently of a drive power supply. CONSTITUTION:When selection signals X0 and X1 whose levels are respectively H, L are given to an A/D converter 10 via inverters 15a, 15b, a transmission gate 14a is closed and a transmission gate 14b is opened. In this case, even when a voltage of 0-AVCC is inputted to an analog input terminal AN1, there is no problem, but when a voltage in excess of the drive power supply voltage AVcc is inputted to the analog input terminal AN1, it becomes a cause to malfunction. Then the voltage of the power supply to activate the transmission gates 14a, 14b at the analog input terminals AN0, AN1 is set to voltage terminals AVcc0, AVcc1. When the voltages AVcc, AVcc0 are set to 5(V) and the voltage AVcc1 is set to 6(V), a voltage input up to 6(V) is attained for the analog input terminal AN1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、アナログ電圧値をデ
ィジタル値に変換するA/D変換装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an A / D converter for converting an analog voltage value into a digital value.

【0002】[0002]

【従来の技術】図2は従来のA/D変換装置を示すブロ
ック図である。図2において、10はA/D変換装置、
11はコンパレータ、12はA/D変換結果が入る変換
レジスタ、13はラダー抵抗、14はアナログ入力を選
択するトランスミッションゲート、X0,X1はトランス
ミッションゲート14のスイッチをオン・オフする選択
信号、AN0,AN1はアナログ電圧を入力するアナログ
入力端子、Vrefは基準電圧である。なお、図2で
は、説明しやすいように、2チャンネルのA/D変換装
置を示している。また図3は、図2のトランスミッショ
ンゲート14の断面図であり、ANnは入力端子、Xn
選択信号、P(+)はP型の領域、N(+),N(−)
はN型の領域である。
2. Description of the Related Art FIG. 2 is a block diagram showing a conventional A / D converter. In FIG. 2, 10 is an A / D converter,
Reference numeral 11 is a comparator, 12 is a conversion register in which an A / D conversion result is entered, 13 is a ladder resistor, 14 is a transmission gate for selecting an analog input, X 0 and X 1 are selection signals for turning on / off the switch of the transmission gate 14, AN 0 and AN 1 are analog input terminals for inputting an analog voltage, and Vref is a reference voltage. It should be noted that FIG. 2 shows a two-channel A / D conversion device for ease of explanation. 3 is a sectional view of the transmission gate 14 of FIG. 2, where AN n is an input terminal, X n is a selection signal, P (+) is a P-type region, and N (+) and N (−).
Is an N-type region.

【0003】次に、従来のA/D変換装置の動作につい
て説明する。現在、半導体装置に形成されるA/D変換
装置は、そのほとんどが逐次近似法を用いたものであ
る。すなわち、例えば、選択信号X0=‘H’,X1
‘L’でアナログ入力端子AN0が選択されると(この
とき、アナログ入力端子AN1 は非選択である。)、ア
ナログ入力端子AN0 を介してアナログ電圧がコンパレ
ータ11に入力される。入力されたアナログ電圧は、コ
ンパレータ11によってラダー抵抗13の基準電圧と比
較される。この結果、入力されたアナログ電圧は変換レ
ジスタ12によって0〜Vrefボルトの間をnビット
の分解能でディジタル値に変換される。例えば変換レジ
スタ12が8ビット構成(n=8とする)とすると、
‘00’〜‘FF’までのディジタル値に変換できるわ
けである。なお、変換についての詳細な説明は、この発
明とは直接係わりがないので省略する。また、マイクロ
コンピュータなどにA/D変換装置を内蔵させる場合に
は、マイクロコンピュータそのものの電源とA/D変換
装置の電源は精度上別々にしていた。例えば図2のA/
D変換装置をマイクロコンピュータに内蔵させる場合、
A/D変換装置用の駆動電源AVccの他に、マイクロコ
ンピュータ用の電源を別に設けていた。
Next, the operation of the conventional A / D converter will be described. At present, most of the A / D conversion devices formed in semiconductor devices use the successive approximation method. That is, for example, the selection signals X 0 = 'H', X 1 =
When the analog input terminal AN 0 is selected by “L” (at this time, the analog input terminal AN 1 is not selected), the analog voltage is input to the comparator 11 via the analog input terminal AN 0 . The input analog voltage is compared with the reference voltage of the ladder resistor 13 by the comparator 11. As a result, the input analog voltage is converted by the conversion register 12 into a digital value with a resolution of n bits between 0 and Vref volts. For example, if the conversion register 12 has an 8-bit configuration (n = 8),
It can be converted into a digital value from "00" to "FF". A detailed description of the conversion will be omitted because it is not directly related to the present invention. Further, when the A / D converter is built in a microcomputer or the like, the power source of the microcomputer itself and the power source of the A / D converter are separated from each other for accuracy. For example, A / in FIG.
When the D converter is built into the microcomputer,
In addition to the drive power source AV cc for the A / D converter, a power source for the microcomputer was separately provided.

【0004】[0004]

【発明が解決しようとする課題】従来のA/D変換装置
は、以上のように構成されているので、図2のアナログ
入力端子AN0を選択し、アナログ入力端子AN1を使用
しないときに、アナログ入力端子AN1 に駆動電源の電
圧AVccを越える電圧をかけられないという問題があっ
た。すなわち、アナログ入力端子AN1 は、スイッチ素
子であるトランスミッションゲート14と接続されてい
るので、アイランド電位(PMOS基盤にかかる電圧)
がAVccになっており、これを越える電圧がアナログ入
力端子AN1 にかかると、順方向に大電流が流れ、ラッ
チアップなどを誘発し、動作不良の要因となる。
Since the conventional A / D converter is configured as described above, when the analog input terminal AN 0 of FIG. 2 is selected and the analog input terminal AN 1 is not used. However, there is a problem that a voltage exceeding the drive power source voltage AV cc cannot be applied to the analog input terminal AN 1 . That is, since the analog input terminal AN 1 is connected to the transmission gate 14 which is a switching element, the island potential (voltage applied to the PMOS substrate)
Is AV cc , and if a voltage exceeding this is applied to the analog input terminal AN 1 , a large current flows in the forward direction, which causes latch-up and the like, which causes malfunction.

【0005】この発明は、上記問題点を解消するために
なされたもので、未使用のアナログ入力端子に、駆動電
源の電圧以上の電圧をかけても問題のないA/D変換装
置を提供することを目的とする。
The present invention has been made in order to solve the above problems, and provides an A / D converter which does not cause a problem even when a voltage higher than the voltage of the driving power supply is applied to an unused analog input terminal. The purpose is to

【0006】[0006]

【課題を解決するための手段】この発明に係るA/D変
換装置は、図1で示すように、それぞれアナログ電圧が
供給される選択スイッチ素子(トランスミッションゲー
ト14a,14b)と、基準値出力手段(ラダー抵抗1
3)からの基準電圧と、上記選択スイッチ素子のいずれ
かを介して入力されるアナログ電圧とを比較するコンパ
レータ11と、このコンパレータの出力をディジタル値
で表示する変換レジスタ12と、駆動電源AVccとを有
するA/D変換器10より成るA/D変換装置におい
て、上記選択スイッチ素子の電源として、上記駆動電源
とは独立の電源を設定した。このように、選択スイッチ
素子と対応するアナログ入力端子ごとに、独立の電源を
設定する電源電圧端子を設けた。
The A / D converter according to the present invention, as shown in FIG. 1, includes selection switch elements (transmission gates 14a, 14b) to which analog voltages are respectively supplied and reference value output means. (Ladder resistance 1
3) A comparator 11 for comparing the reference voltage from the above and an analog voltage input via any of the selection switch elements, a conversion register 12 for displaying the output of this comparator as a digital value, and a drive power source AVcc. In the A / D conversion device including the A / D converter 10 having the above, a power supply independent of the drive power supply is set as the power supply of the selection switch element. In this way, a power supply voltage terminal for setting an independent power supply is provided for each analog input terminal corresponding to the selection switch element.

【0007】[0007]

【作用】この発明によるA/D変換装置は、上記選択ス
イッチ素子の電源として、上記駆動電源とは独立の電源
を設定し、アナログ入力端子ごとに電源を設けているた
め、未使用のアナログ入力端子にその電源電圧端子ごと
に電圧設定をかえられ、駆動電源の電圧よりも高い電圧
をかけられる。
In the A / D converter according to the present invention, a power source independent of the drive power source is set as the power source of the selection switch element, and a power source is provided for each analog input terminal. The power supply voltage can be changed for each terminal, and a voltage higher than the voltage of the drive power supply can be applied.

【0008】[0008]

【実施例】以下、この発明の一実施例を図について説明
する。図1は、この発明の一実施例を示すA/D変換装
置のブロック図であり、2チャンネルのアナログ入力が
可能な装置である。図1において、10はA/D変換装
置、11はコンパレータ、12は変換レジスタ、13は
基準値出力手段としてのラダー抵抗、14a,14bは
アナログ電圧が入力されるアナログ入力端子を選択する
選択スイッチ素子としてのトランスミッションゲート、
AVcc0,AVcc1はトランスミッションゲートのPMO
S基板(アイランド)に係る電源電圧用端子、AVcc
A/D変換装置の駆動電源の電圧、AN0,AN1はアナ
ログ入力端子である。電源電圧用端子AVcc0,AVcc1
はそれぞれ、駆動電源の電圧AVccと独立しており、電
源電圧用端子のそれぞれに任意の電圧が設定される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of an A / D converter according to an embodiment of the present invention, which is a device capable of 2-channel analog input. In FIG. 1, 10 is an A / D converter, 11 is a comparator, 12 is a conversion register, 13 is a ladder resistor as a reference value output means, and 14a and 14b are selection switches for selecting an analog input terminal to which an analog voltage is input. Transmission gate as an element,
AV cc0 and AV cc1 are transmission gate PMO
A power supply voltage terminal for the S substrate (island), AV cc is the voltage of the drive power supply of the A / D converter, and AN 0 and AN 1 are analog input terminals. Power supply voltage terminals AV cc0 , AV cc1
Are independent of the drive power supply voltage AV cc, and an arbitrary voltage is set to each of the power supply voltage terminals.

【0009】次に、この実施例の動作について説明す
る。A/D変換装置10によるA/D変換の方法そのも
のについては、従来と同じであるため、説明を省略す
る。A/D変換装置10に選択信号X0=‘H’,X1
‘L’がインバータ15a,15bを介して与えられる
と、トランスミッションゲート14aはオン、トランス
ミッションゲート14bはオフする。このとき、アナロ
グ入力端子AN1 に0〜AVccの電圧が入力されても、
問題はないが、そのアナログ入力端子AN1 に駆動電源
AVccを越える電源の電圧が入力されると、既述した理
由で不具合動作の要因となる。したがって、アナログ入
力端子AN0,AN1のそれぞれのトランスミッションゲ
ート14a,14bを動作させるそれぞれの電源を電源
(電圧用端子)AVcc0,AVcc1に設定する。(例え
ば、電源電圧用端子AVcc0 にV1(v)の電源、電源
電圧用端子にV2(v)を設定する。このことにより、
例えば、アナログ入力端子AN0を使用、アナログ入力
端子AN1を未使用の状態とするとき、AVcc=AVcc0
=5(v),AVcc1=6(v)とすれば、アナログ入
力端子AN1には6(v)までの電圧入力が可能とな
る。
Next, the operation of this embodiment will be described. Since the A / D conversion method itself by the A / D conversion device 10 is the same as the conventional method, description thereof will be omitted. The selection signals X 0 = 'H', X 1 = are sent to the A / D converter 10.
When "L" is applied via the inverters 15a and 15b, the transmission gate 14a is turned on and the transmission gate 14b is turned off. At this time, even if a voltage of 0 to AV cc is input to the analog input terminal AN 1 ,
Although there is no problem, if a voltage of the power supply exceeding the drive power supply AV cc is input to the analog input terminal AN 1 , it will cause a malfunction for the reasons described above. Therefore, the respective power supplies for operating the transmission gates 14a, 14b of the analog input terminals AN 0 , AN 1 are set to the power supplies (voltage terminals) AV cc0 , AV cc1 . (For example, the power supply voltage terminal AV cc0 is set to V1 (v) and the power supply voltage terminal is set to V2 (v).
For example, when the analog input terminal AN 0 is used and the analog input terminal AN 1 is unused, AV cc = AV cc0
= 5 (v) and AV cc1 = 6 (v), a voltage of up to 6 (v) can be input to the analog input terminal AN 1 .

【0010】なお、上記実施例では2チャンネルのアナ
ログ入力が可能なA/D変換装置の場合について説明し
たが、チャンネルの数は上記実施例に限定されるもので
はない。チャンネルの数が増加または減少した場合は、
チャンネルの数に合わせて、電源電圧端子を設ければよ
い。従って、一般に、nチャンネルのアナログ入力に対
し、それぞれn個の電源電圧用端子を設ければよいこと
になる。
In the above embodiment, the case of an A / D converter capable of analog input of 2 channels has been described, but the number of channels is not limited to that in the above embodiment. If the number of channels increases or decreases,
Power supply voltage terminals may be provided in accordance with the number of channels. Therefore, in general, n power supply voltage terminals should be provided for each of the n-channel analog inputs.

【0011】[0011]

【発明の効果】以上のように、この発明によれば、選択
スイッチ素子の電源を駆動電源とは独立の電源とする構
成としたため、未使用のアナログ入力端子にかけられる
電圧を自由にコントロールできるという効果がある。
As described above, according to the present invention, since the power source of the selection switch element is independent of the drive power source, the voltage applied to the unused analog input terminal can be freely controlled. effective.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例を示すA/D変換装置のブ
ロック図である。
FIG. 1 is a block diagram of an A / D conversion device showing an embodiment of the present invention.

【図2】従来のA/D変換装置のブロック図であるFIG. 2 is a block diagram of a conventional A / D conversion device.

【図3】図2の装置におけるトランスミッションゲート
の断面図である。
3 is a cross-sectional view of a transmission gate in the device of FIG.

【符号の説明】[Explanation of symbols]

10 A/D変換装置 11 コンパレータ 12 変換レジスタ 13 ラダー抵抗 14a,14b トランスミッションゲート 10 A / D converter 11 Comparator 12 Conversion register 13 Ladder resistance 14a, 14b Transmission gate

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成4年9月4日[Submission date] September 4, 1992

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0004[Correction target item name] 0004

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0004】[0004]

【発明が解決しようとする課題】従来のA/D変換装置
は、以上のように構成されているので、図2のアナログ
入力端子AN0を選択し、アナログ入力端子AN1を使用
しないときに、アナログ入力端子AN1 に駆動電源の電
圧AVccを越える電圧をかけられないという問題があっ
た。すなわち、アナログ入力端子AN1 は、スイッチ素
子であるトランスミッションゲート14と接続されてい
るので、アイランド電位(PMOS基にかかる電圧)
がAVccになっており、これを越える電圧がアナログ入
力端子AN1 にかかると、順方向に大電流が流れ、ラッ
チアップなどを誘発し、動作不良の要因となる。
Since the conventional A / D converter is configured as described above, when the analog input terminal AN 0 of FIG. 2 is selected and the analog input terminal AN 1 is not used. However, there is a problem that a voltage exceeding the drive power source voltage AV cc cannot be applied to the analog input terminal AN 1 . That is, the analog input terminal AN 1, since it is connected to the transmission gate 14 is a switch element, the island potential (voltage applied to the PMOS board)
Is AV cc , and if a voltage exceeding this is applied to the analog input terminal AN 1 , a large current flows in the forward direction, which causes latch-up and the like, which causes malfunction.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 それぞれアナログ電圧が供給される選択
スイッチ素子と、基準値出力手段からの基準電圧と、上
記選択スイッチ素子のいずれかを介して入力されるアナ
ログ電圧とを比較するコンパレータと、このコンパレー
タの出力をディジタル値で表示する変換レジスタと、駆
動電圧とを有するA/D変換器より成るA/D変換装置
において、上記選択スイッチ素子の電源として、上記駆
動電源とは独立の電源を設定したことを特徴とするA/
D変換装置。
1. A selection switch element to which an analog voltage is respectively supplied, a comparator for comparing a reference voltage from a reference value output means, and an analog voltage input via any one of the selection switch elements, In an A / D converter comprising an A / D converter having a conversion register for displaying the output of a comparator as a digital value and a drive voltage, a power supply independent of the drive power supply is set as a power supply for the selection switch element. A / characterized by having done
D converter.
JP4019591A 1992-01-08 1992-01-08 A/d converter Pending JPH05191279A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4019591A JPH05191279A (en) 1992-01-08 1992-01-08 A/d converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4019591A JPH05191279A (en) 1992-01-08 1992-01-08 A/d converter

Publications (1)

Publication Number Publication Date
JPH05191279A true JPH05191279A (en) 1993-07-30

Family

ID=12003495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4019591A Pending JPH05191279A (en) 1992-01-08 1992-01-08 A/d converter

Country Status (1)

Country Link
JP (1) JPH05191279A (en)

Similar Documents

Publication Publication Date Title
KR900008821B1 (en) Digital to analog converter
KR960701510A (en) INTEGRATED CIRCUIT OPER-ATING FROM DIFFERENT POWER SUPPLIES
US5600269A (en) Low power consumption comparator circuit
US4045793A (en) Digital to analog converter
US5184129A (en) Switchable DAC with current surge protection
JPH04277920A (en) Level shift circuit
US5218364A (en) D/a converter with variable biasing resistor
JPH1093436A (en) Digital/analog conversion circuit
US6724333B1 (en) Digital-to-analog converter
US5023614A (en) Switchable DAC with current surge protection
US5706006A (en) Operational amplifier incorporating current matrix type digital-to-analog converter
JP2002204132A (en) Precision differential switched current source
JPH0519848B2 (en)
US6181265B1 (en) Non-linear digital-to-analog converter
US7277036B2 (en) Digital-to-analog converting circuit
KR900007378B1 (en) R-2r type a/d converting circuitry
JPH05191279A (en) A/d converter
US6232804B1 (en) Sample hold circuit having a switch
JPH05167364A (en) Semiconductor circuit
JPH06289369A (en) Liquid crystal driving device
KR100230403B1 (en) Current selecting apparatus in system having DAC and VIC
JPH05284024A (en) Semiconductor integrated circuit
JPH084229B2 (en) Two-value-four-value conversion circuit
KR0153045B1 (en) Video encoder
JPH0685676A (en) A/d conversion circuit of r-string system

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees