JPH05190789A - 非揮発性メモリ・セル - Google Patents
非揮発性メモリ・セルInfo
- Publication number
- JPH05190789A JPH05190789A JP8145092A JP8145092A JPH05190789A JP H05190789 A JPH05190789 A JP H05190789A JP 8145092 A JP8145092 A JP 8145092A JP 8145092 A JP8145092 A JP 8145092A JP H05190789 A JPH05190789 A JP H05190789A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- diode
- comparator
- reference voltage
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】 （修正有）
【目的】自動車用に使用するための非揮発生（プログラ
マブル）読取専用記憶装置を提供する。 【構成】正常状態にあるとき一つの論理状態を示し、短
絡させるために溶融させると他の論理が作られるpnダイ
オード２、および、ダイオード２の論理状態を検出する
ための手段４を含んでおり、ダイオード２両端に検出電
圧を作るための手段、検出電圧を正常の接合電圧より大
きい第１基準電圧と比較するための第１比較器手段
Ｃ１、検出電圧を、正常の接合電圧より小さいが溶融接
合電圧より大きい第２基準電圧と比較するための第２比
較器手段Ｃ２、および、検出電圧が第１基準電圧と第２
基準電圧との間である場合は第１値を導出し、検出電圧
が第１基準電圧と第２基準電圧との間でない場合は第２
値を有する出力信号を導出するため、第１，第２比較器
手段に応答する手段６から構成される。
マブル）読取専用記憶装置を提供する。 【構成】正常状態にあるとき一つの論理状態を示し、短
絡させるために溶融させると他の論理が作られるpnダイ
オード２、および、ダイオード２の論理状態を検出する
ための手段４を含んでおり、ダイオード２両端に検出電
圧を作るための手段、検出電圧を正常の接合電圧より大
きい第１基準電圧と比較するための第１比較器手段
Ｃ１、検出電圧を、正常の接合電圧より小さいが溶融接
合電圧より大きい第２基準電圧と比較するための第２比
較器手段Ｃ２、および、検出電圧が第１基準電圧と第２
基準電圧との間である場合は第１値を導出し、検出電圧
が第１基準電圧と第２基準電圧との間でない場合は第２
値を有する出力信号を導出するため、第１，第２比較器
手段に応答する手段６から構成される。
Description
【０００１】
【産業上の利用分野】この発明は、自動車用において使
用するための非揮発性（プログラマブル）読取り専用記
憶装置に関する。
用するための非揮発性（プログラマブル）読取り専用記
憶装置に関する。
【０００２】
【従来の技術】様々なプログラマブル読取り専用記憶装
置(ROM) が知られている。一部のROMには、高電流パル
スによって、または、紫外線光による照射によって遮断
される溶融可能な接続要素が含まれている。別の一方法
は、ダイオードに回路を開かせるため、正常の破壊電圧
よりはるかに高い逆方向高電圧をツェナー・ダイオード
に与える方法である。
置(ROM) が知られている。一部のROMには、高電流パル
スによって、または、紫外線光による照射によって遮断
される溶融可能な接続要素が含まれている。別の一方法
は、ダイオードに回路を開かせるため、正常の破壊電圧
よりはるかに高い逆方向高電圧をツェナー・ダイオード
に与える方法である。
【０００３】
【発明が解決しようとする課題】上記のタイプのプログ
ラマブル・メモリすべてが抱える問題は、12ボルトのバ
ッテリ電源のみを使用し、現場におけるエレメントのプ
ログラミングが要求される自動車用途に上記のプログラ
マブル・メモリが適していないことである。さらに、溶
融可能な接続要素タイプのメモリは必ず信頼できるとは
限らない。
ラマブル・メモリすべてが抱える問題は、12ボルトのバ
ッテリ電源のみを使用し、現場におけるエレメントのプ
ログラミングが要求される自動車用途に上記のプログラ
マブル・メモリが適していないことである。さらに、溶
融可能な接続要素タイプのメモリは必ず信頼できるとは
限らない。
【０００４】近傍に金属層を備えたpnダイオード接合を
提供することが提案されて来た。正常状態にあるとき、
前記ダイオードは一つの論理状態を示し、別の論理状態
は、ダイオードの接合部位への金属イオンまたは原子の
移動により、接合を溶融させるために十分な順バイアス
方向の低電圧電流パルスを前記ダイオードに与えること
によって形成される。
提供することが提案されて来た。正常状態にあるとき、
前記ダイオードは一つの論理状態を示し、別の論理状態
は、ダイオードの接合部位への金属イオンまたは原子の
移動により、接合を溶融させるために十分な順バイアス
方向の低電圧電流パルスを前記ダイオードに与えること
によって形成される。
【０００５】前記の構成に伴う問題は、前記電流パルス
が前記金属層の電気的連続性を破壊し、開回路をもたら
すことがあることである。さらに、本来であれば正確に
プログラムされたダイオード接合の寿命中にさらに金属
の移動があれば、電気回路が破壊されることである。
が前記金属層の電気的連続性を破壊し、開回路をもたら
すことがあることである。さらに、本来であれば正確に
プログラムされたダイオード接合の寿命中にさらに金属
の移動があれば、電気回路が破壊されることである。
【０００６】この発明の目的は、前記の諸問題を克服す
ることである。
ることである。
【０００７】
【課題を解決するための手段】この発明は、正常状態に
あるとき一つの論理状態を示し、短絡させるために溶融
させると他の論理が作られるpnダイオード１個、およ
び、前記ダイオードの論理状態を検出するための手段を
含み、前記ダイオード両端に検出電圧を導出するための
手段、前記検出電圧を、正常の接合電圧より大きい第１
基準電圧と比較するための第１比較器手段、前記検出電
圧を、正常の接合電圧より小さいが溶融接合電圧より大
きい第２基準電圧と比較するための第２比較器手段、お
よび、前記検出電圧が前記第１基準電圧と前記第２基準
電圧との間である場合は第１値を導出し、前記検出電圧
が前記第１基準電圧と前記第２基準電圧との間でない場
合は第２値を持つ出力信号を導出するため、前記第１，
第２比較器手段に応答する手段、から構成される。
あるとき一つの論理状態を示し、短絡させるために溶融
させると他の論理が作られるpnダイオード１個、およ
び、前記ダイオードの論理状態を検出するための手段を
含み、前記ダイオード両端に検出電圧を導出するための
手段、前記検出電圧を、正常の接合電圧より大きい第１
基準電圧と比較するための第１比較器手段、前記検出電
圧を、正常の接合電圧より小さいが溶融接合電圧より大
きい第２基準電圧と比較するための第２比較器手段、お
よび、前記検出電圧が前記第１基準電圧と前記第２基準
電圧との間である場合は第１値を導出し、前記検出電圧
が前記第１基準電圧と前記第２基準電圧との間でない場
合は第２値を持つ出力信号を導出するため、前記第１，
第２比較器手段に応答する手段、から構成される。
【０００８】したがって、この発明に従えば、比較器手
段は排他的論理和機能を提供する。すなわち、比較器の
出力値が相違すれば、出力信号は第１値（ダイオード接
合が溶融し、短絡していること、または、電気的連続性
が破壊されており、開回路になっていることを示す）を
有し、比較器値が同じであれば、出力信号は第２値（ダ
イオード接合が正常状態であることを示す）を有する。
段は排他的論理和機能を提供する。すなわち、比較器の
出力値が相違すれば、出力信号は第１値（ダイオード接
合が溶融し、短絡していること、または、電気的連続性
が破壊されており、開回路になっていることを示す）を
有し、比較器値が同じであれば、出力信号は第２値（ダ
イオード接合が正常状態であることを示す）を有する。
【０００９】
【実施例】添付図面を参照して、この発明の好ましい実
施例を説明する。
施例を説明する。
【００１０】図１には、中心エレメントとしてのバイポ
ーラ・トランジスタQ3のベース・エミッタ接合 2から構
成されるプログラマブル読取り専用記憶装置のメモリ・
セルが示されている。ベース・エミッタ接合 2は、正常
のダイオード接合電圧0.7 ボルトを0.1 ボルトという低
電圧に変えるためなど、低電圧電流パルスが接合に与え
られたとき、接合を溶融することができる構造である。
前記２つの相違した状態は、メモリ・セルの異なった論
理状態を示す。
ーラ・トランジスタQ3のベース・エミッタ接合 2から構
成されるプログラマブル読取り専用記憶装置のメモリ・
セルが示されている。ベース・エミッタ接合 2は、正常
のダイオード接合電圧0.7 ボルトを0.1 ボルトという低
電圧に変えるためなど、低電圧電流パルスが接合に与え
られたとき、接合を溶融することができる構造である。
前記２つの相違した状態は、メモリ・セルの異なった論
理状態を示す。
【００１１】接合 2のプログラミングのためには、トラ
ンジスタQ1, Q2のダーリントン・ペアを、供給電圧Vcc
と接合 2のベースとの間に結合する。プログラミングを
実行させるためには、トランジスタQ1のベースにプログ
ラム論理信号を与える。
ンジスタQ1, Q2のダーリントン・ペアを、供給電圧Vcc
と接合 2のベースとの間に結合する。プログラミングを
実行させるためには、トランジスタQ1のベースにプログ
ラム論理信号を与える。
【００１２】ダイオード接合の状態を決定するために、
抵抗器R1とダイオード 2との間に検出電圧を導出するた
め抵抗器R1を介してダイオード 2に与えられる電圧Vmか
ら構成される検出回路 4が構成される。この検出電圧
は、第１演算増幅器すなわち比較器C1の反転入力、およ
び、第２演算増幅器すなわち比較器C2の非反転入力に与
えられる。比較器C1の非反転入力には1.0 ボルトの基準
電圧が与えられ、比較器C2の反転入力には0.2 ボルトの
基準電圧が与えられる。比較器C1, C2の出力は、とも
に、反転I2L ゲート 6の入力に接続される。ゲート 6の
入力は、また、負荷抵抗器R2によって電圧Vmに結合され
る。ゲート 6の電力は、電源電圧R1によって与えられ
る。
抵抗器R1とダイオード 2との間に検出電圧を導出するた
め抵抗器R1を介してダイオード 2に与えられる電圧Vmか
ら構成される検出回路 4が構成される。この検出電圧
は、第１演算増幅器すなわち比較器C1の反転入力、およ
び、第２演算増幅器すなわち比較器C2の非反転入力に与
えられる。比較器C1の非反転入力には1.0 ボルトの基準
電圧が与えられ、比較器C2の反転入力には0.2 ボルトの
基準電圧が与えられる。比較器C1, C2の出力は、とも
に、反転I2L ゲート 6の入力に接続される。ゲート 6の
入力は、また、負荷抵抗器R2によって電圧Vmに結合され
る。ゲート 6の電力は、電源電圧R1によって与えられ
る。
【００１３】したがって、動作時、ダイオード 2は0.7
ボルトの正常電圧を有することができ、または、プログ
ラミングが実行されると0.1 ボルトの短絡電圧を有する
ことができ、または、電気的継続性が破壊されると、Vm
に等しい開回路電圧を有することができる。ダイオード
2の論理状態を検出するため、ダイオードが正常状態に
あり、0.7 ボルトの検出電圧を導出していれば、両比較
器は正の出力を導出する。すなわち、比較器C1, C2の出
力トランジスタはオフになって正の出力を与え、抵抗器
R2によるゲート 6の入力への電流注入を可能にする。こ
の電流注入によってゲート 6は反転し、ゼロ・ボルト出
力を与える。
ボルトの正常電圧を有することができ、または、プログ
ラミングが実行されると0.1 ボルトの短絡電圧を有する
ことができ、または、電気的継続性が破壊されると、Vm
に等しい開回路電圧を有することができる。ダイオード
2の論理状態を検出するため、ダイオードが正常状態に
あり、0.7 ボルトの検出電圧を導出していれば、両比較
器は正の出力を導出する。すなわち、比較器C1, C2の出
力トランジスタはオフになって正の出力を与え、抵抗器
R2によるゲート 6の入力への電流注入を可能にする。こ
の電流注入によってゲート 6は反転し、ゼロ・ボルト出
力を与える。
【００１４】適切なプログラミングによってダイオード
2が溶融すると、接合電圧が0.1 ボルトまたはその周辺
の低電圧になる。この電圧は比較器C1, C2の入力に与え
られ、その結果、比較器C1の出力は高に留まるが、比較
器C2は低になる。この事実は、比較器C2の出力トランジ
スタがオンになる結果、抵抗器R2から電流が排出される
ため、ゲート 6には電流が注入されず、ゲート 6の出力
が高の状態に留まることを意味する。
2が溶融すると、接合電圧が0.1 ボルトまたはその周辺
の低電圧になる。この電圧は比較器C1, C2の入力に与え
られ、その結果、比較器C1の出力は高に留まるが、比較
器C2は低になる。この事実は、比較器C2の出力トランジ
スタがオンになる結果、抵抗器R2から電流が排出される
ため、ゲート 6には電流が注入されず、ゲート 6の出力
が高の状態に留まることを意味する。
【００１５】接合 2のプログラミングの間に接合 2が開
回路になると、比較器C1, C2の入力に電圧Vmが与えら
れ、その結果、比較器C1の出力は低になり、比較器C2の
出力は高になる。したがって、出力トランジスタR2はオ
ンに転じて抵抗器R2から電流を排出し、ゲート 6への電
流注入を防止する。したがって、ゲート 6の出力は高に
留まる。
回路になると、比較器C1, C2の入力に電圧Vmが与えら
れ、その結果、比較器C1の出力は低になり、比較器C2の
出力は高になる。したがって、出力トランジスタR2はオ
ンに転じて抵抗器R2から電流を排出し、ゲート 6への電
流注入を防止する。したがって、ゲート 6の出力は高に
留まる。
【図１】本発明に従ったメモリ・セルの回路図である。
2 ダイオード 4 検出回路 6 ゲート Q1, Q2, Q3 トランジスタ C1, C2 比較器 R1, R2 抵抗器
Claims (9)
- 【請求項１】正常状態にあるとき一つの論理状態を示
し、短絡させるために溶融させると他の論理が作られる
pnダイオード (2)、および、前記ダイオードの論理状態
を検出するための手段を含み、 前記ダイオード両端に検出電圧を導出するための手段(R
1)；前記検出電圧を、正常の接合電圧より大きい第１基
準電圧と比較するための第１比較器手段(C1)；前記検出
電圧を、正常の接合電圧より小さいが溶融接合電圧より
大きい第２基準電圧と比較するための第２比較器手段(C
2)；および前記検出電圧が前記第１基準電圧と前記第２
基準電圧との間である場合は第１値を導出し、前記検出
電圧が前記第１基準電圧と前記第２基準電圧との間でな
い場合は第２値を持つ出力信号を導出するため、前記第
１，第２比較器手段に応答する手段 (6, R2)；から構成
されることを特徴とする非揮発性メモリ・セル。 - 【請求項２】ダイオード (2)がバイポーラ・トランジス
タ(Q3)のエミッタによって構成されることを特徴とする
請求項１記載の非揮発性メモリ・セル。 - 【請求項３】検出電圧を導出するための前記手段が、メ
モリ電源(Vm)とダイオード (2)との間に結合された第１
抵抗(R1)から成り、第１，第２比較器手段がダイオード
と第１抵抗との間のノードに結合されることを特徴とす
る請求項１または２記載の非揮発性メモリ・セル。 - 【請求項４】第１比較器手段(C1)が、第１基準電圧(1V)
に結合された非反転入力（＋）および検出電圧手段(R1)
に接続された反転入力（−）を有する第１演算増幅器か
ら構成されることを特徴とする請求項１ないし３記載の
非揮発性メモリ・セル。 - 【請求項５】第２比較器手段(C2)が、検出電圧手段(R1)
に結合された非反転入力（＋）および第２基準電圧(0.2
V)に接続された反転入力（−）を有する第２演算増幅器
から構成されることを特徴とする請求項１ないし４記載
の非揮発性メモリ・セル。 - 【請求項６】第１，第２比較器手段の出力が、共に、出
力ゲート手段 (6)の入力に接続されることを特徴とする
請求項１ないし５記載の非揮発性メモリ・セル。 - 【請求項７】出力ゲート手段 (6)が反転I2L ゲートから
構成されることを特徴とする請求項６記載の非揮発性メ
モリ・セル。 - 【請求項８】負荷抵抗器(R2)が比較器(C1, C2)の出力と
メモリ電源(Vm)との間に接続されることを特徴とする請
求項６または７記載の非揮発性メモリ・セル。 - 【請求項９】ダイオードに結合されたトランジスタのダ
ーリントン・ペアから構成される、ダイオードのプログ
ラミングのための手段を含むことを特徴とする請求項１
ないし８記載の非揮発性メモリ・セル。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9104743.1 | 1991-03-06 | ||
| GB9104743A GB2253489B (en) | 1991-03-06 | 1991-03-06 | Programmable read only memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05190789A true JPH05190789A (ja) | 1993-07-30 |
| JP2590664B2 JP2590664B2 (ja) | 1997-03-12 |
Family
ID=10691104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8145092A Expired - Fee Related JP2590664B2 (ja) | 1991-03-06 | 1992-03-04 | 非揮発性メモリ・セル |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5392418A (ja) |
| EP (1) | EP0502305B1 (ja) |
| JP (1) | JP2590664B2 (ja) |
| DE (1) | DE69218818T2 (ja) |
| GB (1) | GB2253489B (ja) |
| HK (1) | HK1000223A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9313187D0 (en) * | 1993-06-25 | 1993-08-11 | Cotag Int Ltd | Coding device |
| US5635854A (en) * | 1994-05-24 | 1997-06-03 | Philips Electronics North America Corporation | Programmable logic integrated circuit including verify circuitry for classifying fuse link states as validly closed, validly open or invalid |
| KR0149259B1 (ko) * | 1995-06-30 | 1998-10-15 | 김광호 | 반도체 메모리 장치의 퓨즈 시그너쳐 회로 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3721964A (en) * | 1970-02-18 | 1973-03-20 | Hewlett Packard Co | Integrated circuit read only memory bit organized in coincident select structure |
| US3810127A (en) * | 1970-06-23 | 1974-05-07 | Intel Corp | Programmable circuit {13 {11 the method of programming thereof and the devices so programmed |
| US4312046A (en) * | 1979-10-04 | 1982-01-19 | Harris Corporation | Vertical fuse and method of fabrication |
| US4480318A (en) * | 1982-02-18 | 1984-10-30 | Fairchild Camera & Instrument Corp. | Method of programming of junction-programmable read-only memories |
| US4609998A (en) * | 1983-12-15 | 1986-09-02 | Monolithic Memories, Inc. | High conductance circuit for programmable integrated circuit |
| US4686384A (en) * | 1985-08-09 | 1987-08-11 | Harris Corporation | Fuse programmable DC level generator |
| US4730273A (en) * | 1986-04-03 | 1988-03-08 | Motorola, Inc. | On-chip programmability verification circuit for programmable read only memory having lateral fuses |
| US4757359A (en) * | 1986-04-07 | 1988-07-12 | American Microsystems, Inc. | Thin oxide fuse |
| US4809231A (en) * | 1987-11-12 | 1989-02-28 | Motorola, Inc. | Method and apparatus for post-packaging testing of one-time programmable memories |
| US4935645A (en) * | 1988-03-02 | 1990-06-19 | Dallas Semiconductor Corporation | Fusing and detection circuit |
| US4882666A (en) * | 1989-03-23 | 1989-11-21 | North American Philips Corporation | High frequency high voltage power supply with controlled output power |
-
1991
- 1991-03-06 GB GB9104743A patent/GB2253489B/en not_active Expired - Fee Related
-
1992
- 1992-01-27 DE DE69218818T patent/DE69218818T2/de not_active Expired - Fee Related
- 1992-01-27 EP EP92101221A patent/EP0502305B1/en not_active Expired - Lifetime
- 1992-02-14 US US07/837,189 patent/US5392418A/en not_active Expired - Fee Related
- 1992-03-04 JP JP8145092A patent/JP2590664B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-08 HK HK97101741A patent/HK1000223A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69218818T2 (de) | 1997-10-16 |
| GB9104743D0 (en) | 1991-04-17 |
| JP2590664B2 (ja) | 1997-03-12 |
| HK1000223A1 (en) | 1998-02-06 |
| US5392418A (en) | 1995-02-21 |
| DE69218818D1 (de) | 1997-05-15 |
| GB2253489B (en) | 1995-06-07 |
| EP0502305A2 (en) | 1992-09-09 |
| EP0502305B1 (en) | 1997-04-09 |
| GB2253489A (en) | 1992-09-09 |
| EP0502305A3 (ja) | 1994-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI283410B (en) | Programmable semi-fusible link read only memory and method of margin testing same | |
| US8964444B2 (en) | One-time programmable memory, integrated circuit including same, and method therefor | |
| JP4504222B2 (ja) | 過電流検出装置 | |
| KR100395186B1 (ko) | 유효하게폐쇄된,유효개방또는무효퓨즈링크상태를분류하는검증회로를갖는프로그램가능논리소자 | |
| US7795950B2 (en) | Temperature detection circuit | |
| US6552946B2 (en) | Address generating circuit | |
| EP0756379A1 (en) | Unbalanced latch and fuse circuit including the same | |
| US6201432B1 (en) | Integrated circuit devices using fuse elements to generate an output signal that is independent of cut fuse remnants | |
| US4823320A (en) | Electrically programmable fuse circuit for an integrated-circuit chip | |
| JP2590664B2 (ja) | 非揮発性メモリ・セル | |
| EP0644554B1 (en) | Noise tolerant code setting circuit | |
| US6903598B2 (en) | Static, low-voltage fuse-based cell with high-voltage programming | |
| JP2017090303A (ja) | 過電流検出装置 | |
| US5719490A (en) | Dual sourced voltage supply circuit | |
| KR100364428B1 (ko) | 고전압 레귤레이션 회로 | |
| JPH03241592A (ja) | 不揮発性メモリの書込み回路 | |
| US6751148B2 (en) | Circuit for generating control signal using make-link type fuse | |
| JP2679582B2 (ja) | 半導体装置 | |
| JPS63291298A (ja) | プログラム回路 | |
| KR100661668B1 (ko) | 온도감지부가 구비된 플래시 메모리의 감지증폭기 | |
| US11862421B1 (en) | Trim circuit for e-fuse | |
| KR100833416B1 (ko) | 파워업 리셋 회로 | |
| JP3211881B2 (ja) | 半導体記憶装置 | |
| JP3163031B2 (ja) | トリミング回路 | |
| JP3024171B2 (ja) | 入力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |