JPH0518496B2 - - Google Patents
Info
- Publication number
- JPH0518496B2 JPH0518496B2 JP61136058A JP13605886A JPH0518496B2 JP H0518496 B2 JPH0518496 B2 JP H0518496B2 JP 61136058 A JP61136058 A JP 61136058A JP 13605886 A JP13605886 A JP 13605886A JP H0518496 B2 JPH0518496 B2 JP H0518496B2
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- interface circuit
- signal processing
- processing section
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 29
- 238000001514 detection method Methods 0.000 claims description 10
- 230000003287 optical effect Effects 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 11
- 239000013078 crystal Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000002411 adverse Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、デジタルオーデイオ機器やデジタル
ビデオ機器に好適なインタフエース回路に関す
る。そして、この発明は、特に伝送デジタル信号
に重畳されている無相関成分(不要成分)をアナ
ログ信号処理部の入口で遮断できるインタフエー
ス回路を提供することを目的としている。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an interface circuit suitable for digital audio equipment and digital video equipment. A further object of the present invention is to provide an interface circuit that can block uncorrelated components (unnecessary components) superimposed on a transmitted digital signal at the entrance of an analog signal processing section.
第6図に従来のインタフエース回路を備えたコ
ンパクトデイスク(以下、CDと記す)プレーヤ
のブロツク構成図を示す。
FIG. 6 shows a block diagram of a compact disc (hereinafter referred to as CD) player equipped with a conventional interface circuit.
デジタル信号処理部61には、CD62の回転
駆動系を制御するサーボ回路63、CD62から
読取つた信号を処理するデジタル信号処理回路6
4、及び同期基準となる水晶発振器65が設けら
れている。インタフエース回路66は、デジタル
信号処理部61内にある伝送側インタフエース回
路66a、及びアナログ信号処理部67内にある
受信側インタフエース回路66bによつて構成さ
れている。伝送側インタフエース回路66aと受
信側インタフエース回路66bとは、光伝送素子
で結ばれている。 The digital signal processing section 61 includes a servo circuit 63 that controls the rotational drive system of the CD 62, and a digital signal processing circuit 6 that processes signals read from the CD 62.
4, and a crystal oscillator 65 serving as a synchronization reference. The interface circuit 66 includes a transmission side interface circuit 66a in the digital signal processing section 61 and a reception side interface circuit 66b in the analog signal processing section 67. The transmission side interface circuit 66a and the reception side interface circuit 66b are connected by an optical transmission element.
アナログ信号処理部67には、デジタルフイル
タ68及びデジタル/アナログ変換器(DAC)
69が設けられている。 The analog signal processing section 67 includes a digital filter 68 and a digital/analog converter (DAC).
69 are provided.
第6図に示すようにデジタル信号処理部61と
アナログ信号処理部67とは分離された構造
(D/A分離構造)になつている。これは、サー
ボ回路63やデジタル信号処理回路64で発生す
る電気ノイズのアナログ信号処理部67への影響
(音質劣化の原因)を防止するためである。そし
て、D/A分離構造を同一筐体内で行う場合に
は、不要輻射に細心の注意が払われている。 As shown in FIG. 6, the digital signal processing section 61 and the analog signal processing section 67 have a separate structure (D/A separated structure). This is to prevent electrical noise generated in the servo circuit 63 and digital signal processing circuit 64 from affecting the analog signal processing section 67 (causing deterioration of sound quality). When implementing a D/A separation structure within the same housing, careful attention is paid to unnecessary radiation.
また一般的に、デジタル信号処理部61とアナ
ログ信号処理部67との電源を分離させ、電源ア
ース・ラインによる音質変化の影響を防止する措
置が採られている。 Further, in general, measures are taken to separate the power supplies for the digital signal processing section 61 and the analog signal processing section 67 to prevent the influence of the power supply ground line from changing sound quality.
こうした上で、デジタル信号処理部61からア
ナログ信号処理部67に、デジタル信号を伝送さ
せるわけであり、最近では、電気分離が完全に行
え、不要輻射が無いなどの優れた長所をもつ光伝
送が、セパレート型、同一筐体型いずれにおいて
も採用されつつある。 Based on this, the digital signal is transmitted from the digital signal processing section 61 to the analog signal processing section 67. Recently, optical transmission has been used, which has excellent advantages such as complete electrical isolation and no unnecessary radiation. , both separate and single-casing types are being adopted.
しかし、これでデジタル信号処理部61からア
ナログ信号処理部67への音質変化要因の影響が
無くなつたわけではなく、光伝送にも欠点はあ
る。次にその問題点について述べる。 However, this does not eliminate the influence of sound quality change factors from the digital signal processing section 61 to the analog signal processing section 67, and optical transmission also has drawbacks. Next, I will discuss the problems.
(イ) デジタル信号処理部からアナログ信号処理部
に、デジタル信号を伝送する過程において、デ
ジタル信号波形に、ジツタ成分及び波形ひずみ
成分が付加され、デジタル信号波形の品質が劣
化する。(B) In the process of transmitting the digital signal from the digital signal processing section to the analog signal processing section, jitter components and waveform distortion components are added to the digital signal waveform, deteriorating the quality of the digital signal waveform.
(ロ) デジタル信号処理部で発生する音質変化要因
であるジツタ成分及び波形ひずみ成分が、デジ
タル信号伝送を通して、アナログ信号処理部に
伝達される。(b) Jitter components and waveform distortion components that are causes of sound quality changes generated in the digital signal processing section are transmitted to the analog signal processing section through digital signal transmission.
上記問題点(イ),(ロ)の改善策としては、デジタル
信号処理部においては、デジタル信号を光伝送す
る直前で、水晶精度によるクロツクで再サンプリ
ングして送り出す方式を試みている。また、アナ
ログ信号処理部では、光伝送によるパルス幅の変
動を補正したり、PLLを2段用いてタイミン
グ・クロツクの精度を上げるなどしている。 As a measure to improve the above problems (a) and (b), a method has been attempted in which the digital signal processing unit resamples the digital signal using a clock based on crystal precision and sends it out immediately before optical transmission. The analog signal processing section also compensates for variations in pulse width due to optical transmission, and uses two stages of PLL to improve timing clock accuracy.
さらに、従来、デジタル信号処理部にあつた、
同期基準あるいはタイミング基準となる水晶発振
器を、アナログ信号処理部に移し、これによる同
期信号でデジタル信号処理部の同期をより確実に
とり、読出データをアナログ信号処理部で、水晶
精度によるクロツクで再サンプリングし、デジタ
ル信号の精度を上げるなど、種々試みられてい
る。これらは、効果の大小はあるものの、中高域
のひずみが改善され、それなりの効果はある。 Furthermore, conventionally, the digital signal processing section
The crystal oscillator, which serves as a synchronization reference or timing reference, is moved to the analog signal processing section, and the synchronization signal from this is used to more reliably synchronize the digital signal processing section, and the read data is resampled in the analog signal processing section using a clock based on crystal precision. However, various attempts have been made to improve the accuracy of digital signals. Although these effects vary in magnitude, they do improve distortion in the mid-high range and are effective to some extent.
しかし、上記各改善策によつても、デイスクか
らアナログ信号処理部までのデジタル信号伝送過
程で付加される音質変化要因(ジツタ成分、波形
ひずみ成分)を、根本的に除去することはできな
かつた。
However, even with each of the above improvement measures, it was not possible to fundamentally eliminate the factors that change sound quality (jitter components, waveform distortion components) that are added during the digital signal transmission process from the disk to the analog signal processing section. .
この「ジツタ成分」及び「波形ひずみ成分」
は、原音のアナログ信号(CDにデジタル信号と
して記録される前の音)とは相関関係を持たない
「無相関部分」である。これに対して、アナログ
信号における高調波ひずみは「相関成分」と呼ぶ
ことができきる。人間は相関のない信号に対する
検知レベルが非常に高いので、「無相関部分」の
聴感上音質に与える違和感は、「相関成分」に比
べて極めて大きいものになる。 This "jitter component" and "waveform distortion component"
is an "uncorrelated part" that has no correlation with the original analog signal (the sound before being recorded as a digital signal on a CD). On the other hand, harmonic distortion in an analog signal can be called a "correlation component." Since humans have a very high detection level for uncorrelated signals, the sense of discomfort that the "uncorrelated part" gives to the auditory sound quality is much greater than that of the "correlated component."
デジタル信号伝送系では、1,0の符号自体が
変わらなくても、この「無相関部分」が音質を変
化させていた。 In digital signal transmission systems, even if the 1 and 0 codes themselves do not change, this "uncorrelated part" changes the sound quality.
第7図に伝送デジタル信号を示す。同図Aは、
インタフエース回路を介してデジタル信号処理部
からアナログ信号処理部に伝送される伝送デジタ
ル信号、同図Bは、デイスクから読出された元の
符号情報、同図Cはデジタル信号処理部内で発生
したジツタ成分及び波形ひずみ成分である。 FIG. 7 shows the transmitted digital signal. The figure A is
The transmitted digital signal is transmitted from the digital signal processing unit to the analog signal processing unit via the interface circuit.B in the figure is the original code information read from the disk, and C in the figure is the jitter generated in the digital signal processing unit. component and waveform distortion component.
同図Bに示す元の符号情報に、同図Cに示すジ
ツタ成分及び波形ひずみ成分(無相関成分)が重
畳された伝送デジタル信号(同図A)が、アナロ
グ信号処理部に伝送される。 A transmission digital signal (A in the figure) in which the jitter component and the waveform distortion component (uncorrelated component) shown in the figure C are superimposed on the original code information shown in the figure B is transmitted to the analog signal processing section.
このように、いつたんデジタル信号に付加され
た「無相関成分」は、デジタルとアナログのブロ
ツクを分離する目的で使用される光伝送によつて
も除去できない。光フアイバは、外来ノイズの重
畳は防げるが、既に「無相関成分」を含んでいる
デジタル信号から、「無相関成分」を除去する機
能はないため、「無相関成分」は一緒に伝達され
てしまい、無相関ひずみの改善効果はほとんどな
い。 In this way, the "uncorrelated component" once added to a digital signal cannot be removed even by optical transmission used for the purpose of separating digital and analog blocks. Although optical fibers can prevent superimposition of external noise, they do not have the function to remove "uncorrelated components" from digital signals that already contain them, so "uncorrelated components" are not transmitted together. Therefore, there is almost no improvement effect on uncorrelated distortion.
また、いつたん伝達された「無相関成分」は、
電流の形でアナログ信号処理部内のアースや電源
ラインにも侵入するので、後から波形整形などを
行つても、見かけ上のデジタル波形はきれいにな
るが、「無相関成分」はデジタル/アナログ変換
器を素通りしてアナログの質を変化させてしまう
(第8図参照)等の問題点があつた。 In addition, the "uncorrelated component" that is transmitted once is
Since it also enters the ground and power lines in the analog signal processing section in the form of current, the apparent digital waveform will be clean even if you perform waveform shaping etc. afterwards, but the "uncorrelated component" will be lost in the digital/analog converter. There were problems such as passing through the analog signal and changing the quality of the analog signal (see Figure 8).
本発明は、デジタル信号処理部内に設けられた
伝送側インタフエース回路と、このデジタル信号
処理部とは電気的、静電的及び電磁的に分離され
ているアナログ信号処理部内に設けられた受信側
インタフエース回路とより成り、
前記伝送側インタフエース回路からの伝送デジ
タル信号を、光学的、音波的及び磁気的結合手段
のうちの1つの結合手段を介して前記受信側イン
タフエース回路に伝送するインタフエース回路で
あつて、
前記伝送デジタル信号を重畳されるジツタ成分
及び波形ひずみ成分を除去するために、前記受信
側インタフエース回路に、
ドライバ制御信号が供給され、前記伝送デジタ
ル信号が前記ジツタ成分を含まないタイミング
で、かつ、前記伝送デジタル信号の1ビツトの継
続時間よりも極めて短時間のみオン及びオフのい
ずれか一方の動作状態となる制御用ドライバと、
前記結合手段の前記伝送側インタフエース回路
にある伝送部に電流が流れている期間、前記制御
用ドライバと同一の動作タイミングで極めて短時
間のみ符号検出を行う重信部と、
この受信部の出力信号がデータとして供給され
ると共に、前記ドライバ制御信号と同じタイミン
グの読取クロツクが供給され、受信デジタル信号
を出力する出力回路と、
前記デジタル信号処理部の同期基準ともなる発
振子から原信号が供給され、ジツタ成分のない前
記ドライバ制御信号及び前記読取クロツクを生成
するタイミング信号発生器とを設けてなる。
The present invention provides a transmission-side interface circuit provided in a digital signal processing section and a reception-side interface circuit provided in an analog signal processing section, which is electrically, electrostatically, and electromagnetically separated from the digital signal processing section. an interface circuit for transmitting a transmitted digital signal from the transmitting interface circuit to the receiving interface circuit via one of optical, sonic and magnetic coupling means; Ace circuit, in order to remove jitter components and waveform distortion components superimposed on the transmission digital signal, a driver control signal is supplied to the receiving side interface circuit, and the transmission digital signal removes the jitter components. a control driver that is in either an ON or OFF operating state at a timing that does not include the transmission signal and only for a very short time than the duration of one bit of the transmission digital signal; and the transmission side interface circuit of the coupling means. During the period when current is flowing through the transmission section located in the transmission section, there is a superinput section that performs code detection for a very short period of time at the same operation timing as the control driver, and the output signal of this reception section is supplied as data, and A read clock having the same timing as the control signal is supplied, and an output circuit that outputs the received digital signal, and an original signal is supplied from an oscillator that also serves as a synchronization reference for the digital signal processing section, and the driver control signal and the driver control signal without jitter components are supplied. a timing signal generator for generating the read clock.
以上のような構成によれば、受信側インタフエ
ース回路において伝送デジタル信号中のジツタ成
分を含まないタイミングで伝送デジタル信号の論
理を検出することができ、さらに、伝送デジタル
信号中の波形ひずみ成分を除去でき、検出した伝
送デジタル信号の論理に基づいて、伝送デジタル
信号を再生することができる。
According to the above configuration, it is possible to detect the logic of the transmitted digital signal at a timing that does not include jitter components in the transmitted digital signal in the reception side interface circuit, and furthermore, it is possible to detect the logic of the transmitted digital signal at a timing that does not include the jitter component in the transmitted digital signal. The transmitted digital signal can be removed and the transmitted digital signal can be regenerated based on the logic of the detected transmitted digital signal.
したがつて、受信側インタフエース回路でジツ
タ成分が混入しないデジタル信号が得られ、これ
により、アナログ信号処理部の受信側インタフエ
ース回路以後の回路が無相関成分から悪影響を受
けることがなくなる。 Therefore, the reception side interface circuit can obtain a digital signal in which no jitter components are mixed, and as a result, the circuits after the reception side interface circuit of the analog signal processing section are not adversely affected by uncorrelated components.
本発明のインタフエース回路は、無相関成分を
含む伝送デジタル信号のアナログ信号処理部への
最初の入口である、受信側インタフエース回路の
受信素子を、極めて短時間のみ動作させることに
よつて、無相関成分をアナログ信号処理部の入口
で遮断するものである。言い換えると、無相関成
分を含むデジタル信号から1,0の符号情報のみ
を、別のクロツク信号を基準にして瞬時に読取り
(受信素子で符号検出)、前段(デジタル信号処理
部)と完全に分離された別ブロツク上(アナログ
信号処理部)に、全く新たにデジタル信号を生成
するインタフエース回路である。
The interface circuit of the present invention operates the receiving element of the receiving side interface circuit, which is the first entrance of the transmitted digital signal containing uncorrelated components to the analog signal processing section, for only a very short time. This is to block uncorrelated components at the entrance of the analog signal processing section. In other words, only the code information of 1 and 0 from a digital signal containing uncorrelated components is instantaneously read (sign detection by the receiving element) using another clock signal as a reference, and completely separated from the previous stage (digital signal processing section). This is an interface circuit that generates a completely new digital signal on a separate block (analog signal processing section).
第1図に第1実施例のブロツク構成図を、第2
図に信号波形図を示す。 Fig. 1 shows the block configuration diagram of the first embodiment, and Fig. 1 shows the block configuration diagram of the first embodiment.
The figure shows a signal waveform diagram.
インタフエース回路は、伝送側インタフエース
回路20及び受信側インタフエース回路21によ
つて構成される。伝送側インタフエース回路20
を有するデジタル信号処理部1と、受信側インタ
フエース回路21を有するアナログ信号処理部2
とは、電源やアースも含めて、電気的(静電的・
電磁的も含む)に完全に分離(D/A分離構造)
されている。勿論、伝送側インタフエース回路2
0と受信側インタフエース回路21とも、一方伝
達素子であるフオトカプラ3,11で光学的に接
続されているだけなので、同様に分離されてい
る。このD/A分離構造により、デジタル信号処
理部1で発生する電気ノイズが、アナログ信号処
理部2に侵入することを防止できる。 The interface circuit is composed of a transmission side interface circuit 20 and a reception side interface circuit 21. Transmission side interface circuit 20
a digital signal processing section 1 having a receiver interface circuit 21; and an analog signal processing section 2 having a receiving side interface circuit 21.
means electrical (electrostatic,
Completely separated (including electromagnetic) (D/A separation structure)
has been done. Of course, the transmission side interface circuit 2
0 and the receiving side interface circuit 21 are similarly separated since they are only optically connected by photocouplers 3 and 11, which are one transmission element. This D/A separation structure can prevent electrical noise generated in the digital signal processing section 1 from entering the analog signal processing section 2.
伝送側インタフエース回路20から受信側イン
タフエース回路21のデジタル信号の伝送は、フ
オトカプラ3によつて行われる。受信側インタフ
エース回路21には、極めて短い時間で、伝送デ
ジタル信号から符号情報を読取るために、タイミ
ング制御信号発生器9及び制御用ドライバ12
(符号検出スイツチ)が設けられている。 Transmission of digital signals from the transmitting side interface circuit 20 to the receiving side interface circuit 21 is performed by the photocoupler 3. The receiving side interface circuit 21 includes a timing control signal generator 9 and a control driver 12 in order to read code information from the transmitted digital signal in an extremely short time.
(code detection switch) is provided.
また、タイミング制御信号発生器9からデジタ
ル信号処理部1にタイミング情報を伝達するため
のフオトカプラ11が設けられている。 Further, a photocoupler 11 is provided for transmitting timing information from the timing control signal generator 9 to the digital signal processing section 1.
次に、このインタフエース回路の動作を説明す
る。 Next, the operation of this interface circuit will be explained.
同期基準となる原信号発生器(水晶発振子)8
は、アナログ信号処理部2に配置され、原信号発
生器8とタイミング制御信号発生器9とにより、
本機のすべての同期信号、タイミング制御信号が
生成される。このうちの同期信号はドライバ10
及びフオトカプラ11を通じて、デジタル信号処
理部1に伝達され、同期がかけられる。CDから
読取られたデジタル信号(符号情報)は、この同
期タイミングに従つて、デジタル信号同期化制御
回路6で伝送デジタル信号aとなり、ドライバ
7、フオトカプラ3を通じてアナログ信号処理部
2に伝送されてくる。この伝送デジタル信号aに
は、第2図Aに示すように、ジツタ成分や波形ひ
ずみ成分が重畳されている。 Original signal generator (crystal oscillator) 8 that serves as a synchronization reference
is arranged in the analog signal processing section 2, and is generated by the original signal generator 8 and the timing control signal generator 9.
All synchronization signals and timing control signals for this machine are generated. Among these, the synchronization signal is the driver 10
The signal is transmitted to the digital signal processing unit 1 through the photocoupler 11 and synchronized. The digital signal (code information) read from the CD becomes a transmission digital signal a in the digital signal synchronization control circuit 6 according to this synchronization timing, and is transmitted to the analog signal processing unit 2 via the driver 7 and the photocoupler 3. . This transmitted digital signal a has jitter components and waveform distortion components superimposed thereon, as shown in FIG. 2A.
ここで、伝送デジタル信号aの論理符号「0」
のときにフオトカプラ3の発光ダイオード3aに
電流が流れるものとし、制御用ドライバ(符号検
出スイツチ)12は、ドライバ制御信号cがロー
レベルのときのみオンされるものとする。 Here, the logical code of the transmitted digital signal a is "0"
It is assumed that a current flows through the light emitting diode 3a of the photocoupler 3 at this time, and that the control driver (sign detection switch) 12 is turned on only when the driver control signal c is at a low level.
従つて、フオトカプラ3のフオトトランジスタ
3bは、伝送デジタル信号aの論理符号「0」に
おいて、制御用ドライバ12がオンされていると
きのみ電流が流れ、制御用ドライバ12がオフさ
れているときは、伝送デジタル信号aの論理符号
に関係なく電流は流れない。 Therefore, current flows through the phototransistor 3b of the photocoupler 3 only when the control driver 12 is turned on at the logic code "0" of the transmission digital signal a, and when the control driver 12 is turned off, No current flows regardless of the logical sign of the transmitted digital signal a.
伝送デジタル信号aは、CDから読出された信
号の場合、同期信号44.1kHzに制御されて送られ
てくるから、伝送デジタル信号aの論理符号が、
「1」または「0」と安定した、ジツタ成分を含
まないタイミング(「0」→「1」,「1」→「0」
の変わり目でないタイミング、第2図A参照)の
ところで、制御用ドライバ12をドライバ制御信
号c(第2図c参照)によつてオンさせる。する
と、伝送デジタル信号aに重畳されている音質変
化要因であるジツタ成分には、全く影響を受けず
に、制御用ドライバ12がオンのときのみ、波形
ひずみ成分の影響を受けるだけで、伝送デジタル
信号a中の符号情報のみを検出することができ
る。 If the transmitted digital signal a is a signal read from a CD, it is sent under the control of a synchronizing signal of 44.1 kHz, so the logical code of the transmitted digital signal a is
Timing that is stable as “1” or “0” and does not include jitter components (“0” → “1”, “1” → “0”)
The control driver 12 is turned on by the driver control signal c (see FIG. 2c) at a timing that is not at the turn of , see FIG. 2A). Then, the transmitted digital signal a is not affected at all by the jitter component, which is a factor that changes the sound quality, superimposed on the transmitted digital signal a, and is only affected by the waveform distortion component only when the control driver 12 is on. Only code information in signal a can be detected.
ここで、この制御用ドライバ12のオン期間
を、可能な限り短かく(伝送デジタル信号aの1
ビツトの継続時間よりも極めて短かく)してやれ
ば、伝送デジタル信号a中の波形ひずみ成分の影
響をも受けることなしに、フオトトランジスタ3
bで符号検出ができる。フオトトランジスタ3b
の出力である符号検出出力bを第2図Bに示す。 Here, the ON period of this control driver 12 is set as short as possible (1 of the transmission digital signal a).
If the duration of the phototransistor 3 is made extremely shorter than the duration of the bit, the phototransistor 3 can be
The code can be detected with b. Phototransistor 3b
The code detection output b, which is the output of , is shown in FIG. 2B.
受信側インタフエース回路21の出力端子14
から出力される受信デジタル信号e(第2図E参
照)は、Dフリツプフロツプ回路(以下、Dフリ
ツプフロツプと記す)13により、符号検出出力
bに基づいて元のデジタル信号波形を再現するこ
とによつて得ている。この受信デジタル信号e
は、伝送デジタル信号aから無相関成分が除去さ
れた信号、即ち、CDから読出された状態の符号
情報のみの信号である。Dフリツプフロツプ13
には、ドライバ制御信号cと同じタイミングの読
取りクロツクd(第2図参照)が供給される。ド
ライバ制御信号cと読取クロツクdとは、原信号
発生器8の出力信号から生成されるので、ジツタ
成分を含まない。 Output terminal 14 of receiving side interface circuit 21
The received digital signal e (see FIG. 2 E) output from the D flip-flop circuit (hereinafter referred to as D flip-flop) 13 reproduces the original digital signal waveform based on the sign detection output b. It has gained. This received digital signal e
is a signal obtained by removing uncorrelated components from the transmitted digital signal a, that is, a signal containing only code information read from a CD. D flip-flop 13
is supplied with a read clock d (see FIG. 2) having the same timing as the driver control signal c. Since the driver control signal c and the read clock d are generated from the output signal of the original signal generator 8, they do not contain jitter components.
第3図に伝送デジタル信号と符号検出の関係を
改めて示す。 FIG. 3 again shows the relationship between the transmitted digital signal and code detection.
このように、上記したインタフエース回路は、
アナログ信号処理部2の入口で、伝送デジタル信
号aに重畳されている無相関成分(ジツタ成分及
び波形ひずみ成分)を遮断できる。従つて、アナ
ログ信号処理部2が、無相関成分から悪影響を受
けることがなく、しかも、アナログ信号処理部2
には、無相関成分を持たない元の符号情報のみの
デジタル信号eを生成できる。 In this way, the above interface circuit is
At the entrance of the analog signal processing section 2, uncorrelated components (jitter components and waveform distortion components) superimposed on the transmitted digital signal a can be blocked. Therefore, the analog signal processing section 2 is not adversely affected by uncorrelated components, and moreover, the analog signal processing section 2
In this case, it is possible to generate a digital signal e containing only the original code information and no uncorrelated components.
このデジタル信号eをデジタル/アナログ変換
器(図示せず)でアナログ信号に変換することに
より、CDに記録されている信号の忠実な再生が
行える。 By converting this digital signal e into an analog signal using a digital/analog converter (not shown), the signals recorded on the CD can be faithfully reproduced.
ここで、本実施例の場合、デジタル信号処理部
1の回路動作に必要な同期信号は、アナログ信号
処理部2から伝送される。よつて、その同期信号
には、アナログ信号処理部の負荷変動等の影響を
受けた不要成分が重畳されている。しかし、その
不要部分がデジタル信号処理部1に侵入しても、
デジタル信号処理部1は何ら悪影響を受けない。
なぜならば、デジタル信号処理部1内では、処理
するデジタル信号の論理符号「0」,「1」の間に
は5V程度のレベル差があり、同期信号に含まれ
る不要部分のレベルは、そのデジタル信号レベル
に比べて無視できる程度に小さいからである。 Here, in the case of this embodiment, the synchronization signal necessary for the circuit operation of the digital signal processing section 1 is transmitted from the analog signal processing section 2. Therefore, unnecessary components affected by load fluctuations of the analog signal processing section are superimposed on the synchronization signal. However, even if that unnecessary part invades the digital signal processing section 1,
The digital signal processing section 1 is not adversely affected in any way.
This is because within the digital signal processing unit 1, there is a level difference of about 5V between the logical codes "0" and "1" of the digital signal to be processed, and the level of the unnecessary part included in the synchronization signal is the same as that of the digital signal. This is because it is so small that it can be ignored compared to the signal level.
次に、第2実施例の第4図に示す。同図中、第
1図と同一構成部分には同一符号を付してその説
明を省略する。第2実施例は、受信側インタフエ
ース回路21′のフオトトランジスタ3bを第1
図示のもののように直接制御するのではなく、間
接的に制御する。つまり、フオトカプラ3は発光
ダイオード3aに電流が流れた状態で制御用ドラ
イバ15がオフのときフオトトランジスタ3bに
電流が流れ、受信デジタル信号bは論理上「0」
となる。一方、制御用ドライバ15がオンの時は
発光ダイオード3aの電流に関係なくフオトトラ
ンジスタ3bに電流が流れない。 Next, FIG. 4 shows a second embodiment. In the figure, the same components as those in FIG. 1 are given the same reference numerals, and the explanation thereof will be omitted. In the second embodiment, the phototransistor 3b of the reception side interface circuit 21' is
It is not controlled directly as shown, but indirectly. In other words, in the photocoupler 3, when the control driver 15 is off with current flowing to the light emitting diode 3a, current flows to the phototransistor 3b, and the received digital signal b is logically "0".
becomes. On the other hand, when the control driver 15 is on, no current flows to the phototransistor 3b regardless of the current of the light emitting diode 3a.
従つて、第1図のものと同様にタイミング制御
信号発生器9によつて制御用ドライバ15のオフ
期間が極めて短かくなるように制御することによ
り、第2実施例は第1図のものと同様の効果を得
る。 Therefore, the second embodiment is different from the one shown in FIG. 1 by controlling the off-period of the control driver 15 to be extremely short by the timing control signal generator 9 as in the one shown in FIG. Get a similar effect.
なお、図5に示す如く、原信号発生器8及び、
同期信号、読取クロツク、ドライバ制御信号を発
生す同期信号発生器16をデジタル信号処理部1
及びアナログ信号処理部2の外部に設けるように
構成してもよい。但し、同期信号発生器16を通
して、デジタル信号処理部1とアナログ信号処理
部2とが電気的、静電的及び電磁的にリンクしな
いように、例えば、デジタル信号処理部1への同
期信号の供給はフオトカプラを介して行う。 In addition, as shown in FIG. 5, the original signal generator 8 and
A synchronization signal generator 16 that generates synchronization signals, read clocks, and driver control signals is connected to the digital signal processing section 1.
It may also be configured to be provided outside the analog signal processing section 2. However, for example, the synchronization signal is not supplied to the digital signal processing section 1 through the synchronization signal generator 16 so that the digital signal processing section 1 and the analog signal processing section 2 are not electrically, electrostatically, or electromagnetically linked. is performed via a photocoupler.
この第3実施例では、デジタル信号処理部1と
アナログ信号処理部2との組合わせが多チヤンネ
ルある場合(例えば、24chマルチ録音機)でも、
各chごとに同期信号発生器16を設ける必要が
なく、1つの同期信号発生器で全てのchの同期
がとれる。 In this third embodiment, even if the combination of digital signal processing section 1 and analog signal processing section 2 is multi-channel (for example, a 24ch multi-recorder),
There is no need to provide a synchronization signal generator 16 for each channel, and all channels can be synchronized with one synchronization signal generator.
また、この方法では、複数の機器を1つの同期
信号発生器で同期させることができる。 Also, with this method, multiple devices can be synchronized with one synchronization signal generator.
上記伝送側回路20と受信側回路21,21′
とを結合する手段としては、フオトカプラの他、
フオトインタラプタ、光フアイバ、トランス等を
用いてもよい。 The transmission side circuit 20 and the reception side circuits 21, 21'
In addition to photocouplers, there are other means of coupling
A photointerrupter, optical fiber, transformer, etc. may also be used.
このように、上記したインタフエース回路は、
アナログ信号処理部の入口で、無相関成分(ジツ
タ成分及び波形ひずみ部分)を遮断できるため、
アナログ信号処理部が、無相関成分から悪影響を
受けることがなく、しかも、アナログ信号処理部
には、無相関成分を持たない元の符号情報のみの
デジタル信号を生成できる等の特長を有する。
In this way, the above interface circuit is
Since uncorrelated components (jitter components and waveform distortion parts) can be blocked at the entrance of the analog signal processing section,
The analog signal processing section is not adversely affected by uncorrelated components, and the analog signal processing section has features such as being able to generate a digital signal containing only original code information without uncorrelated components.
第1図及び第2図は夫々本発明回路の第1実施
例のブロツク系統図及び信号波形図、第3図は伝
送デジタル信号と符号検出との関係を示す図、第
4図及び第5図は本発明回路の第2及び第3実施
例のブロツク系統図、第6図は従来回路の一例を
示す図、第7図は各信号の波形図、第8図は従来
の問題点を説明するための図である。
1……デジタル信号処理部、2……アナログ信
号処理部、3,11……フオトカプラ、3a……
発光ダイオード、3b……フオトトランジスタ、
6……デジタル信号同期化制御回路、7,10…
…ドライバ、8……原信号発生器、9……タイミ
ング制御信号発生器、12,15……制御用ドラ
イバ、13……Dフリツプフロツプ、14……出
力端子、20……伝送側インタフエース回路、2
1,21′……受信側インタフエース回路。
1 and 2 are block diagrams and signal waveform diagrams of the first embodiment of the circuit of the present invention, respectively. FIG. 3 is a diagram showing the relationship between the transmitted digital signal and code detection, and FIGS. 4 and 5. 6 is a block system diagram of the second and third embodiments of the circuit of the present invention, FIG. 6 is a diagram showing an example of a conventional circuit, FIG. 7 is a waveform diagram of each signal, and FIG. 8 explains problems with the conventional circuit. This is a diagram for 1... Digital signal processing section, 2... Analog signal processing section, 3, 11... Photocoupler, 3a...
Light emitting diode, 3b...phototransistor,
6...Digital signal synchronization control circuit, 7, 10...
... Driver, 8 ... Original signal generator, 9 ... Timing control signal generator, 12, 15 ... Control driver, 13 ... D flip-flop, 14 ... Output terminal, 20 ... Transmission side interface circuit, 2
1, 21'...Reception side interface circuit.
Claims (1)
インタフエース回路20と、このデジタル信号処
理部1とは電気的、静電的及び電磁的に分離され
ているアナログ信号処理部2内に設けられた受信
側インタフエース回路21とより成り、 前記伝送側インタフエース回路20からの伝送
デジタル信号を、光学的、音波的及び磁気的結合
手段のうちの1つの結合手段3を介して前記受信
側インタフエース回路21に伝送するインタフエ
ース回路であつて、 前記伝送デジタル信号を重畳されるジツタ成分
及び波形ひずみ成分を除去するために、前記受信
側インタフエース回路21に、 ドライバ制御信号が供給され、前記伝送デジタ
ル信号が前記ジツタ成分を含まないタイミング
で、かつ、前記伝送デジタル信号の1ビツトの継
続時間よりも極めて短時間のみオン及びオフのい
ずれか一方の動作状態となる制御用ドライバ12
と、 前記結合手段3の前記伝送側インタフエース回
路20にある伝送部3aに電流が流れている期
間、前記制御用ドライバ12と同一の動作タイミ
ングで極めて短時間のみ符号検出を行う受信部3
bと、 この受信部3bの出力信号がデータとして供給
されると共に、前記ドライバ制御信号と同じタイ
ミングの読取クロツクが供給され、受信デジタル
信号を出力する出力回路13と、 前記デジタル信号処理部1の同期基準ともなる
発振子8から原信号が供給され、ジツタ成分のな
い前記ドライバ制御信号及び前記読取クロツクを
生成するタイミング信号発生器9とを設けたこと
を特徴とする。 2 特許請求の範囲第1項記載のインタフエース
回路において、前記タイミング信号発生器を、前
記デジタル信号処理部及び前記アナログ信号処理
部の外部に、前記デジタル信号処理部及び前記ア
ナログ信号処理部とは、電気的、静電的及び電磁
的に分離して設けたことを特徴とするインタフエ
ース回路。[Claims] 1 Analog signal processing in which the transmission side interface circuit 20 provided in the digital signal processing section 1 and this digital signal processing section 1 are electrically, electrostatically, and electromagnetically separated. a receiving side interface circuit 21 provided in the transmitting side interface circuit 2, and transmitting the transmitted digital signal from the transmitting side interface circuit 20 through one coupling means 3 selected from optical, sonic and magnetic coupling means. an interface circuit that transmits data to the receiving interface circuit 21 via the receiving interface circuit 21, the receiving interface circuit 21 includes a driver control circuit for removing jitter components and waveform distortion components superimposed on the transmitted digital signal; control that turns on or off at a timing when a signal is supplied and the transmission digital signal does not include the jitter component, and only for a very short time than the duration of one bit of the transmission digital signal; driver 12
and a receiving section 3 that performs code detection only for a very short period of time at the same operating timing as the control driver 12 while current is flowing through the transmitting section 3a in the transmitting side interface circuit 20 of the coupling means 3.
b, an output circuit 13 to which the output signal of the receiving section 3b is supplied as data and a read clock having the same timing as the driver control signal, and outputs a received digital signal; The present invention is characterized in that an original signal is supplied from an oscillator 8 which also serves as a synchronization reference, and a timing signal generator 9 is provided for generating the driver control signal and the read clock without jitter components. 2. In the interface circuit according to claim 1, the timing signal generator is provided outside the digital signal processing section and the analog signal processing section, and the timing signal generator is disposed outside the digital signal processing section and the analog signal processing section. , an interface circuit characterized in that it is electrically, electrostatically and electromagnetically separated.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61136058A JPS62293853A (en) | 1986-06-13 | 1986-06-13 | Interface circuit |
GB8713660A GB2191663B (en) | 1986-06-13 | 1987-06-11 | Interface circuit |
US07/061,314 US4847873A (en) | 1986-06-13 | 1987-06-11 | Interface circuit |
DE3719712A DE3719712C2 (en) | 1986-06-13 | 1987-06-12 | Interface circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61136058A JPS62293853A (en) | 1986-06-13 | 1986-06-13 | Interface circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62293853A JPS62293853A (en) | 1987-12-21 |
JPH0518496B2 true JPH0518496B2 (en) | 1993-03-12 |
Family
ID=15166209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61136058A Granted JPS62293853A (en) | 1986-06-13 | 1986-06-13 | Interface circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62293853A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5384705A (en) * | 1976-12-30 | 1978-07-26 | Ricoh Co Ltd | Signal reproducing system |
-
1986
- 1986-06-13 JP JP61136058A patent/JPS62293853A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5384705A (en) * | 1976-12-30 | 1978-07-26 | Ricoh Co Ltd | Signal reproducing system |
Also Published As
Publication number | Publication date |
---|---|
JPS62293853A (en) | 1987-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6343028B1 (en) | Interface circuit and optical disk manufacturing system that uses same | |
NO832347L (en) | SUSTAINABLE SYSTEM FOR PROCESSING AND STORING DATA | |
EP0268481B1 (en) | Method of recording synchronized audio and video information | |
TW324095B (en) | Upgradable screen display system | |
CA2283180A1 (en) | Apparatus and method for performing timing recovery | |
JP2658956B2 (en) | Optical discrimination reproduction circuit | |
US4847873A (en) | Interface circuit | |
US4961205A (en) | Interface circuit | |
JPH0518496B2 (en) | ||
JPH0578222B2 (en) | ||
JPH0518497B2 (en) | ||
JP2009200535A (en) | Serial data transmission device | |
US5329556A (en) | Reproduction equipment for digital audio | |
KR0137032B1 (en) | Recording and reproducing apparatus | |
JPH06188858A (en) | Method for transmitting mutually independent two digital signals | |
JP3297951B2 (en) | VTR device | |
KR930000224B1 (en) | Tv control signal generating device and method of vcr | |
JPH0452852Y2 (en) | ||
KR20040036350A (en) | Interface method of complex radical | |
JP2556169B2 (en) | Clock switching circuit | |
JPH06275020A (en) | Device for reproducing digital audio signal | |
KR0161693B1 (en) | Tone alarm occurrence circuit for record guidance broadcasting of exchanger | |
JPH02232868A (en) | Signal transmitter | |
JP2003228918A (en) | Audio reproducing device | |
JP2859901B2 (en) | Data transmission system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |