JPH05183200A - Superconducting transistor - Google Patents

Superconducting transistor

Info

Publication number
JPH05183200A
JPH05183200A JP3346468A JP34646891A JPH05183200A JP H05183200 A JPH05183200 A JP H05183200A JP 3346468 A JP3346468 A JP 3346468A JP 34646891 A JP34646891 A JP 34646891A JP H05183200 A JPH05183200 A JP H05183200A
Authority
JP
Japan
Prior art keywords
region
oxide superconductor
ito
superconductor layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3346468A
Other languages
Japanese (ja)
Inventor
Hitoshi Abe
仁志 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3346468A priority Critical patent/JPH05183200A/en
Publication of JPH05183200A publication Critical patent/JPH05183200A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

PURPOSE:To obtain a superconducting transistor having excellent electric characteristics by a simple process without the necessity of complicated interface treatment of surface treatment, by making a first region and a second region composed of ITO layers, and a third region an oxide superconductor layer, and bringing the ITO regions into contact with the oxide superconductor layer directly. CONSTITUTION:An oxide superconductor layer is provided on a substrate 10 as a third region 18 being a base region, and an ITO film is formed on the oxide superconductor layer as a first region 14 being the collector region. On this occasion, it is sufficient if the heating temperature of the first region 14 is set at a temperature of 300-500 deg.C. Consequently, Si is prevented from being oxidized, and oxygen constituting the oxide superconductor is prevented from being mutually diffused with Si. Besides, it becomes possible to form high-quality ITO films having excellent matchability with the oxide superconductor layer, by properly selecting material having a lattice constant approximately equal to that of the ITO as the oxide superconductor layer.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、超電導トランジス
タ、特にベース領域を酸化物超電導体材料で形成した構
造の超電導トランジスタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a superconducting transistor, and more particularly to a superconducting transistor having a structure in which a base region is made of an oxide superconducting material.

【従来の技術】トランジスタの各電極領域を半導体材料
を用いて構成した半導体トランジスタは、消費電力が大
であるという問題がある。このため、近年、超電導体材
料を用いて一部の電極領域を形成して、高速動作と低消
費電力とを期待できる超電導トランジスタの研究が進め
られている。酸化物超電導体は臨界温度TC が高くてエ
ネルギーギャップが大きいので、この材料を用いて超電
導トランジスタを構成すれば高い遮断周波数のトランジ
スタが得られるという期待がある。このため、この出願
の発明者は、文献I:「特開平1−303766号公
報」において、エミッタおよびコレクタ領域を半導体層
とし、これら両領域間のベース領域を超電導体層とし、
しかも、この超電導体層を金属薄膜でサンドイッチした
状態で、エミッタおよびコレクタ領域間に介在させた構
造の超電導ベーストランジスタを提案している。また、
この出願の発明者らは、文献II:「特開平1−303
770号公報」において、コレクタおよびエミッタ領域
を半導体層とし、その間に金属薄膜を介在させずに、酸
化物超電導体層からなるベース領域を酸化物超電導体の
構成元素を、一原子層ずつ、堆積させて超電導ベース・
トランジスタを製造する方法を提案している。なお、他
にも、フランク等(D.J.Frank et a
l.)によって提案された構造で、ベースおよびエミッ
タに超電導体材料を用い、コレクタに半導体材料を用
い、しかも、エミッタ領域とベース領域との間にトンネ
ル障壁層を設けた構造のバイポーラ型トランジスタがあ
るが(文献I:「IEEE Trans.Magn.,
MAG−21(1985)p721)、この超電導トラ
ンジスタは、以下説明するこの発明の超電導トランジス
タとは構造および動作が異なるので、その説明を省略す
る。ところで、半導体材料としてのシリコン(Si)
は、高信頼性、高加工性および高再現性を有しており、
しかも、大面積の基板を安く入手することができるの
で、このSiを基板すなわちコレクタ領域或いはエミッ
タ領域として用いることができれば有利である。また、
同様な理由で石英ガラスも利用できれば有利である。
2. Description of the Related Art A semiconductor transistor in which each electrode region of the transistor is made of a semiconductor material has a problem of high power consumption. Therefore, in recent years, research on a superconducting transistor in which a part of the electrode region is formed by using a superconductor material and high speed operation and low power consumption can be expected has been advanced. Since the oxide superconductor has a high critical temperature T C and a large energy gap, it is expected that a transistor having a high cutoff frequency can be obtained by forming a superconducting transistor using this material. Therefore, the inventor of the present application discloses in Document I: "JP-A-1-303766" that the emitter and collector regions are semiconductor layers, and the base region between these regions is a superconductor layer.
Moreover, a superconducting base transistor having a structure in which this superconducting layer is sandwiched between metal thin films and interposed between the emitter and collector regions is proposed. Also,
The inventors of the present application have made reference to Document II: “JP-A-1-303
No. 770), a collector and an emitter region are semiconductor layers, and a base region made of an oxide superconductor layer is deposited with constituent elements of the oxide superconductor one atomic layer at a time, without interposing a metal thin film therebetween. Let's make a superconducting base
A method for manufacturing a transistor is proposed. In addition, Frank et al. (DJ Frank et a.
l. ), There is a bipolar transistor having a structure in which a superconductor material is used for a base and an emitter, a semiconductor material is used for a collector, and a tunnel barrier layer is provided between the emitter region and the base region. (Reference I: "IEEE Trans. Magn.,
MAG-21 (1985) p721), the structure and operation of this superconducting transistor are different from those of the superconducting transistor of the present invention described below, and therefore description thereof is omitted. By the way, silicon (Si) as a semiconductor material
Has high reliability, high processability and high reproducibility,
Moreover, since a large-area substrate can be obtained at low cost, it is advantageous if this Si can be used as the substrate, that is, the collector region or the emitter region. Also,
For the same reason, it would be advantageous if quartz glass could also be used.

【発明が解決しようとする課題】しかしながら、上述し
た従来構造の超電導トランジスタを、Siと酸化物超電
導体材料とを用いて形成しようとすると、以下説明する
ような諸問題がある。文献Iおよび文献IIの超電導ト
ランジスタでの構造において、コレクタ領域およびエミ
ッタ領域の双方にシリコン(Si)を用い、かつ、ベー
ス領域に酸化物超電導体材料を用いるとする。通常、エ
ミッタ領域としての半導体層を形成する際に、下側の層
の温度は800℃程度の温度とされるため、コレクタ領
域を構成しているSiが酸化されたり、或いはまた、こ
のSiとベース領域を構成する酸化物超電導体層の構成
元素、特に酸素とが相互拡散してしまう。このため、下
地のSi領域がダメージを受け、また、酸化物超電導体
層中の酸素が欠損して臨界温度TC が低下してしまう恐
れがあった。また、文献IIに開示の構造では、Siと
酸素との相互拡散の発生を防ぐため、コレクタ領域およ
びエミッタ領域のそれぞれと超電導体層との間に金属薄
膜を設けるという複雑な手法を採っている。このよう
に、従来提案されている超電導トランジスタの構造で
は、Siを始め、その他の共有結合系の半導体材料をエ
ミッタ或いはコレクタ領域に用い、また、酸化物超電導
体材料をソース領域に用いる場合には、酸素とSiとの
相互拡散等に起因する界面制御の問題が生じるため、複
雑な表面処理や界面処理を行なわなければならなず、こ
のため、製造プロセスが複雑化したり、或いはまた、製
造歩留が悪いという問題があった。この発明の目的は、
製造プロセスが簡単で、製造歩留も向上し、しかも、消
費電力も少ない構造とした、超電導トランジスタを提供
することにある。
However, if the superconducting transistor having the above-mentioned conventional structure is to be formed using Si and an oxide superconductor material, there are various problems as described below. In the structures of the superconducting transistors of Documents I and II, it is assumed that silicon (Si) is used for both the collector region and the emitter region and an oxide superconductor material is used for the base region. Normally, when forming a semiconductor layer as an emitter region, the temperature of the lower layer is set to about 800 ° C., so that Si constituting the collector region is oxidized, or Si The constituent elements of the oxide superconductor layer forming the base region, especially oxygen, interdiffuse. For this reason, the underlying Si region may be damaged, and oxygen in the oxide superconductor layer may be deficient to lower the critical temperature T C. Further, in the structure disclosed in Document II, in order to prevent occurrence of interdiffusion between Si and oxygen, a complicated method of providing a metal thin film between each of the collector region and the emitter region and the superconductor layer is adopted. .. As described above, in the structure of the conventionally proposed superconducting transistor, when Si or another covalently-bonded semiconductor material is used for the emitter or collector region, and when an oxide superconductor material is used for the source region, However, since a problem of interfacial control due to mutual diffusion of oxygen and Si occurs, complicated surface treatment or interfacial treatment must be performed, which complicates the manufacturing process or causes the manufacturing process to be complicated. There was a problem of staying bad. The purpose of this invention is
It is an object of the present invention to provide a superconducting transistor having a structure with a simple manufacturing process, improved manufacturing yield, and low power consumption.

【課題を解決するための手段】この目的の達成を図るた
め、この発明の超電導トランジスタによれば、第1およ
び第2領域と、これら第1および第2領域間に、少なく
とも第1領域とは直接接触して、設けられている第3領
域とを少なくとも具え、前記第1領域および第2領域の
双方または一方をITO(錫をドープした酸化インジウ
ム)層で形成しおよび前記第3領域を酸化物超電導体層
で形成したことを特徴とする。
In order to achieve this object, according to the superconducting transistor of the present invention, the first and second regions and at least the first region between the first and second regions are provided. In direct contact with at least a third region provided, wherein one or both of the first and second regions are formed of an ITO (tin-doped indium oxide) layer and the third region is oxidized. It is characterized in that it is formed of a superconductor layer.

【0002】この発明の実施にあたり、酸化物超電導体
層を1つ以上の酸化物超電導体薄膜で構成するのがよ
い。
In carrying out the present invention, it is preferable that the oxide superconductor layer is composed of one or more oxide superconductor thin films.

【0003】また、この発明の好適実施例によれば、酸
化物超電導体薄膜をY(イットリウム)−Ba(バリウ
ム)−Cu(銅)−O(酸素)薄膜で構成するのがよ
い。
Further, according to a preferred embodiment of the present invention, the oxide superconductor thin film is preferably composed of a Y (yttrium) -Ba (barium) -Cu (copper) -O (oxygen) thin film.

【0004】さらに、この発明の実施にあたり、好まし
くは、第1領域をコレクタ領域とし、前記第2領域をエ
ミッタ領域とし、前記第3領域をベース領域とするのが
よい。
Further, in implementing the present invention, it is preferable that the first region is a collector region, the second region is an emitter region, and the third region is a base region.

【作用】上述したこの発明の超電導トランジスタによれ
ば、第1領域および第2領域をITO(錫をドープした
酸化インジウム)層で形成し、第3領域を酸化物超電導
体層で形成していて、ITO領域は酸化物超電導体層に
直接接触した構造となっている。ここで用いるITO
は、In2 3 (酸化インジウム)にSn(錫)を数パ
ーセントドープした酸化物であって、その格子定数(L
atticeconstant:ここでは結晶単位格子
の稜の長さ)は10.12A°(A°はオングストロー
ムを表す記号)である。
According to the above-described superconducting transistor of the present invention, the first region and the second region are formed of the ITO (tin-doped indium oxide) layer, and the third region is formed of the oxide superconductor layer. The ITO region has a structure in direct contact with the oxide superconductor layer. ITO used here
Is an oxide of In 2 O 3 (indium oxide) doped with Sn (tin) by several percent, and has a lattice constant (L
Attic constant: Here, the length of the ridge of the crystal unit cell is 10.12 A ° (A ° is a symbol representing angstrom).

【0005】一方、酸化物超電導体薄膜として、Y(イ
ットリウム)−Ba(バリウム)−Cu(銅)−O(酸
素)薄膜、Bi(ビスマス)−Sr(ストロンチウム)
−Ca(カルシウム)−Cu(銅)−O(酸素)薄膜等
が代表的であるが、これらのの格子定数の21/2 (√
2)倍は5.4A°で、ITOの格子定数10.12A
°の1/2の値、すなわち5.1A°とほぼ接近し、I
TO膜を45°回転させて、これら酸化物超電導体層上
に成膜したとき、双方の結晶構造の整合性が優れている
といえる。また、このITOは、通常はある下地基板上
に成膜するが、そのとき、この基板温度を300℃〜5
00℃程度の範囲内の適当な温度として、膜質の良いI
TO薄膜を成膜できる。また、基板上に第3領域として
の酸化物超電導体層を設けた後、この酸化物超電導体層
上にITO膜を第1領域として形成する際に第1領域の
加熱温度を300℃〜500℃の範囲内の温度に設定す
れば良いので、この加熱時に、Siが酸化されたり、ま
た、酸化物超電導体を構成する酸素がSiと相互拡散を
起こす恐れが無い。さらに、酸化物超電導体層として、
格子定数がITOに近い材料を適当に選定することによ
って、酸化物超電導体層と優れた整合性を有する高品質
のITO膜を形成することが出来る。その結果、この発
明の超電導トランジスタは、複雑な界面処理や表面処理
を必要とせずに簡単なプロセスで、電気特性の優れた超
電導トランジスタを得ることが出来る。
On the other hand, as the oxide superconductor thin film, Y (yttrium) -Ba (barium) -Cu (copper) -O (oxygen) thin film, Bi (bismuth) -Sr (strontium) is used.
Although -ca (calcium) -Cu (copper) -O (oxygen) thin film or the like is typical, 2 1/2 (√ these the lattice constants
2) times 5.4A °, ITO lattice constant 10.12A
Approximately 1/2 of the value, that is, 5.1 A °, is approached, and I
It can be said that when the TO film is rotated by 45 ° and formed on these oxide superconductor layers, the matching of the crystal structures of both is excellent. Moreover, this ITO is usually formed on a certain underlying substrate, but at this time, the substrate temperature is set to 300 ° C. to 5 ° C.
A suitable temperature within the range of about 00 ° C. provides good film quality I
A TO thin film can be formed. In addition, after providing the oxide superconductor layer as the third region on the substrate, when forming the ITO film as the first region on the oxide superconductor layer, the heating temperature of the first region is 300 ° C. to 500 ° C. Since it suffices to set the temperature within the range of ° C, there is no possibility that Si will be oxidized during this heating or that oxygen constituting the oxide superconductor will interdiffuse with Si. Furthermore, as an oxide superconductor layer,
By appropriately selecting a material having a lattice constant close to that of ITO, it is possible to form a high quality ITO film having excellent compatibility with the oxide superconductor layer. As a result, the superconducting transistor of the present invention can obtain a superconducting transistor having excellent electric characteristics by a simple process without requiring complicated interface treatment or surface treatment.

【実施例】以下、図面を参照して、この発明の実施例に
つき説明する。なお、図は、この発明が理解出来る程度
に、各構成成分の形状、寸法および配置関係を概略的に
示してあるにすぎない。図1、図2、図3は、すべてこ
の発明の超電導トランジスタの実施例を示す断面図であ
る。
Embodiments of the present invention will be described below with reference to the drawings. It should be noted that the drawings only schematically show the shapes, dimensions, and arrangement relationships of the respective constituent components to the extent that the present invention can be understood. 1, 2, and 3 are all sectional views showing an embodiment of a superconducting transistor of the present invention.

【0006】また、図4は、この発明の超電導トランジ
スタの製造に用いる成膜装置を示す図である。
FIG. 4 is a diagram showing a film forming apparatus used for manufacturing the superconducting transistor of the present invention.

【0007】また、図5は酸化物超電導薄膜の積層状態
の説明に供する図である。
FIG. 5 is a diagram for explaining the laminated state of the oxide superconducting thin films.

【0008】<実施例1>まず、実施例1について、図
1を用いてその成膜過程の概要を説明し、そのあとにM
BE法による成膜の方法について詳しく述べる。 第2領域の成膜 基板としては、安価にもとめやすい石英ガラス10を用
いる。この実施例では、その上に第2領域16としてエ
ミッタ領域を形成する。そのためのITOを、MBE
(分子線エピタキシー)法で、例えば10,000A°
堆積する。ITOの原料としてはIn2 3 やSnO2
をクヌードセンセルを用いて蒸発させてもよいが、金属
InやSnをクヌードセンセルを用いて蒸発させ、オゾ
ン等の酸化性ガスで酸化薄膜化してもよい。この実施例
では後者の方法により金属材料を用いて、基板温度30
0〜500℃、成長速度0.1〜10A°/sec.の
範囲で成長速度を調整しながら成膜する。成長した薄膜
の表面状態は反射高速電子線回折法(RHEED)で検
査する。
<Example 1> First, the film forming process of Example 1 will be outlined with reference to FIG.
The film forming method by the BE method will be described in detail. As the substrate for forming the film in the second region, quartz glass 10 which is easy to obtain at low cost is used. In this embodiment, an emitter region is formed thereon as the second region 16. For that purpose, ITO
(Molecular beam epitaxy) method, for example, 10,000 A °
accumulate. As a raw material of ITO, In 2 O 3 or SnO 2
May be evaporated using a Knudsen cell, but metal In or Sn may be evaporated using a Knudsen cell and an oxide thin film formed with an oxidizing gas such as ozone. In this embodiment, a metal material is used by the latter method and a substrate temperature of 30
0 to 500 ° C., growth rate 0.1 to 10 A ° / sec. The film is formed while adjusting the growth rate within the range. The surface state of the grown thin film is inspected by the reflection high energy electron diffraction method (RHEED).

【0009】石英ガラス基板10上にITO薄膜16を
堆積する場合、成膜の初期にはRHEEDのパターンは
スポットとリングパターンが現れる。しかしこれが2,
000A°以上堆積すると徐々にストリークパターンに
変わって行く。これは微結晶粒が互いに接続し、表面が
平坦になって行くのに対応している。 第3領域(酸化物超電導薄膜)の成膜 この実施例では、第3領域18をベース領域とする。I
TO薄膜16がRHEEDでストリーク状のパターンに
なったことを確認した後、所定の必要個所だけを残し
て、他の部分をマスキングして第3領域のための酸化物
超電導体薄膜のY−Ba−Cu−O薄膜18の成膜に移
る。
When depositing the ITO thin film 16 on the quartz glass substrate 10, spots and ring patterns appear in the RHEED pattern at the initial stage of film formation. But this is 2,
When it deposits more than 000A °, it gradually changes to a streak pattern. This corresponds to the fact that the fine crystal grains are connected to each other and the surface becomes flat. Film Formation of Third Region (Oxide Superconducting Thin Film) In this embodiment, the third region 18 serves as a base region. I
After confirming that the TO thin film 16 had a streak pattern by RHEED, other portions were masked while leaving only a predetermined necessary portion, and Y-Ba of the oxide superconductor thin film for the third region was masked. The process moves to film formation of the Cu-O thin film 18.

【0010】イットリウム(Y)、バリウム(Ba)、
銅(Cu)を蒸発材料としてクヌードセンセルを用いて
を基板温度550℃、成長速度0.1〜0.5A°/s
ec.の範囲で、例えば100A°成長させる。 第1領域の成膜 この実施例では第1領域20をコレクタ領域とする。成
膜した酸化物超電導体薄膜18上の必要個所にコレクタ
領域20となるためのITO薄膜14を、例えば1,0
00A°積層した。 電極の形成 積層後は、イオンスパッタ法により微細加工をして、コ
レクタ、エミッタ、ベースの各領域上に、接触抵抗が1
-6Ωcm-2以下となるようにアルミニウム(Al)を
配線用金属に用いて電極20、22、24を形成する。 (Y−Ba−Cu−O薄膜)/(ITO薄膜)の界
面の状態 このようにして積層した酸化物超伝導薄膜のY−Ba−
Cu−O薄膜18は、第1領域および第2領域のITO
薄膜14および16とによってサンドイッチ状となり、
その界面は、ITO薄膜の上にBa酸化物、その次にC
u酸化物、さらにY酸化物というように、超電導酸化物
と同じようなイオン価数の元素が積層して行くために、
ヘテロ界面の最初から層ごとに電荷中和の条件が満たさ
れている。そのためヘテロ界面といえども連続的に成膜
することができ、結果として1原子の桁で急峻なヘテロ
界面をもつ接合を形成でき、素子特性を大幅に改善でき
る。 <MBE法によるY−Ba−Cu−OおよびITOの成
膜方法>図4に示すように、所要のクヌードセンセル
(代表させて30で示す。)のそれぞれにBa、Yおよ
びCuの金属を個別に収納しておく。成膜室32内に設
けた基板加熱ホルダ34に上述した基板10を載置し
て、排気ポンプ36で成膜室32内を適当な真空度にま
で真空排気する。クヌードセンセル30を加熱して内部
の金属を溶融させておき、1つのクヌードセンセル30
のシャッタを開いて、順次に金属元素を蒸発させる。例
えば、先ずYの元素を蒸発させてYの1原子層を基板面
に堆積させる。次に、このYのセルのシャッタを閉じ、
金属元素Baのクヌードセンセル30のシャッタを開い
てBaを蒸発させ、Y原子層上にBa原子層を1原子層
分だけ堆積させる。次に、このBaのセルのシャッタを
閉じ、金属元素Cuのクヌードセンセル30を開いてC
uを蒸発させ、これと同時に酸化ガス供給源38からオ
ゾン(O3 )を供給して、このBa原子層上にCuO層
を堆積させる。
Yttrium (Y), barium (Ba),
Using a Knudsen cell with copper (Cu) as an evaporation material, the substrate temperature is 550 ° C. and the growth rate is 0.1 to 0.5 A ° / s.
ec. In the range of, for example, 100A ° is grown. Deposition of First Region In this embodiment, the first region 20 is the collector region. The ITO thin film 14 for forming the collector region 20 is formed at a necessary position on the formed oxide superconductor thin film 18, for example, 1.0
It was laminated at 00 A °. Electrode formation After lamination, fine processing is performed by the ion sputtering method so that contact resistance is 1 on each of the collector, emitter, and base regions.
The electrodes 20, 22, and 24 are formed by using aluminum (Al) as a metal for wiring so as to have a resistance of 0 -6 Ωcm -2 or less. Interface state of (Y-Ba-Cu-O thin film) / (ITO thin film) Y-Ba- of the oxide superconducting thin films laminated in this way
The Cu-O thin film 18 is made of ITO in the first region and the second region.
Sandwich with thin films 14 and 16,
The interface is Ba oxide on the ITO thin film, and then C
Since elements having the same ionic valence as the superconducting oxide, such as u oxide and Y oxide, are stacked,
From the beginning of the hetero interface, the conditions for charge neutralization are satisfied for each layer. Therefore, even a hetero interface can be continuously formed, and as a result, a junction having a steep hetero interface in the order of one atom can be formed, and the device characteristics can be significantly improved. <Film Forming Method of Y-Ba-Cu-O and ITO by MBE Method> As shown in FIG. 4, each of the required Knudsen cells (represented by 30) is made of Ba, Y and Cu metals. Are stored separately. The substrate 10 described above is placed on the substrate heating holder 34 provided in the film forming chamber 32, and the inside of the film forming chamber 32 is evacuated to an appropriate vacuum degree by the exhaust pump 36. The knudsen cell 30 is heated to melt the metal inside, and
The shutter of is opened and the metal elements are sequentially evaporated. For example, first, the element Y is evaporated to deposit one atomic layer of Y on the surface of the substrate. Next, close the shutter of this Y cell,
The shutter of the Knudsen cell 30 of the metal element Ba is opened to evaporate Ba, and one atomic layer of Ba atomic layer is deposited on the Y atomic layer. Next, the shutter of this Ba cell is closed, the Knudsen cell 30 of the metallic element Cu is opened, and C
u is evaporated, and at the same time, ozone (O 3 ) is supplied from the oxidizing gas supply source 38 to deposit a CuO layer on this Ba atomic layer.

【0011】この操作により、図5に示すように1つの
Y−Ba−Cu−O薄膜18aが成膜される。上述した
操作を繰り返し行ない、Y−Ba−Cu−O薄膜を例え
ば18b,18c,・・・18nまで複数個積層させて
全体として所望の厚み、例えば、100A°程度の厚み
の酸化物超電導体18を形成することが出来る。なお、
この1原子層の堆積の制御は、周知の通り、各元素の蒸
発供給量を制御して行なう。この制御は、コンピュータ
でシャッタの開閉時間を制御して行なえば良い。また、
堆積の状況は通常用いられている、反射高速電子線回折
(RHEED)法によって、成膜中に調べれば良い。電
子銃40およびスクリーン42はRHEED装置を構成
する部分である。
By this operation, one Y-Ba-Cu-O thin film 18a is formed as shown in FIG. By repeating the above-mentioned operation, a plurality of Y-Ba-Cu-O thin films, for example, 18b, 18c, ..., 18n are laminated to have a desired thickness as a whole, for example, an oxide superconductor 18 having a thickness of about 100 A °. Can be formed. In addition,
As is well known, the control of the deposition of this one atomic layer is performed by controlling the evaporation supply amount of each element. This control may be performed by controlling the opening / closing time of the shutter with a computer. Also,
The state of deposition may be investigated during film formation by a reflection high-energy electron diffraction (RHEED) method which is usually used. The electron gun 40 and the screen 42 are parts that constitute the RHEED device.

【0012】また、第1および第2領域のITO層14
および16を成膜する場合も、同様にして、上述した成
膜装置のクヌードセンセル30にIn2 3 およびSn
2 を個別に入れておき、それぞれを個別に蒸発させて
酸化薄膜を成膜してもよいし、或いは、金属InやSn
を入れておいてこれらを個別に蒸発させるとともに、オ
ゾン等といった酸化性ガスで酸化させながら堆積させて
酸化薄膜を成膜してもよい。
Also, the ITO layer 14 in the first and second regions is formed.
Similarly, when depositing films 16 and 16, In 2 O 3 and Sn are added to the Knudsen cell 30 of the above-described film deposition apparatus.
O 2 may be separately put in, and each may be evaporated individually to form an oxide thin film, or metal In or Sn
It is also possible to deposit these while individually evaporating them, and to deposit them while oxidizing them with an oxidizing gas such as ozone to form an oxide thin film.

【0013】<実施例2>図2は、基板として、大面積
で、かつ価格的に有利なシリコンを用いた実施例2の断
面図である。ITOおよび酸化物超電導薄膜の堆積方法
は、実施例1と全く同じである。
<Embodiment 2> FIG. 2 is a sectional view of Embodiment 2 in which a large area and cost-effective silicon is used as a substrate. The method of depositing the ITO and the oxide superconducting thin film is exactly the same as in Example 1.

【0014】なお、共通する個所の符号は、図1と同じ
にしてある。
The reference numerals of common points are the same as those in FIG.

【0015】<実施例3>図3は、基板10にニオブ
(Nb)をドープしたチタン酸ストロンチウム(SrT
iO3 )を用いた場合である。NbをドープしたSrT
iO3 基板10はn型半導体で、しかも格子定数の2
1/2 倍は5.4A°であり、ITOと同様な働きをする
ため、酸化物超電導薄膜のY−Ba−Cu−OやBi−
Sr−Ca−Cu−O,Tl−Ba−Ca−Cu−Oを
その上に直接積層するには好適である。ここでは、酸化
物超電導薄膜体としてはY−Ba−Cu−Oを採用し
た。
<Embodiment 3> FIG. 3 shows a substrate 10 containing niobium (Nb) -doped strontium titanate (SrT).
This is the case when iO 3 ) is used. SrT doped with Nb
The iO 3 substrate 10 is an n-type semiconductor and has a lattice constant of 2
1/2 times is 5.4 A °, which has the same function as ITO, so that Y-Ba-Cu-O and Bi- of oxide superconducting thin film
It is suitable for directly laminating Sr-Ca-Cu-O and Tl-Ba-Ca-Cu-O thereon. Here, Y-Ba-Cu-O was adopted as the oxide superconducting thin film.

【0016】SrTiO3 基板上に酸化物超電導薄膜を
形成する方法、およびこの上にITO薄膜を形成する方
法は実施例1と同様である。
The method for forming the oxide superconducting thin film on the SrTiO 3 substrate and the method for forming the ITO thin film thereon are the same as in the first embodiment.

【0017】電極の形成方法もコレクタ領域、およびベ
ース領域については同じであるが、エミッタ電極はSr
TiO3 基板の下面に直接取り付ける。
The method of forming the electrodes is the same for the collector region and the base region, but the emitter electrode is Sr.
It is attached directly to the bottom surface of the TiO 3 substrate.

【発明の効果】上述した説明からも明らかなように、こ
の発明の超電導トランジスタの構造によれば、ITOに
よって形成された第1領域と、第2領域との間に酸化物
超電導体の第3領域を設けた構造となっている。また、
このITOは、500℃よりも低温で成膜出来、しか
も、酸化物超電導体材料と整合性のすぐれた膜が得られ
る。
As is apparent from the above description, according to the structure of the superconducting transistor of the present invention, the third region of the oxide superconductor is formed between the first region and the second region formed of ITO. The structure has a region. Also,
This ITO can be formed at a temperature lower than 500 ° C., and a film having excellent compatibility with the oxide superconductor material can be obtained.

【0018】従って、この発明の超電導トランジスタ
は、その製造に当たり、従来のような複雑な表面処理や
界面処理を必要としないので、製造プロセスが簡単とな
り、しかも、製造歩留も向上する。また、製造工程中、
酸化物超電導体層の成膜後に加熱処理が行なわれても、
基板のSi領域の表面酸化およびSiと酸素の相互拡散
が生ずる恐れがないため、これら領域を用いて形成した
超電導トランジスタの電気特性は従来よりも優れてい
る。
Therefore, since the superconducting transistor of the present invention does not require complicated surface treatment and interface treatment as in the conventional manufacturing, the manufacturing process is simplified and the manufacturing yield is improved. Also, during the manufacturing process,
Even if heat treatment is performed after the formation of the oxide superconductor layer,
Since there is no risk of surface oxidation of the Si region of the substrate and interdiffusion of Si and oxygen, the electric characteristics of the superconducting transistor formed by using these regions are superior to the conventional ones.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明による実施例1の説明に供するための
断面図である。
FIG. 1 is a sectional view for explaining a first embodiment according to the present invention.

【図2】この発明による実施例2の説明に供するための
断面図である。
FIG. 2 is a sectional view for explaining the second embodiment according to the present invention.

【図3】この発明による実施例3の説明に供するための
断面図である。
FIG. 3 is a sectional view for explaining a third embodiment according to the present invention.

【図4】この発明の成膜装置の説明に供する図である。FIG. 4 is a diagram for explaining a film forming apparatus of the present invention.

【図5】この発明における酸化物超電導薄膜の積層状態
の説明に供する図である。
FIG. 5 is a diagram for explaining a laminated state of oxide superconducting thin films in the present invention.

【符号の説明】[Explanation of symbols]

10:基板(例えば、石英ガラス、シリコン、SrTi
3 など) 14:第1領域(コレクタ領域、ITO層) 16:第2領域(エミッタ領域、ITO層) 18:第3領域(ベース領域、酸化物超電導体層(例え
ば、Y−Ba−Cu−O層)) 18a,18b,・・・18n:酸化物超電導体薄膜
(例えば、Y−Ba−Cu−O薄膜) 20:コレクタ電極 22:エミッタ電極 24:ベース電極
10: Substrate (eg, quartz glass, silicon, SrTi
O 3 etc. 14: First region (collector region, ITO layer) 16: Second region (emitter region, ITO layer) 18: Third region (base region, oxide superconductor layer (for example, Y-Ba-Cu) -O layer)) 18a, 18b, ... 18n: oxide superconductor thin film (for example, Y-Ba-Cu-O thin film) 20: collector electrode 22: emitter electrode 24: base electrode

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 第1および第2領域と、これら第1およ
び第2領域間に、少なくとも第1領域とは直接接触して
設けられている第3領域とを少なくとも具え、前記第1
領域および第2領域の双方または一方をITO(錫をド
ープした酸化インジウム)層で形成し,前記第3領域を
酸化物超電導体層で形成したことを特徴とする超電導ト
ランジスタ。
1. At least a first area and a second area, and a third area provided between the first area and the second area in direct contact with at least the first area.
A superconducting transistor characterized in that both or one of the region and the second region is formed of an ITO (tin-doped indium oxide) layer, and the third region is formed of an oxide superconductor layer.
【請求項2】 請求項1に記載の超電導トランジスタに
おいて、前記酸化物超電導体層を1つ以上の酸化物超電
導体薄膜で構成したことを特徴とする超電導トランジス
タ。
2. The superconducting transistor according to claim 1, wherein the oxide superconductor layer is composed of one or more oxide superconductor thin films.
【請求項3】 請求項1に記載の超電導トランジスタに
おいて、前記酸化物超電導体薄膜をY(イットリウム)
−Ba(バリウム)−Cu(銅)−O(酸素)薄膜で構
成したことを特徴とする超電導トランジスタ。
3. The superconducting transistor according to claim 1, wherein the oxide superconductor thin film is Y (yttrium).
A superconducting transistor comprising a -Ba (barium) -Cu (copper) -O (oxygen) thin film.
【請求項4】 請求項1に記載の超電導トランジスタに
おいて、前記第1領域をコレクタ領域とし、前記第2領
域をエミッタ領域とし,前記第3領域をベース領域とし
たことを特徴とする超電導トランジスタ。
4. The superconducting transistor according to claim 1, wherein the first region is a collector region, the second region is an emitter region, and the third region is a base region.
JP3346468A 1991-12-27 1991-12-27 Superconducting transistor Withdrawn JPH05183200A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3346468A JPH05183200A (en) 1991-12-27 1991-12-27 Superconducting transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3346468A JPH05183200A (en) 1991-12-27 1991-12-27 Superconducting transistor

Publications (1)

Publication Number Publication Date
JPH05183200A true JPH05183200A (en) 1993-07-23

Family

ID=18383632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3346468A Withdrawn JPH05183200A (en) 1991-12-27 1991-12-27 Superconducting transistor

Country Status (1)

Country Link
JP (1) JPH05183200A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102628155A (en) * 2011-02-02 2012-08-08 三菱综合材料株式会社 Method of manufacturing films, evaporation materials for co-evaporation, film, film sheet and laminate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102628155A (en) * 2011-02-02 2012-08-08 三菱综合材料株式会社 Method of manufacturing films, evaporation materials for co-evaporation, film, film sheet and laminate
JP2012158821A (en) * 2011-02-02 2012-08-23 Mitsubishi Materials Corp Method for producing thin film and vapor deposition material for co-vapor deposition for forming thin film, thin film obtained by the method, thin film sheet having the thin film, and laminated sheet

Similar Documents

Publication Publication Date Title
EP0366949B1 (en) Josephson devices and process for manufacturing the same
EP0430737B1 (en) A superconducting thin film
US5034374A (en) Method of producing high temperature superconductor Josephson element
US5401716A (en) Method for manufacturing superconducting patterns
JPH05183200A (en) Superconducting transistor
JP3425422B2 (en) Superconducting element manufacturing method
JPS6161555B2 (en)
JPH0380578A (en) Manufacture of superconducting element, superconducting transistor, and superconducting thin line
JP3136765B2 (en) Thin film photoelectric conversion element and method of manufacturing the same
JPH05167116A (en) Superconducting transistor
JP3478543B2 (en) Oxide superconducting thin film and method for producing the same
JPH06302872A (en) Method for depositing thin film on superconductive thin oxide
JPH05170448A (en) Production of thin ceramic film
JP3107322B2 (en) Method for manufacturing superconducting device
JPH03166776A (en) Tunnel junction element and manufacture thereof
JPH02194569A (en) Manufacture of oxide superconductive thin film and superconductive element
JPH0284781A (en) Junction by high-temperature superconductor
JP2555477B2 (en) Superconducting thin film and manufacturing method thereof
JP2748457B2 (en) Superconducting film manufacturing method
JPH05171414A (en) Superconducting thin film and its production
JPH06334231A (en) Josephson junction element and fabrication thereof
JPH02167827A (en) Thin-film superconductor
JPH06104498A (en) Superconducting element and manufacture thereof
JPH05259517A (en) Superconducting tunnel junction element
JPH0822740B2 (en) Oxide superconducting thin film and method for producing the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990311